虛擬儀器基礎(chǔ)實(shí)驗(yàn)

第6章虛擬儀器概述本章概述6.1概述6.2高速多功能DAQ主板6.3模擬輸入信號(hào)的調(diào)理6.4高速采集及存儲(chǔ)系統(tǒng)設(shè)計(jì)6.5時(shí)序控制邏輯設(shè)計(jì)6.6DDS信號(hào)源的設(shè)計(jì)6.1概述虛擬儀器通用測(cè)試平臺(tái)的組成虛擬儀器通用測(cè)試平臺(tái)由硬件和軟件兩大部分組成硬件部分包括：〔1〕個(gè)人計(jì)算機(jī)〔PC〕〔2〕外置式多功能DAQ主板〔3〕系列化的測(cè)試與實(shí)驗(yàn)電路模板軟件部分包括：〔1〕基于Windows環(huán)境下的虛擬儀器軟件開發(fā)平臺(tái)LabVIEW或LabWindows/CVI；〔2〕虛擬儀器庫(kù)，包括有示波器、信號(hào)源、電壓表、計(jì)數(shù)器等十余種虛擬儀器驅(qū)動(dòng)程序庫(kù)；〔3〕系列化的測(cè)試與實(shí)驗(yàn)的示范程序軟件包。虛擬儀器通用測(cè)試平臺(tái)的運(yùn)用〔1〕各種模擬電路的測(cè)試〔2〕各種數(shù)字電路的測(cè)試〔3〕各種電參數(shù)的測(cè)試〔4〕各種非電量的測(cè)試6.2高速多功能DAQ主板

高速數(shù)據(jù)采集技術(shù)概略隨著科學(xué)技術(shù)的開展和數(shù)據(jù)采集技術(shù)的廣泛運(yùn)用，對(duì)數(shù)據(jù)采集系統(tǒng)的許多技術(shù)目的，如采樣率、分辨率、存儲(chǔ)深度、信號(hào)處置速度、抗干擾才干等方面提出了越來(lái)越高的要求，其中前兩項(xiàng)為評(píng)價(jià)超高速數(shù)據(jù)采集系統(tǒng)的最重要技術(shù)目的。超高速數(shù)據(jù)采集技術(shù)已廣泛運(yùn)用在雷達(dá)、導(dǎo)彈、通訊、聲吶、遙感、圖像、地質(zhì)勘探、振開工程、無(wú)損檢測(cè)、智能儀器、語(yǔ)音處置、激光多普勒測(cè)速、光時(shí)域反射丈量、物質(zhì)光譜學(xué)與光譜丈量、生物醫(yī)學(xué)工程等多個(gè)領(lǐng)域，進(jìn)而不斷推進(jìn)著這些領(lǐng)域的開展。高速數(shù)據(jù)采集的關(guān)鍵技術(shù)1、高速A/D轉(zhuǎn)換技術(shù)最高采集速率首先遭到采集器件A/D轉(zhuǎn)換器性能的限制，高速A/D器件是關(guān)鍵。目前，模數(shù)轉(zhuǎn)換器件的速度高達(dá)1000MHz，分辨率已高達(dá)24位；數(shù)模轉(zhuǎn)換器件的速度也高達(dá)500MHz，分辨率達(dá)18位。在集成電路性能上，速度與精度總是一對(duì)矛盾體。器件的開展是在三個(gè)方面進(jìn)展:一是專攻速度二是專攻精度三是保證速度與精度兼顧2、高速采樣存儲(chǔ)技術(shù)在高速采集中，每個(gè)新獲取的采集數(shù)據(jù)都必需立刻存入采集存儲(chǔ)器，因此它必需具有與采集速率同步的延續(xù)接納數(shù)據(jù)的才干。為了降低對(duì)存儲(chǔ)速度的要求，常用的處理方法是利用多個(gè)存儲(chǔ)器并行任務(wù)，采用分時(shí)輪番寫入，從而降低對(duì)單個(gè)存儲(chǔ)器的速度要求，但這對(duì)高速鎖存器和準(zhǔn)確定時(shí)邏輯又提出了很高的要求。高速多功能DAQ主板的方案高速多功能DAQ主板由模擬I/O、數(shù)字I/O、定時(shí)/計(jì)數(shù)三大部分組成。6.3模擬輸入信號(hào)的調(diào)理

模擬輸入通道的組成根本目的〔1〕帶寬：高速DAQ主板的被測(cè)信號(hào)的帶寬很寬〔0~1GHz以上〕〔2〕分辨力：主要取決于ADC的位數(shù)，n位ADC，其幅度〔電壓〕分辨力為1/2n〔3〕量程：被測(cè)信號(hào)的幅度變化范圍很寬，小到幾毫伏，大到幾百伏。通道量程的設(shè)計(jì)輸入通道的量程從50mV到50V，按1、2、5的倍率劃分成10檔模擬輸入通道的量程設(shè)計(jì)量程（V）A(K1A1K2A2)K1A1K2A2S1S2S3S4(程控碼)0.0520151401100.11012.51401000.2511.251400100.5210.51400001112.50.14010120.511.250.14001150.210.50.140001100.10.12.50.141101200.050.11.250.141011500.020.10.50.141001前級(jí)調(diào)理電路的設(shè)計(jì)包括輸入電路、前置放大器、中間衰減器等，其主要義務(wù)是將被測(cè)輸入信號(hào)進(jìn)展衰減或放大，或得后面ADC所需幅值的電壓2、輸入電路主要由輸入衰減器和輸入耦合〔AC和DC〕選擇開關(guān)S5組成輸入衰減器由R1C1和R2C2組成衰減器的衰減量為式中Z1為C1和R1的并聯(lián)阻抗，Z2為C2和R2的并聯(lián)阻抗。假設(shè)R1C1=R2C2〔調(diào)理C2來(lái)滿足〕，那么衰減量為圖給出了調(diào)整補(bǔ)償電容時(shí)，方波脈沖信號(hào)經(jīng)過(guò)衰減器的波形。圖〔a〕為正?！沧钫_〕補(bǔ)償?shù)牟ㄐ危藭r(shí)波形無(wú)失真。圖〔b〕為過(guò)補(bǔ)償?shù)牟ㄐ?，圖〔c〕為欠補(bǔ)償?shù)牟ㄐ巍?、前級(jí)放大器前級(jí)放大器采用丈量放大器的電路構(gòu)造方式，它由高輸入阻抗、低噪聲、寬帶〔145MHz〕的場(chǎng)效應(yīng)管雙運(yùn)放U1U2〔AD8066〕和寬帶運(yùn)放U3〔AD844〕組成。U1、U2和U3構(gòu)成的程控增益丈量放大器，當(dāng)控制雙4選1模擬開關(guān)的通道選擇碼S2、S3時(shí)，那么改動(dòng)了放大器的增益。S2、S3與增益A1的對(duì)應(yīng)關(guān)系如表S2S300011011A10.51.252.55后級(jí)驅(qū)動(dòng)放大器的設(shè)計(jì)ADC的驅(qū)動(dòng)放大器的直流和交流性能直接影響ADC。交流性能包括：帶寬、建立時(shí)間、諧波失真、總諧波失真、噪聲及總諧波加噪聲失真〔THD+N〕。直流性能包括：增益、失調(diào)、溫漂及增益線性誤差。選擇驅(qū)動(dòng)放大器的原那么是：放大器的性能目的應(yīng)該優(yōu)于ADC的性能目的。〔1〕ADC驅(qū)動(dòng)放大器的帶寬要實(shí)現(xiàn)高速轉(zhuǎn)換，輸入級(jí)的頻響非常重要，通常要求輸入緩沖驅(qū)動(dòng)級(jí)的呼應(yīng)要高于A/D轉(zhuǎn)換的呼應(yīng)?！?〕ADC驅(qū)動(dòng)放大器的噪聲。大部分采樣ADC的輸入帶寬都比其最大采樣頻率大很多。而ADC的驅(qū)動(dòng)放大器的帶寬又比ADC的輸入帶寬大，通?！?〕ADC有差分輸入與單輸入。有的ADC的輸入級(jí)完全是差分輸入電路，但是用單端或差分電路驅(qū)動(dòng)都可以，例如AD9288、AD9220/21/23、AD9050。為了獲得更低的總諧波失真〔THD〕和最正確的無(wú)雜散動(dòng)態(tài)范圍〔SFDR〕，應(yīng)該用差分放大器或差分變壓器去驅(qū)動(dòng)ADC?！?〕根據(jù)信號(hào)是單極性還是雙極性，以及A/D轉(zhuǎn)換器要求的輸入電平范圍，驅(qū)動(dòng)放大器還要完成極性變換和電平轉(zhuǎn)換。例如AD9288需求約+1V的直流偏置電壓，而且為單極性的電壓，它要求有信號(hào)輸入時(shí)AD9288的輸入電平范圍為〔1±0.5〕V，即在+0.5V~+1.5V之內(nèi)，驅(qū)動(dòng)放大器應(yīng)完成所需求的極性變換和電平變換。2、驅(qū)動(dòng)放大器的電路設(shè)計(jì)2.虛擬儀器的通用硬件平臺(tái)〔1〕通用硬件平臺(tái)的根本功能信號(hào)采集〔模擬、數(shù)字輸入〕；信號(hào)產(chǎn)生〔模擬、數(shù)字輸出〕；信號(hào)調(diào)理〔信號(hào)幅度、頻率、驅(qū)動(dòng)、隔離等〕；定時(shí)與計(jì)數(shù)；大容量數(shù)據(jù)存儲(chǔ)。實(shí)時(shí)信號(hào)處置?？偩€與通訊。6.4高速采集及存儲(chǔ)系統(tǒng)設(shè)計(jì)

采集和存儲(chǔ)系統(tǒng)方案設(shè)計(jì)以一片高速雙A/D轉(zhuǎn)換器AD9288為中心，在高密度可編程邏輯器件EPIC6Q240C6的控制下構(gòu)成雙通道數(shù)據(jù)采集系統(tǒng)。上位機(jī)經(jīng)過(guò)發(fā)送命令實(shí)現(xiàn)諸如采樣頻率、量程設(shè)定和任務(wù)方式等設(shè)置命令給DAQ主板，經(jīng)調(diào)理后的信號(hào)從ADC的引腳輸入，數(shù)據(jù)采集完成之后經(jīng)過(guò)邏輯控制直接將雙通道數(shù)據(jù)分別存儲(chǔ)至64K大容量RAM〔IS61LV6416〕。然后由上位機(jī)將采集數(shù)據(jù)讀入。采集的時(shí)序控制由FPGA邏輯電路完成。系統(tǒng)構(gòu)造圖采集與存儲(chǔ)的連線和時(shí)序圖

采集系統(tǒng)中心器件——AD9288AD9288是AD公司提供的半閃存式雙8位高速模數(shù)轉(zhuǎn)換器，該器件運(yùn)用+3V電源，最大采樣頻率為100MSPS，輸入模擬帶寬可達(dá)475MHz以上，有內(nèi)置基準(zhǔn)電壓源，在高速轉(zhuǎn)換的同時(shí)可以堅(jiān)持低功耗，在每個(gè)通道100MHz的速率下，其功耗僅為90mW。1、ADC設(shè)計(jì)的幾點(diǎn)思索高速AD的特點(diǎn)：100MHz以上的高速A/D器件，大多采用并行轉(zhuǎn)換構(gòu)造，采用以空間換時(shí)間的戰(zhàn)略。并行比較方式的另一個(gè)缺陷是加重了輸入級(jí)負(fù)載并行比較還有功耗大的缺陷，這也限制了它的位數(shù)的添加。采用流水線構(gòu)造都應(yīng)有數(shù)字誤差補(bǔ)償技術(shù)以保證轉(zhuǎn)換的正確性。為了減少比較器數(shù)量，并行比較的方式下精度〔分辨率〕不能夠很高，由于并行構(gòu)造的比較器是按的方式增長(zhǎng)，做到10位后就很難再高了。近年來(lái)速度在100MHz以下的A/D轉(zhuǎn)換器中流行一種流水線型串并構(gòu)造。流水構(gòu)造帶來(lái)的優(yōu)點(diǎn)是，它能兼顧速度與分辨率，同時(shí)對(duì)降低功耗、減小輸入級(jí)負(fù)載也都有益處。ADC設(shè)計(jì)的幾點(diǎn)思索：1〕選擇A/D芯片時(shí)，精度和速度的目的該當(dāng)留有裕量高速A/D器件的性能主要是指轉(zhuǎn)換速度〔或取樣速度〕和分辨率按器件給出的速度目的全速運(yùn)用也是不可取的。2〕對(duì)A/D芯片的外圍電路有嚴(yán)厲要求高速A/D器件對(duì)時(shí)鐘的要求比較嚴(yán)厲。對(duì)基準(zhǔn)電壓源的要求也比較嚴(yán)厲。高速A/D電路的輸入信號(hào)幅度都較小，普通不超越4V〔峰峰值〕。3〕接地與去耦高速A/D器件通常都要求有良好的接地與去耦。同時(shí)器件內(nèi)部有模擬電路和數(shù)字電路兩大部分，它們的模擬電源、數(shù)字電源、模擬地、數(shù)字地都是分別的，這有利于減少數(shù)字部分對(duì)模擬部分的干擾。采集存儲(chǔ)器的讀寫控制存儲(chǔ)電路用于保管AD9288的輸出數(shù)據(jù)，并經(jīng)過(guò)總線接口向計(jì)算機(jī)傳輸數(shù)據(jù)。這里選用靜態(tài)存儲(chǔ)器IS61LV6416-10作為大容量存儲(chǔ)單元，和先進(jìn)先出存儲(chǔ)器FIFO相比，讀寫控制電路相對(duì)復(fù)雜一些，但是處理了大容量存儲(chǔ)和價(jià)錢昂貴等問(wèn)題。6.5時(shí)序控制邏輯設(shè)計(jì)

關(guān)于采集速率的設(shè)計(jì)1.觸發(fā)的根本概念一個(gè)運(yùn)轉(zhuǎn)著的數(shù)據(jù)采集系統(tǒng)，特別是高速采集系統(tǒng)，所提供的數(shù)據(jù)流是快速的、宏大的、無(wú)窮盡的，而存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器容量和顯示數(shù)據(jù)的窗口大小總是有限的。因此，要全部一個(gè)不漏地一次存儲(chǔ)或顯示數(shù)據(jù)流中的數(shù)據(jù)是不能夠的。我們獲取到的數(shù)據(jù)只是在存儲(chǔ)器中存儲(chǔ)下來(lái)的數(shù)據(jù)，它只采集數(shù)據(jù)流中的一小部分。為了有效地對(duì)數(shù)據(jù)流進(jìn)展分析研討，該當(dāng)針對(duì)性地存儲(chǔ)數(shù)據(jù)，才干提高存儲(chǔ)器的利用率。為此，可以該將數(shù)據(jù)流分成假設(shè)干段落，并分段有選擇地采集與存儲(chǔ)數(shù)據(jù)。2.觸發(fā)源的選擇和觸發(fā)脈沖的構(gòu)成1〕觸發(fā)源該數(shù)據(jù)采集系統(tǒng)提供了4種觸發(fā)源：①通道信號(hào)觸發(fā)觸發(fā)信號(hào)取自通道模擬信號(hào)上的某個(gè)時(shí)辰點(diǎn)；②外部信號(hào)觸發(fā)外部TTL電平的數(shù)字信號(hào)或鍵盤擊鍵的手控信號(hào)；③時(shí)鐘信號(hào)觸發(fā)由采集時(shí)鐘來(lái)延續(xù)不斷地自動(dòng)觸發(fā)；④手動(dòng)觸發(fā)由手控鍵盤或鼠標(biāo)發(fā)出的觸發(fā)信號(hào)。2〕觸發(fā)脈沖的構(gòu)成從上述觸發(fā)電路的任務(wù)原理可知，最后取出微分的窄脈沖作為數(shù)據(jù)采集的觸發(fā)脈沖，當(dāng)觸發(fā)電平UH在正、負(fù)范圍內(nèi)調(diào)理，再配合觸發(fā)極性的〞+〞〞－〞選擇，就可在被觀測(cè)波形的任一點(diǎn)產(chǎn)生觸發(fā)。以下圖給出了4種觸發(fā)位置的表示圖，程度虛線表示觸發(fā)電平，與波形實(shí)線的交點(diǎn)為觸發(fā)點(diǎn)。觸發(fā)方式

數(shù)據(jù)采集的觸發(fā)方式很多，但最根本的觸發(fā)方式是始端觸發(fā)、終端觸發(fā)和中間觸發(fā)〔a〕始端觸發(fā)〔b〕終端觸發(fā)〔c〕中間觸發(fā)基于FPGA的時(shí)序邏輯控制電路控制邏輯控制了采集〔8位AD9288〕和存儲(chǔ)(64kRAMIS61LV6416)任務(wù)的全過(guò)程。1、采集和存儲(chǔ)階段〔RAM寫入數(shù)據(jù)〕2、讀數(shù)和傳輸階段(RAM讀出數(shù)據(jù))高速數(shù)據(jù)采集的控制邏輯圖6.6DDS信號(hào)源的設(shè)計(jì)DDS信號(hào)源概述1、頻率合成的定義合成信號(hào)發(fā)生器是利用頻率合成技術(shù)構(gòu)建的信號(hào)發(fā)生器。所謂頻率合成，是對(duì)一個(gè)或多個(gè)基準(zhǔn)頻率進(jìn)展頻率的加〔混頻〕、減〔混頻〕、乘〔倍頻〕、除〔分頻〕四那么運(yùn)算，從而得到所需的輸出頻率。這一系列輸出頻率的準(zhǔn)確度和穩(wěn)定度取決于基準(zhǔn)頻率。頻率合成的方法很多，但根本分為兩類：一類是直接合成法，直接合成法包括模擬直接合成法和數(shù)字直接合成法。一類是間接合成法，間接合成法那么經(jīng)過(guò)鎖相技術(shù)進(jìn)展頻率的算術(shù)運(yùn)算，最后得到所需的頻率。2、直接數(shù)字合成〔DDS〕技術(shù)原理直接數(shù)字頻率合成技術(shù)是一種新型的頻率合成技術(shù)，它根據(jù)奈奎斯特采樣定理，從延續(xù)信號(hào)的相位出發(fā)，將信號(hào)在一個(gè)周期內(nèi)取樣、量化和編碼，構(gòu)成一個(gè)相位和幅度對(duì)應(yīng)的函數(shù)表，存放在波形存儲(chǔ)器中。DDS原理框圖3、設(shè)計(jì)方案原理框圖數(shù)字合成信號(hào)發(fā)生器由如下四大模塊組成：〔1〕DDS信號(hào)產(chǎn)生電路模塊：包括相位累加器、波形數(shù)據(jù)存儲(chǔ)器和高速DAC；〔2〕CPLD控制電路模塊：包括命令接納與處置，產(chǎn)生各種控制信號(hào)；〔3〕模擬通道輸出信號(hào)調(diào)理模塊：實(shí)現(xiàn)信號(hào)放大、幅度調(diào)理和直流偏置調(diào)理等功能?！?〕總線通訊接口電路模塊：實(shí)現(xiàn)與上位機(jī)的通訊，傳送波形、頻率、幅度等參數(shù)和控制命令。數(shù)字合成信號(hào)發(fā)生器系統(tǒng)原理框圖波形存儲(chǔ)器1〕波形存儲(chǔ)原理合成信號(hào)源的波形存儲(chǔ)器是由ROM〔或RAM〕存儲(chǔ)器組成，它把將要輸出的波形數(shù)據(jù)表〔如正弦函數(shù)表〕預(yù)先存入ROM〔或RAM〕單元中，然后在系統(tǒng)規(guī)范時(shí)鐘頻率驅(qū)動(dòng)下，按照一定順序從ROM〔或RAM〕單元中讀出數(shù)據(jù)，再進(jìn)展D/A轉(zhuǎn)換，就可以得到一定頻率和幅度的輸出波形。2〕波形存儲(chǔ)器的主要目的存儲(chǔ)容量和讀取速率是波形存儲(chǔ)器兩個(gè)主要技術(shù)目的，兩者要求是相互矛盾的，制造速率快且容量大的存儲(chǔ)器，技術(shù)難度大并且本錢非常昂貴。3〕數(shù)據(jù)存取控制模塊的設(shè)計(jì)

高速DAC器件D/A轉(zhuǎn)換器是整個(gè)DDS信號(hào)發(fā)生器的中心器件。輸出波形的質(zhì)量取決于D/A的分辨率和轉(zhuǎn)換率。當(dāng)用D/A轉(zhuǎn)換器產(chǎn)生一個(gè)延續(xù)波形時(shí)，信號(hào)由假設(shè)干個(gè)階梯構(gòu)成，D/A的分辨率越高那么信號(hào)波形越平滑，高次諧波分量越小。典型高速DAC芯片位數(shù)及速率型號(hào)位數(shù)速率AD976414100MHzAD976212125MHzAD976012100MHzAD97088100MHzAD97018250MHzMAX55512300MHzDAC60012256MHzDAC65012500MHz高速D/A器件的特點(diǎn)〔1〕分段式電流源構(gòu)造有效地降低了加權(quán)電流轉(zhuǎn)換方式中最高權(quán)值電流與最低權(quán)值電流的比值，易于實(shí)現(xiàn)它們之間的加權(quán)匹配。〔2〕在D/A轉(zhuǎn)換器電路中，電阻不完全匹配是誤差的一個(gè)主要來(lái)源?！?〕為滿足高速D/A器件的轉(zhuǎn)換速度要求，數(shù)字部分大都采用ECL邏輯，特別是轉(zhuǎn)換速度大于100MHz的器件?！?〕對(duì)于高速的D/A電路，為保證其輸出頻率呼應(yīng)，輸出電流都比較大?！?〕高速D/A器件中不少是電流輸出型器件，采取互補(bǔ)差動(dòng)輸出方式，給外接運(yùn)放以較大的方便。高速D/A器件運(yùn)用中思索的問(wèn)題高速D/A的一個(gè)問(wèn)題是數(shù)—模間的“Glitch〞干擾。該問(wèn)題是指輸入數(shù)據(jù)做最大變化，例如從100…000變化為011…111時(shí)，數(shù)字信號(hào)在模擬輸出端感應(yīng)產(chǎn)生干擾脈沖。該脈沖的繼續(xù)時(shí)間較短，但有一定幅度。它的影響通常用能量來(lái)描畫。高速D/A轉(zhuǎn)換器的選用綜合恣意波形發(fā)生器的各項(xiàng)技術(shù)目的及本錢要求，本設(shè)計(jì)實(shí)例中采用了AD9762參考時(shí)鐘產(chǎn)生電路參考時(shí)鐘的頻率穩(wěn)定度和準(zhǔn)確度直接決議了合成信號(hào)源的頻率穩(wěn)定度和準(zhǔn)確度，時(shí)鐘信號(hào)該當(dāng)由一個(gè)頻率穩(wěn)定度和準(zhǔn)確度很好的晶體振蕩器來(lái)提供從兩個(gè)方面可改動(dòng)合成信號(hào)源的輸出頻率：一是改動(dòng)頻率控制字K，二是改動(dòng)時(shí)鐘頻率。DDS信號(hào)發(fā)生模塊的設(shè)計(jì)〔1〕參考時(shí)鐘頻率的選取〔2〕相位累加器長(zhǎng)度N〔3〕波形存儲(chǔ)容量〔4〕高速D/A的量化位數(shù)6.7模擬輸出信號(hào)的調(diào)理技術(shù)

模擬輸出通道的組成框圖通用測(cè)試平臺(tái)包含有兩路獨(dú)立的DDS合成信號(hào)源，每個(gè)獨(dú)立的信號(hào)源可以分別產(chǎn)生不同頻率、不同幅度和不同波形的信號(hào)輸出DDS信號(hào)源相位累加器、RAM波形存儲(chǔ)器、DAC數(shù)模轉(zhuǎn)換器、低通濾波器以及輸出信號(hào)幅度調(diào)理電路〔DAC0832、衰減器等〕組成。DDS信號(hào)源的任務(wù)原理是：相位累加器在時(shí)鐘信號(hào)驅(qū)動(dòng)下對(duì)頻率控制碼進(jìn)展累加，輸出累加值即相位序列碼值作為RAM的地址，在RAM里面取出預(yù)先存放的一個(gè)周期輸出波形的幅值編碼，然后經(jīng)D/A轉(zhuǎn)換得到模擬的輸出電壓，再經(jīng)低通濾波器濾波、信號(hào)幅度調(diào)理后得到輸出的信號(hào)波形。數(shù)字合成〔DDS〕信號(hào)源組成框圖輸出頻率調(diào)理輸出頻率的原理和方法如下，根據(jù)式改動(dòng)fCLK或者改動(dòng)K值，均可改動(dòng)輸出頻率。采用了粗調(diào)和細(xì)調(diào)兩種方法粗調(diào)，是采用改動(dòng)時(shí)鐘頻率的方法來(lái)完成。輸出頻率的細(xì)調(diào)是在時(shí)鐘頻率一定的情況下經(jīng)過(guò)改動(dòng)K值來(lái)實(shí)現(xiàn)的。輸出幅度調(diào)理1.輸出幅度調(diào)理原理Ur為DAC9762的參考電壓〔也即滿度輸出電壓1V〕，N=0～255為8位DAC0832的輸入數(shù)碼，放大器A1和A2的增益均為4，衰減器K1的衰減量為1、1/2、1/4、1/8共4檔，衰減器K2的衰減量為1、1/16共2檔。信號(hào)源輸出幅度2．輸出幅度調(diào)理方法1〕幅度粗調(diào)粗調(diào)是由改動(dòng)兩個(gè)衰減器的衰減量K1和K2完成的，輸出信號(hào)幅度范圍0～16V，劃分為8個(gè)檔位〔粗調(diào)〕，按1、2、4、8倍率步進(jìn)式改動(dòng)輸出量程。各個(gè)量程的步進(jìn)衰減量K1和K2值，如表所示。2〕幅度細(xì)調(diào)細(xì)調(diào)是由一個(gè)幅度調(diào)理DAC〔DAC0832〕來(lái)完成的，它改動(dòng)波形合成DAC〔AD9762〕的參考電壓Ur。8位DAC0832完成每個(gè)量程檔內(nèi)的幅度調(diào)理〔細(xì)調(diào)〕，為28=256級(jí)，調(diào)理間隔〔幅度分辨力〕為,如表所示。信號(hào)源的輸出幅度范圍〔US=A1A2Ur，Ur=1V，A1=4，A2=4〕量程Um=K1K2Us量程選擇間隔

（mV）輸出范圍（N=100~256）K1K2161162.56.25～1681/2131.253.1～841/4115.631.5～421/817.810.78～2111/163.900.39～10.51/21/161.950.19～0.50.251/41/160.980.1～0.250.1251/81/160.490.05～0.125直流偏置的調(diào)理6.8虛擬儀器的軟件設(shè)計(jì)虛擬儀器的軟件設(shè)計(jì)與實(shí)現(xiàn)步驟虛擬儀器的設(shè)計(jì)方法與實(shí)現(xiàn)步驟和普通軟件的設(shè)計(jì)方法及實(shí)現(xiàn)步驟根本一樣，只不過(guò)虛擬儀器是由硬件和軟件共同組成的，在設(shè)計(jì)時(shí)要思索與硬件部分接口的軟件設(shè)計(jì)。1、分析問(wèn)題和確定義務(wù)2、經(jīng)過(guò)系統(tǒng)總體設(shè)計(jì)，確定儀器的接口方式3、確定所選擇的接口卡能否具有設(shè)備驅(qū)動(dòng)程序4、確定儀器運(yùn)用程序的編程言語(yǔ)5、設(shè)計(jì)儀器的面板，編寫用戶的運(yùn)用程序〔1〕在前面板設(shè)計(jì)窗口放置控件〔2〕在流程圖編輯窗口，放置節(jié)點(diǎn)、圖框〔3〕數(shù)據(jù)流編程6、運(yùn)轉(zhuǎn)檢驗(yàn)運(yùn)用程序〔1〕仿真檢驗(yàn)〔2〕實(shí)測(cè)檢驗(yàn)7、程序調(diào)試技術(shù)①找出語(yǔ)法錯(cuò)誤②慢速跟蹤程序的運(yùn)轉(zhuǎn)③斷點(diǎn)與單步執(zhí)行④設(shè)置探針8、數(shù)據(jù)察看9、命名存盤基于LabVIEW的虛擬儀器設(shè)計(jì)運(yùn)用LabVIEW開發(fā)平臺(tái)創(chuàng)建虛擬儀器就是在LabVIEW開發(fā)平臺(tái)上編制圖形化程序，該圖形化程序是虛擬儀器程序，簡(jiǎn)稱VI。1、虛擬儀器程序的組成虛擬儀器程序由兩部分組成：前面板程序與流程圖程序〔又稱框圖程序〕。前面板程序分為：〔1〕輸入控制類〔Controls〕〔2〕輸出顯示類〔Indicators〕流程圖程序在流程圖編輯窗口進(jìn)展圖形化流程圖程序編程，它由端口、節(jié)點(diǎn)、圖框和連線構(gòu)成2、LabVIEW編程特點(diǎn)在LabVIEW開發(fā)平臺(tái)創(chuàng)建虛擬儀器就是在“前面板開發(fā)窗口〞與“流程圖編輯窗口〞進(jìn)展“虛擬前面板〞及其相對(duì)應(yīng)的“流程圖〞程序設(shè)計(jì)。編輯好的流程圖程序是用圖形化表示的。運(yùn)用LabVIEW開發(fā)平臺(tái)編輯程序的特別之處就是將組成傳統(tǒng)程序所需用的常量、數(shù)組、數(shù)據(jù)流控制命令、各種函數(shù)、各種運(yùn)算等語(yǔ)句代碼都用圖標(biāo)表示。因此，不熟習(xí)用源代碼進(jìn)展言語(yǔ)編程的工程師、科學(xué)家，一樣可以隨心所欲地編制流程圖程序。我們可以把用LabVIEW圖形編程言語(yǔ)編寫的流程圖程序了解為就是用源代碼編寫的傳統(tǒng)程序，它們的區(qū)別只是表達(dá)方式不同而已。6.8動(dòng)態(tài)鏈接庫(kù)(DLL)創(chuàng)建與調(diào)用Labview是一種功能強(qiáng)大的圖形化編程言語(yǔ)，但是C言語(yǔ)在硬件編程方面的靈敏性和才干更具優(yōu)勢(shì)，我們通常采用C言語(yǔ)把直接和硬件接口的函數(shù)及數(shù)據(jù)信息封裝在一個(gè)動(dòng)態(tài)鏈接庫(kù)〔Dynamic-LinkLibrary，DLL〕中，Labview運(yùn)用程序經(jīng)過(guò)DLL可以方便的調(diào)用用戶編寫的硬件接口函數(shù)以及Windows自帶的大量API函數(shù)。除了動(dòng)態(tài)鏈接庫(kù)接口方式，Labview提供的強(qiáng)大外部程序接口才干還能與眾多其他編程言語(yǔ)接口，可以充分利用其他言語(yǔ)的優(yōu)勢(shì)，這些接口包括C言語(yǔ)接口〔CIN〕、ActiveX、.net、DDE、MATLAB等。動(dòng)態(tài)鏈接庫(kù)〔DLL〕簡(jiǎn)介動(dòng)態(tài)鏈接庫(kù)〔DLL〕是一個(gè)可以多方共享的程序模塊，內(nèi)部對(duì)共享的函數(shù)和數(shù)據(jù)進(jìn)展了封裝。動(dòng)態(tài)鏈接庫(kù)文件的擴(kuò)展名通常是.dll，也能夠是.drv、.sys等。DLL和可執(zhí)行文件〔EXE〕非常類似，主要的區(qū)別是DLL雖然包含了可執(zhí)行代碼卻不能單獨(dú)執(zhí)行，必需由Windows運(yùn)用程序直接或間接調(diào)用。創(chuàng)建動(dòng)態(tài)鏈接庫(kù)的時(shí)候通常會(huì)產(chǎn)生兩個(gè)文件，一個(gè)是導(dǎo)出庫(kù)〔.LIB〕文件，一個(gè)是DLL文件，導(dǎo)出庫(kù)文件〔.LIB〕中包含DLL導(dǎo)出函數(shù)的稱號(hào)和位置，DLL文件中包含實(shí)踐的函數(shù)和數(shù)據(jù)。運(yùn)用程序運(yùn)用導(dǎo)出庫(kù)文件〔.LIB〕鏈接到所需求用的DLL文件，庫(kù)中的函數(shù)和數(shù)據(jù)并不復(fù)制到可執(zhí)行文件中。VC中創(chuàng)建DLL的方法VC支持三種DLL，即Non－MFCDLL〔非MFC動(dòng)態(tài)庫(kù)〕、MFCRegularDLL〔MFC規(guī)那么DLL〕、MFCExtensionDLL〔MFC擴(kuò)展DLL〕。非MFC(微軟基類庫(kù))動(dòng)態(tài)庫(kù)不采用MFC類庫(kù)構(gòu)造，其導(dǎo)出函數(shù)為規(guī)范的C接口，能被非MFC或MFC編寫的運(yùn)用程序所調(diào)用；MFC規(guī)那么DLL包含一個(gè)承繼自CWinAPP的類，但無(wú)音訊循環(huán)；MFC擴(kuò)展DLL采用MFC的動(dòng)態(tài)鏈接版本創(chuàng)建，它只能被用MFC類庫(kù)所編寫的運(yùn)用程序所調(diào)用。在VisualC++6.0開發(fā)環(huán)境下，翻開File\New\Project選項(xiàng)，可以選擇Win32Dynamic-LinkLibrary或MFCAppWizard[DLL]以不同的方式來(lái)創(chuàng)建Non-MFCDLL、RegularDLL或ExtensionDLL等不同種類的動(dòng)態(tài)鏈接庫(kù)。

1．Win32Dynamic-LinkLibrary方式創(chuàng)建Non-MFCDLL動(dòng)態(tài)鏈接庫(kù)需求對(duì)每個(gè)進(jìn)程或線程作初始化和去除操作時(shí)，需求在相應(yīng)的DLL工程的.C源文件中對(duì)DllMain()函數(shù)按照下面的格式處置。1〕運(yùn)用導(dǎo)出函數(shù)關(guān)鍵字_declspec(dllexport)的方法2〕運(yùn)用.def文件的方法2．MFCAppWizard[DLL]方式創(chuàng)建常規(guī)/擴(kuò)展DLLLabwindowsCVI中創(chuàng)建DLL的方法在LabwindowsCVI中創(chuàng)建DLL必需求創(chuàng)建一個(gè)獨(dú)立的工程，在工程文件窗口選擇Buid→TargetType→DynamicLinkLibrary,然后在工程窗口選擇Buid→Configuration→Release,完成之后，CreateReleaseDynamicLinkLibrary命令就會(huì)出如今工程窗口的Build菜單中，運(yùn)用這個(gè)命令創(chuàng)建用于發(fā)布的DLL，可以在工程窗口中選擇Build→TargetSettings設(shè)置DLL稱號(hào)和其它選項(xiàng)。運(yùn)用CreateReleaseExecutable命令創(chuàng)建的DLL不包含任何調(diào)試信息，因此不能被調(diào)試。為了創(chuàng)建一個(gè)可以調(diào)試的DLL,在工程文件窗口選擇Build→Configuration→Debug，并在工程窗口運(yùn)用Build→CreateDebuggableDynamicLinkLibrary命令。DLLMain函數(shù)模板在源文件窗口編輯菜單下運(yùn)用InsertConstructs命令，可以生成DLLMain函數(shù)的模板：int__stdcallDllMain(HINSTANCEhinstDLL,DWORDfdwReason,LPVOIDlpvEeserved){Switch(fdwReason){caseDLL_PROCESS_ATTACH:if(InitCVIRTE)(hinstDLL,0,0)==0)return0;break;caseDLL_PROCESS_DETACH:

CloseCVIRTE();break;}return1;}導(dǎo)出DLL函數(shù)和變量DLL只能導(dǎo)出聲明為全局的函數(shù)和變量，不能導(dǎo)出聲明為靜態(tài)的函數(shù)和變量。假設(shè)在LabWindows/CVI下創(chuàng)建DLL，有兩種方式導(dǎo)出函數(shù)和變量：頭文件法和導(dǎo)出關(guān)鍵字法。頭文件法必需包含對(duì)導(dǎo)出函數(shù)的聲明。導(dǎo)出關(guān)鍵字法可以把每個(gè)要導(dǎo)出的函數(shù)和變量標(biāo)志一個(gè)關(guān)鍵字，目前并不是一切編譯器都支持一樣的導(dǎo)出關(guān)鍵字稱號(hào)。虛擬儀器通用測(cè)試平臺(tái)〔SJ8002B〕動(dòng)態(tài)鏈接庫(kù)的創(chuàng)建我們將用LabwindowsCVI7.0環(huán)境創(chuàng)建一個(gè)名為sj8002b.dll的動(dòng)態(tài)鏈接庫(kù)，此動(dòng)態(tài)庫(kù)包含訪問(wèn)虛擬儀器通用測(cè)試平臺(tái)〔SJ8002B〕硬件的全部功能函數(shù)，最后將給出在Labview7.0環(huán)境中調(diào)用該動(dòng)態(tài)庫(kù)中函數(shù)的詳細(xì)方法。首先新建一個(gè)名為sj8002b.prj的空工程文件，接下來(lái)新建一個(gè)名為sj8002b.c的空C文件和一個(gè)名為sj8002b.h的空H文件，把2個(gè)空文件加進(jìn)sj8002b.prj工程文件中。文件編輯完成之后，保管SJ8002B工程和一切源文件，在編譯之前，要在工程文件窗口選擇Buid→TargetType→DynamicLinkLibrary，假設(shè)要更改生成的動(dòng)態(tài)鏈接庫(kù)的名字等信息，可以經(jīng)過(guò)Build→TargetSettings設(shè)置，普通采用默許值即可。如今點(diǎn)擊Build→Creat