測控新技術(shù)課程報告可編程邏輯器件技術(shù)

測控新技術(shù)課程報告_可編程邏輯器件技術(shù)可編程邏輯器件技術(shù)摘要當(dāng)今社會是數(shù)字化的社會，是數(shù)字集成電路廣泛應(yīng)用的社會。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路、開展到超大規(guī)模集成電路VLSIC，幾萬門以上以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)的開展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承當(dāng)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路ASIC芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計出適宜的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器FPLD，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列FPGA和復(fù)雜可編程邏輯器件CPLD。本文從FPGA／CPLD概述、基于乘積項(xiàng)PLD/FPGA結(jié)構(gòu)原理、基于查找表PLD/FPGA結(jié)構(gòu)與原理和FPGA／CPLD開發(fā)環(huán)境與應(yīng)用四個方面介紹可編程邏輯控制器技術(shù)。PLD是可編程邏輯器件〔ProgramableLogicDevice〕的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列〔FieldProgramableGateArray的簡稱，兩者的功能根本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。??PLD是電子設(shè)計領(lǐng)域中最具活力和開展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于70年代單片機(jī)的創(chuàng)造和使用。PLD能做什么呢？可以毫不夸張的講，PLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡單的74電路，都可以用PLD來實(shí)現(xiàn)。PLD如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述語言自由的設(shè)計一個數(shù)字系統(tǒng)。通過軟件仿真，我們可以事先驗(yàn)證設(shè)計的正確性。在PCB完成以后，還可以利用PLD的在線修改能力，隨時修改設(shè)計而不必改動硬件電路。使用PLD來開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減少PCB面積，提高系統(tǒng)的可靠性。PLD的這些優(yōu)點(diǎn)使得PLD技術(shù)在90年代以后得到飛速的開展，同時也大大推動了EDA軟件和硬件描述語言〔HDL〕的進(jìn)步。???早期的可編程邏輯器件只有可編程只讀存貯器PROM、紫外線可按除只讀存貯器EPROM和電可擦除只讀存貯器EEPROM三種。由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能。???其后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件PLD，它能夠完成各種數(shù)字邏輯功能。典型的PLD由一個“與〞門和一個“或〞門陣列組成，而任意一個組合邏輯都可以用“與一或〞表達(dá)式來描述，所以，PLD能以乘積和的形式完成大量的組合邏輯功能。??這一階段的產(chǎn)品主要有PAL可編程陣列邏輯和GAL通用陣列邏輯。PAL由一個可編程的“與〞平面和一個固定的“或〞平面構(gòu)成，或門的輸．出可以通過觸發(fā)器有選擇地被置為存放狀態(tài)。PAL器件是現(xiàn)場可編程的，它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列PLA，它也由一個“與〞平面和一個“或〞平面構(gòu)成，但是這兩個平面的連接關(guān)系是可編程的。PLA器件既有現(xiàn)場可編程的，也有掩膜可編程的。?在PAL的根底上，又開展了一種通用陣列邏輯GALGenericArrayLogic，如GAL16V8,GAL22V10等。它采用了EEPROM工藝，實(shí)現(xiàn)了電可按除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計具有很強(qiáng)的靈活性，至今仍有許多人使用。這些早期的PLD器件的一個共同特點(diǎn)是可以實(shí)現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為了彌補(bǔ)這一缺陷，20世紀(jì)80年代中期。Altera和Xilinx分別推出了類似于PAL結(jié)構(gòu)的擴(kuò)展型CPLDComplexProgrammab1eLogicDvice和與標(biāo)準(zhǔn)門陣列類似的FPGAFieldProgrammableGateArray，它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。這兩種器件兼容了PLD和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。與門陣列等其它ASICApplicationSpecificIC相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造本錢低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品生產(chǎn)一般在10,000件以下之中。幾乎所有應(yīng)用門陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用FPGA和CPLD器件。FPGA現(xiàn)場可編程門陣列與CPLD復(fù)雜可編程邏輯器件都是可編程邏輯器件，它們是在PAL、GAL等邏輯器件的根底之上開展起來的。同以往的PAL、GAL等相比擬，F(xiàn)PGA／CPLD的規(guī)模比擬大，它可以替代幾十甚至幾千塊通用IC芯片。這樣的FPGA／CPLD實(shí)際上就是一個子系統(tǒng)部件。這種芯片受到世界范圍內(nèi)電子工程設(shè)計人員的廣泛關(guān)注和普遍歡送。經(jīng)過了十幾年的開展，許多公司都開發(fā)出了多種可編程邏輯器件。比擬典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它們開發(fā)較早，占用了較大的PLD市場。通常來說，在歐洲用Xilinx的人多，在日本和亞太地區(qū)用ALTERA的人多，在美國那么是平分秋色。全球PLD/FPGA產(chǎn)品60%以上是由Altera和Xilinx提供的?？梢灾vAltera和Xilinx共同決定了PLD技術(shù)的開展方向。當(dāng)然還有許多其它類型器件，如：Lattice、Vantis、、Actel、Quicklogic、Lucent等。盡管FPGA、CPLD和其它類型PLD的結(jié)構(gòu)各有其特點(diǎn)和長處，但概括起來，它們是由三大局部組成的。一個二維的邏輯塊陣列，構(gòu)成了PLD器件的邏輯組成核心。輸入／輸出塊，連接邏輯塊的互連資源。連線資源，由各種長度的連線線段組成，其中也有一些可編程的連接開關(guān)，它們用于邏輯塊之間、邏輯塊與輸入／輸出塊之間的連接。對用戶而言，CPLD與FPGA的內(nèi)部結(jié)構(gòu)稍有不同，但用法一樣，所以多數(shù)情況下，不加以區(qū)分。FPGA／CPLD芯片都是特殊的ASIC芯片，它們除了具有ASIC的特點(diǎn)之外，還具有以下幾個優(yōu)點(diǎn)：〔1〕隨著VlSIVeryLargeScaleIC，超大規(guī)模集成電路工藝的不斷提高單一芯片內(nèi)部可以容納上百萬個晶體管，F(xiàn)PGA／CPLD芯片的規(guī)模也越來越大，其單片邏輯門數(shù)已到達(dá)上百萬門，它所能實(shí)現(xiàn)的功能也越來越強(qiáng)，同時也可以實(shí)現(xiàn)系統(tǒng)集成。〔2〕FPGA／CPLD芯片在出廠之前都做過百分之百的測試，不需要設(shè)計人員承當(dāng)投片風(fēng)險和費(fèi)用，設(shè)計人員只需在自己的實(shí)驗(yàn)室里就可以通過相關(guān)的軟硬件環(huán)境來完成芯片的最終功能設(shè)計。所以，F(xiàn)PGA／CPLD的資金投入小，節(jié)省了許多潛在的花費(fèi)。〔3〕用戶可以反復(fù)地編程、擦除、使用或者在外圍電路不動的情況下用不同軟件就可實(shí)現(xiàn)不同的功能。所以，用FPGA／PLD試制樣片，能以最快的速度占領(lǐng)市場。FPGA／CPLD軟件包中有各種輸入工具和仿真工具，及幅員設(shè)計工具和編程器等全線產(chǎn)品，電路設(shè)計人員在很短的時間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。當(dāng)電路有少量改動時，更能顯示出FPGA／CPLD的優(yōu)勢。電路設(shè)計人員使用FPGA／CPLD進(jìn)行電路設(shè)計時，不需要具備專門的IC集成電路深層次的知識，F(xiàn)PGA／CPLD軟件易學(xué)易用，可以使設(shè)計人員更能集中精力進(jìn)行電路設(shè)計，快速將產(chǎn)品推向市場。采用這種結(jié)構(gòu)的PLD芯片有：Altera的7000，3000系列〔EEPROM工藝〕,Xilinx的XC9500系列〔Flash工藝〕和Lattice,Cypress的大局部產(chǎn)品〔EEPROM工藝〕。我們先看一下這種PLD的總體結(jié)構(gòu)〔以7000為例，其他型號的結(jié)構(gòu)與此都非常相似〕。圖1基于乘積項(xiàng)的PLD內(nèi)部結(jié)構(gòu)圖宏單元結(jié)構(gòu)這種PLD可分為三塊結(jié)構(gòu)：宏單元〔Marocell〕，可編程連線〔PIA〕和I/O控制塊。宏單元是PLD的根本結(jié)構(gòu)，由它來實(shí)現(xiàn)根本的邏輯功能。圖3中LABn局部是多個宏單元的集合〔因?yàn)楹陠卧^多，沒有一一畫出〕?？删幊踢B線負(fù)責(zé)信號傳遞，連接所有的宏單元。I/O控制塊負(fù)責(zé)輸入輸出的電氣特性控制，比方可以設(shè)定集電極開路輸出，擺率控制，三態(tài)輸出等。圖1左上的INPUT/GCLK1，INPUT/GCLRn,INPUT/OE1,INPUT/OE2是全局時鐘，清零和輸出使能信號，這幾個信號有專用連線與PLD中每個宏單元相連，信號到每個宏單元的延時相同并且延時最短。宏單元的具體結(jié)構(gòu)見圖。圖中，左側(cè)是乘積項(xiàng)陣列，實(shí)際就是一個與或陣列，每一個交叉點(diǎn)都是一個可編程熔絲，如果導(dǎo)通就是實(shí)現(xiàn)“與〞邏輯。后面的乘積項(xiàng)選擇矩陣是一個“或〞陣列。兩者一起完成組合邏輯。圖右側(cè)是一個可編程D觸發(fā)器，它的時鐘，清零輸入都可以編程選擇，可以使用專用的全局清零和全局時鐘，也可以使用內(nèi)部邏輯〔乘積項(xiàng)陣列〕產(chǎn)生的時鐘和清零。如果不需要觸發(fā)器，也可以將此觸發(fā)器旁路，信號直接輸給PIA或輸出到I/O腳。?下面我們以一個簡單的電路為例,具體說明PLD是如何利用以上結(jié)構(gòu)實(shí)現(xiàn)邏輯的，電路如下列圖：圖假設(shè)組合邏輯的輸出AND3的輸出為f，那么fA+B*C*!DA*C*!D+B*C*!D我們以!D表示D的“非〞，PLD將以下面的方式來實(shí)現(xiàn)組合邏輯f:圖PLD實(shí)現(xiàn)的組合邏輯AB、C、D由PLD芯片的管腳輸入后進(jìn)入可編程連線陣列〔PIA〕，在內(nèi)部會產(chǎn)生AA反B、B反C、C反D、D反8個輸出。圖中每一個叉表示相連〔可編程熔絲導(dǎo)通〕，所以得到：ff1+f2A*C*!D+B*C*!D。這樣組合邏輯就實(shí)現(xiàn)了。時鐘信號CLK由I/O腳輸入后進(jìn)入芯片內(nèi)部的全局時鐘專用通道，直接連接到可編程觸發(fā)器的時鐘端?？删幊逃|發(fā)器的輸出與I/O腳相連，把結(jié)果輸出到芯片管腳。圖的電路是一個很簡單的例子，只需要一個宏單元就可以完成。但對于一個復(fù)雜的電路，一個宏單元是不能實(shí)現(xiàn)的，這時就需要通過并聯(lián)擴(kuò)展項(xiàng)和共享擴(kuò)展項(xiàng)將多個宏單元相連，宏單元的輸出也可以連接到可編程連線陣列，再做為另一個宏單元的輸入。這樣PLD就可以實(shí)現(xiàn)更復(fù)雜邏輯。

采用這種結(jié)構(gòu)的PLD芯片我們也可以稱之為FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。查找表〔Look-Up-Table簡稱為LUT，LUT本質(zhì)上就是一個RAM。目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16x1的RAM。當(dāng)用戶通過原理圖或HDL語言描述了一個邏輯電路以后，PLD/FPGA開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM,這樣，每輸入一個信號進(jìn)行邏輯運(yùn)算就等于輸入一個地址進(jìn)行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。下面是一個4輸入與門的例子，實(shí)際邏輯電路 LUT的實(shí)現(xiàn)方式 a,b,c,d輸入 邏輯輸出 地址 RAM中存儲的內(nèi)容 0000 0 0000 0 0001 0 0001 0 .... 0 ... 0 1111 1 1111 1 圖我們看一看xilinxSpartan-II的內(nèi)部結(jié)構(gòu)，如下列圖：圖6xilinxSpartan-II的內(nèi)部結(jié)構(gòu)Spartan-II主要包括CLBs，I/O塊，RAM塊和可編程連線〔未表示出〕。在spartan-II中，一個CLB包括2個Slices,每個slices包括兩個LUT，兩個觸發(fā)器和相關(guān)邏輯。Slices可以看成是SpartanII實(shí)現(xiàn)邏輯的最根本結(jié)構(gòu)xilinx其他系列，如SpartanXL,Virtex的結(jié)構(gòu)與此稍有不同，具體請參閱數(shù)據(jù)手冊〕altera的FLEX/ACEX等芯片的結(jié)構(gòu)如下列圖：圖7alteraFLEX/ACEX芯片的內(nèi)部結(jié)構(gòu)圖8邏輯單元〔LE〕內(nèi)部結(jié)構(gòu)FLEX/ACEX的結(jié)構(gòu)主要包括LAB，I/O塊，RAM塊〔未表示出〕和可編程行/列連線。在FLEX/ACEX中，一個LAB包括8個邏輯單元〔LE〕,每個LE包括一個LUT，一個觸發(fā)器和相關(guān)的相關(guān)邏輯。LE是FLEX/ACEX芯片實(shí)現(xiàn)邏輯的最根本結(jié)構(gòu)altera其他系列，如APEX的結(jié)構(gòu)與此根本相同，具體請參閱數(shù)據(jù)手冊。我們還是以下面這個電路的為例：圖A、B、C、D由FPGA芯片的管腳輸入后進(jìn)入可編程連線，然后作為地址線連到到LUT，LUT中已經(jīng)事先寫入了所有可能的邏輯結(jié)果，通過地址查找到相應(yīng)的數(shù)據(jù)然后輸出，這樣組合邏輯就實(shí)現(xiàn)了。該電路中D觸發(fā)器是直接利用LUT后面D觸發(fā)器來實(shí)現(xiàn)。時鐘信號CLK由I/O腳輸入后進(jìn)入芯片內(nèi)部的時鐘專用通道，直接連接到觸發(fā)器的時鐘端。觸發(fā)器的輸出與I/O腳相連，把結(jié)果輸出到芯片管腳。這樣PLD就完成了上圖所示電路的功能。〔以上這些步驟都是由軟件自動完成的，不需要人為干預(yù)〕這個電路是一個很簡單的例子，只需要一個LUT加上一個觸發(fā)器就可以完成。對于一個LUT無法完成的的電路，就需要通過進(jìn)位邏輯將多個單元相連，這樣FPGA就可以實(shí)現(xiàn)復(fù)雜的邏輯。由于LUT主要適合SRAM工藝生產(chǎn)，所以目前大局部FPGA都是基于SRAM工藝的，而SRAM工藝的芯片在掉電后信息就會喪失，一定需要外加一片專用配置芯片，在上電的時候，由這個專用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA就可以正常工作，由于配置時間很短，不會影響系統(tǒng)正常工作。也有少數(shù)FPGA采用反熔絲或Flash工藝，對這種FPGA，就不需要外加專用的配置芯片。隨著技術(shù)的開展，在2004年以后，一些廠家推出了一些新的PLD和FPGA，這些產(chǎn)品模糊了PLD和FPGA的區(qū)別。例如Altera最新的II系列PLD，這是一種基于FPGA〔LUT〕結(jié)構(gòu)，集成配置芯片的PLD，在本質(zhì)上它就是一種在內(nèi)部集成了配置芯片的FPGA，但由于配置時間極短，上電就可以工作，所以對用戶來說，感覺不到配置過程，可以傳統(tǒng)的PLD一樣使用，加上容量和傳統(tǒng)PLD類似，所以altera把它歸作PLD。還有像Lattice的XP系列FPGA，也是使用了同樣的原理，將外部配置芯片集成到內(nèi)部,在使用方法上和PLD類似，但是因?yàn)槿萘看螅阅芎蛡鹘y(tǒng)FPGA相同，也是LUT架構(gòu)，所以Lattice仍把它歸為FPGA。如何使用PLD呢？其實(shí)PLD的使用很簡單，學(xué)習(xí)PLD比學(xué)習(xí)單片機(jī)要簡單的多，有數(shù)字電路根底，會使用計算機(jī)，就可以進(jìn)行PLD的開發(fā)。?開發(fā)PLD需要了解兩個局部：PLD開發(fā)軟件PLD本身。由于PLD軟件已經(jīng)開展的相當(dāng)完善，用戶甚至可以不用詳細(xì)了解PLD的內(nèi)部結(jié)構(gòu)，也可以用自己熟悉的方法：如原理圖輸入或HDL語言來完成相當(dāng)優(yōu)秀的PLD設(shè)計。所以對初學(xué)者，首先應(yīng)了解PLD開發(fā)軟件和開發(fā)流程。了解PLD的內(nèi)部結(jié)構(gòu)，將有助于提高我們設(shè)計的效率和可靠性。?如何獲得PLD開發(fā)軟件軟件呢?許多PLD公司都提供免費(fèi)試用版或演示版當(dāng)然商業(yè)版大都是收費(fèi)的〕，例如：可以免費(fèi)從.altera上下載Altera公司的QuartusII〔web版〕，或向其代理商索取這套軟件。Xilinx公司也提供免費(fèi)軟件：ISEWebPack,這套可以從xilinx網(wǎng)站下載。Lattice提供ispleverBase版下載，Actel等公司也都有類似的免費(fèi)軟件提供。以上免費(fèi)軟件都需要在網(wǎng)上注冊申請License文件，如果您對License的安裝還有不清楚，請仔細(xì)閱讀相關(guān)網(wǎng)頁上的說明，也可以下載這篇文檔：EDA軟件的license管理與安裝。通常這些免費(fèi)軟件已經(jīng)能夠滿足一般設(shè)計的需要，當(dāng)然，要想軟件功能更強(qiáng)大一些，只能購置商業(yè)版軟件。如果您打算使用VHDL或VerilogHDL硬件描述語言來開發(fā)PLD/FPGA,通常還需要使用一些專業(yè)的HDL開發(fā)軟件,這是因?yàn)镕PGA廠商提供的軟件的HDL綜合能力一般都不是很強(qiáng),需要其他軟件來配合使用,詳細(xì)情況可以通過瀏覽:查閱廠家有關(guān)資料以獲得等多信息.對于PLD產(chǎn)品，一般分為：基于乘積項(xiàng)〔Product-Term〕技術(shù)，EEPROM〔或Flash〕工藝的中小規(guī)模PLD，以及基于查找表〔Look-Uptable〕技術(shù)，SRAM工藝的大規(guī)模PLD/FPGA。EEPROM工藝的PLD密度小，多用于5,000門以下的小規(guī)模設(shè)計，適合做復(fù)雜的組合邏輯，如譯碼。SRAM工藝的PLDFPGA，密度高，觸發(fā)器多，多用于10,000門以上的大規(guī)模設(shè)計，適合做復(fù)雜的時序邏輯，如數(shù)字信號處理和各種算法。目前有多家公司生產(chǎn)CPLD/FPGA，最大的三家是：ALTERA，XILINX，Lattice,可以通過網(wǎng)絡(luò)查找廠家信息以獲得更多資料。?4.2PLD/FPGA的分類和使用在PLD/FPGA開發(fā)軟件中完成設(shè)計以后，軟件會產(chǎn)生一個最終的編程文件〔如.pof〕。如何將編程文件燒到PLD芯片中去呢？???對于基于乘積項(xiàng)〔Product-Term〕技術(shù)，EEPROM或Flash工藝的PLD〔如Altera的系列，Lattice的大局部產(chǎn)品，Xilinx的XC9500，Coolrunner系列，廠家提供編程電纜，電纜一端裝在計算機(jī)的并行打印口上，另一端接在PCB板上的一個十芯插頭，PLD芯片有四個管腳〔編程腳〕與插頭相連?！踩鐖D〕。它向系統(tǒng)板上的器件提供配

置或編程數(shù)據(jù)，這就是所謂的在線可編程〔ISP，如下列圖〕。Byteblaster使用戶能夠獨(dú)立地配置PLD器件，而不需要編程器或任何其它編程硬件。編程電纜可以向代理商購置，也可以根據(jù)廠家提供的編程電纜的原理圖自己制作，本錢僅需一，二十元。早期的PLD是不支持ISP的，它們需要用編程器燒寫。目前的PLD都可以用ISP在線編程，也可用編程器編程。這種PLD可以加密，并且很難解密，所以常常用于單板加密。?對于基于查找表〔LUT，Look-Uptable〕技術(shù)，SRAM工藝的FPGA〔如Altera的所有FPGA，如ACEX，Cyclone,Stratix系列，Xilinx的所有FPGA，如Spartan,Virtex系列，Lattice的EC/ECP系列等〕，由于SRAM工藝的特點(diǎn)，掉電后數(shù)據(jù)會消失，因此調(diào)試期間可以用下載電纜配置PLD器件，調(diào)試完成后，需要將數(shù)據(jù)固化在一個專用的EEPROM中〔用通用編程器燒寫，也有一些可以用電纜直接改寫〕，上電時，由這片配置EEPROM先對FPGA加載數(shù)據(jù)，十幾個毫秒到幾百個毫秒后，F(xiàn)PGA即可正常工作。亦可由CPU配置FPGA。但SRAM工藝的PLD一般不可以直接加密。??還有一種反熔絲〔Anti-fuse〕技術(shù)的FPGA，如Actel，Quicklogic的局部產(chǎn)品就采用這種工藝。但這種的PLD是不能重復(fù)擦寫，需要使用專用編程器，所以開發(fā)過程比擬麻煩，費(fèi)用也比擬昂高。但反熔絲技術(shù)也有許多優(yōu)點(diǎn)：布線能力更強(qiáng)，系統(tǒng)速度更快，功耗更低，同時抗輻射能力強(qiáng)，耐上下溫，可以加密，所以在一些有特殊要求的領(lǐng)域中運(yùn)用較多，如軍事及航空航天。為了解決反熔絲FPGA不可重復(fù)擦寫的問題，Actel等公司在90年代中后期開發(fā)了基于Flash技術(shù)的FPGA，如ProASIC系列，這種FPGA不需要配置，數(shù)據(jù)直接保存在FPGA芯片中，用戶可以改寫〔但需要10幾伏的高電壓〕。PLD是可編程邏輯器件〔ProgramableLogicDevice〕的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列〔FieldProgramableGateArray的簡稱，兩者的功能根本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。??PLD是電子設(shè)計領(lǐng)域中最具活力和開展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于70年代單片機(jī)的創(chuàng)造和使用。可以毫不夸張的講，PLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡單的74電路，都可