CMOS運(yùn)算放大器的分析及設(shè)計(jì)

畢業(yè)設(shè)計(jì)-CMOS運(yùn)算放大器的分析及設(shè)計(jì)摘要隨著，CMOS電路由于其低本錢、低功耗以及速度的不斷提高，。CMOS運(yùn)算放大器也因其獨(dú)特的性能優(yōu)勢(shì)。CMOS運(yùn)算放大器作為模擬電路最重要的模塊，其設(shè)計(jì)一般包括以下幾個(gè)步驟：確定設(shè)計(jì)要求；設(shè)計(jì)或綜合；仿真；幾何幅員設(shè)計(jì)；幅員后仿真；流片；測(cè)試。主要兩級(jí)CMOS運(yùn)算放大器前設(shè)計(jì)。確定運(yùn)放設(shè)計(jì)標(biāo)準(zhǔn)要求的根底上兩級(jí)CMOS運(yùn)算放大器的根本電路結(jié)構(gòu)，，通過分析性能參數(shù)與幾何參數(shù)的關(guān)系，各的寬長(zhǎng)比。介紹仿真環(huán)境OrCAD的結(jié)構(gòu)特點(diǎn)及其性能PSpice軟件仿真，設(shè)計(jì)電路直流作點(diǎn)、瞬態(tài)以及頻率特性符合預(yù)期的要求和設(shè)計(jì)指標(biāo)，也驗(yàn)證了設(shè)計(jì)的兩級(jí)CMOS運(yùn)算放大器的可靠性和可行性關(guān)鍵詞：CMOS；運(yùn)算放大器；PSpice仿真小信號(hào)放大頻率響應(yīng)AWiththedevelopmentofCMOStechnique,CMOSintegratedcircuitshavebecomethemainstreamofintegratedcircuitstechniques,duetoitslowcost,lowpowerconsumptionandcontinuouslyimprovedspeed.AstheCMOSprocesshasgoodperformancemerits,thereforetheoperationalamplifiercombinedwithCMOStechniquehasbeenwidelyusedbecauseofitsuniqueperformance.Asthemostimportantfunctionalmoduleinanalogintegratedcircuits,thedesignofCMOSoperationalamplifierincludesseveralstepsasfollows:determinationdesignrequirements,designorsynthesis,simulation,designgeometriclayout,post-layoutsimulation,tape-outandtest.Theformalstepsofthedesignofthetwo-stageCMOSoperationalamplifierswasprovidedinthispaper,andthebasiccircuitstructuresofthetwo-stageCMOSoperationalamplifierwasintroduced.Basedondeterminingtheop-ampdesignspecifications,therelationshipbetweenperformanceparametersandtransistorgeometryparameterswasanalyzedandtheratioofthetransistorswidthtolengthwascalculated.Asakindofsimulationtool,thestructuralcharacteristicsandworkperformanceofOrCADwasdescribedindetail.ThefeasibilityofthedesignwasdeterminedbyusingPSpicesimulation.Analysisofbiaspoint,transientandthefrequencycharacteristicsofthecircuithavebeencompletedinthispaper,andthesimulationresultsshowedthatthedesignedcircuitmeetsthedesignrequirementsandtargets,alsodesignthereliabilityandfeasibilityofthetwo-stageCMOSoperationalamplifierhasbeencomfired.Keywords:CMOS；Operationalamplifier；Ppicesimulation；mallsignalamplification；requencyresponse

目錄摘要 IAbstract II1.緒論 11.1運(yùn)算放大器 11.1.1運(yùn)算放大器概述 11.1.2運(yùn)算放大器開展歷史 11.1.3運(yùn)算放大器原理與類型 21.2CMOS集成工藝 41.3論文選題的意義 42.兩級(jí)CMOS運(yùn)算放大器的設(shè)計(jì) 62.1兩級(jí)CMOS運(yùn)算放大器的組成模塊選擇原那么 62.1.1第一級(jí)放大模塊 72.1.2第二級(jí)放大模塊級(jí)輸出模塊 82.1.3偏置及補(bǔ)償模塊 102.2兩級(jí)CMOS運(yùn)放電路 102.2.1兩級(jí)CMOS運(yùn)放的電路結(jié)構(gòu) 112.2.2兩級(jí)CMOS運(yùn)放的工作原理 122.3兩級(jí)CMOS運(yùn)放的參數(shù)計(jì)算 122.3.1設(shè)計(jì)標(biāo)準(zhǔn)及參數(shù) 132.3.2工藝參數(shù)的計(jì)算 132.4小結(jié) 193.兩級(jí)CMOS運(yùn)算放大器的電路仿真 203.1仿真環(huán)境OrCAD 203.2直流工作點(diǎn)分析 233.3瞬態(tài)特性分析 283.4頻率特性分析 323.5小結(jié) 344電路的優(yōu)化設(shè)計(jì) 354.1頻帶寬度優(yōu)化 354.2輸出端最大值優(yōu)化 38結(jié)論及展望 41致謝 42參考文獻(xiàn) 43

1.緒論運(yùn)算放大器概述運(yùn)算放大器〔常簡(jiǎn)稱為〕是具有很高放大倍數(shù)的電路單元。在實(shí)際電路中，通常結(jié)合反應(yīng)網(wǎng)絡(luò)共同組成某種功能模塊。由于早期應(yīng)用于中，用以實(shí)現(xiàn)數(shù)學(xué)運(yùn)算，故得名“運(yùn)算放大器〞，此名稱一直延至今。運(yùn)放是一個(gè)從功能的角度命名的電路單元，可以由分立的器件實(shí)現(xiàn)，也可以實(shí)現(xiàn)在半導(dǎo)體芯片當(dāng)中。隨著半導(dǎo)體技術(shù)的開展，如今絕大局部的運(yùn)放是以單片的形式存在。現(xiàn)今運(yùn)放的種類繁多，廣泛應(yīng)用于幾乎所有的行業(yè)當(dāng)中。成電路一般分為模擬集成電路和數(shù)字集成電路兩大類，兩類電路的設(shè)計(jì)方法不盡相同。近年來，隨著SOC的開展，混合信號(hào)集成電路得到了廣泛應(yīng)用，并且其相關(guān)技術(shù)飛速。第一個(gè)使用真空管設(shè)計(jì)的放大器大約在1930年前后完成，運(yùn)算放大器最早被設(shè)計(jì)出來的目的是將電壓類比成數(shù)字，用來進(jìn)行加、減、乘、除的運(yùn)算，同時(shí)也成為實(shí)現(xiàn)模擬計(jì)算機(jī)的根本建構(gòu)方塊。然而，理想運(yùn)算放大器的在電路系統(tǒng)設(shè)計(jì)上的用途卻遠(yuǎn)超過加減乘除的計(jì)算。今日的運(yùn)算放大器，無論是使用晶體管〔transistor〕或真空管〔vacuumtube〕、分立式〔discrete〕元件或集成電路〔integratedcircuits〕元件，運(yùn)算放大器的效能都已經(jīng)逐漸接近理想運(yùn)算放大器的要求。早期的運(yùn)算放大器是使用真空管設(shè)計(jì)，現(xiàn)在那么多半是集成電路式的元件。但是如果系統(tǒng)對(duì)于放大器的需求超出集成電路放大器的需求時(shí)，常常會(huì)利用分立式元件來實(shí)現(xiàn)這些特殊規(guī)格的運(yùn)算放大器。1960年代晚期，仙童半導(dǎo)體推出了第一個(gè)被廣泛使用的集成電路運(yùn)算放大器，型號(hào)為μA709。但是709很快地被隨后而來的新產(chǎn)品μA741取代，741有著更好的性能，更為穩(wěn)定，也更容易使用。運(yùn)算放大器〔常簡(jiǎn)稱為“運(yùn)放〞〕是具有很高放大倍數(shù)的電路單元。在實(shí)際電路中，通常結(jié)合反應(yīng)網(wǎng)絡(luò)共同組成某種功能模塊。由于早期應(yīng)用于模擬計(jì)算機(jī)中，用以實(shí)現(xiàn)數(shù)學(xué)運(yùn)算，故得名“運(yùn)算放大器〞，此名稱一直延續(xù)至今。運(yùn)放是一個(gè)從功能的角度命名的電路單元，可以由分立的器件實(shí)現(xiàn)，也可以實(shí)現(xiàn)在半導(dǎo)體芯片當(dāng)中。隨著半導(dǎo)體技術(shù)的開展，如今絕大局部的運(yùn)放是以單片的形式存在?，F(xiàn)今運(yùn)放的種類繁多，廣泛應(yīng)用于幾乎所有的行業(yè)當(dāng)中?！惨弧吃磉\(yùn)放如圖1-1有兩個(gè)輸入端a〔反相輸入端〕，b同相輸入端和一個(gè)輸出端o。也分別被稱為倒向輸入端、非倒向輸入端和輸出端。當(dāng)電壓加U加在a端和公共端，且其實(shí)際方向從a端高于公共端時(shí)，輸出電壓U實(shí)際方向那么自公共端指向o端，即兩者的方向正好相反當(dāng)輸入電壓U+加在b端和公共端之間，U與U+兩者的實(shí)際方向相對(duì)公共端恰好相同。為了區(qū)別起見，a端和b端分別用“〞和“+〞號(hào)標(biāo)出，但不要將它們誤認(rèn)為電壓參考方向的正負(fù)極性。電壓的正負(fù)極性應(yīng)另外標(biāo)出或用箭頭表示。一般可將運(yùn)放簡(jiǎn)單地視為：具有一個(gè)信號(hào)輸出端口〔Out〕和同相、反相兩個(gè)高阻抗輸入端的高增益直接耦合電壓放大單元，因此可采用運(yùn)放制作同相、反相及差分放大器。運(yùn)放的供電方式分雙電源供電與單電源供電兩種。對(duì)于雙電源供電運(yùn)放，其輸出可在零電壓兩側(cè)變化，在差動(dòng)輸入電壓為零時(shí)輸出也可置零。采用單電源供電的運(yùn)放，輸出在電源與地之間的某一范圍變化。運(yùn)放的輸入電位通常要求高于負(fù)電源某一數(shù)值，而低于正電源某一數(shù)值。經(jīng)過特殊設(shè)計(jì)的運(yùn)放可以允許輸入電位在從負(fù)電源到正電源的整個(gè)區(qū)間變化，甚至稍微高于正電源或稍微低于負(fù)電源也被允許。按照集成運(yùn)算放大器的參數(shù)來分集成運(yùn)算放大器可分為如下幾類。1通用型運(yùn)算放大器通用型運(yùn)算放大器就是以通用為目的而設(shè)計(jì)的。這類器件的主要特點(diǎn)是價(jià)格低廉、產(chǎn)品量大面廣，其性能指標(biāo)能適合于一般性使用。例μA741〔單運(yùn)放〕、LM358〔雙運(yùn)放〕、LM324〔四運(yùn)放〕及以場(chǎng)效應(yīng)管為輸入級(jí)的LF356都屬于此種。它們是目前應(yīng)用最為廣泛的集成運(yùn)算放大器。2高阻型運(yùn)算放大器這類集成運(yùn)算放大器的特點(diǎn)是差模輸入阻抗非常高輸入偏置電流非常小一般rid＞1GΩ~1TΩ實(shí)現(xiàn)這些指標(biāo)的主要措施是利用場(chǎng)效應(yīng)管高輸入阻抗的特點(diǎn)用場(chǎng)效應(yīng)管組成運(yùn)算放大器的差分輸入級(jí)。用FET作輸入級(jí)不僅輸入阻抗高輸入偏置電流低，而且具有高速、寬帶和低噪聲等優(yōu)點(diǎn)，但輸入失調(diào)電壓較大。常見的集成器件有LF355、LF347〔四運(yùn)放〕及更高輸入阻抗的CA3130、CA3140等。3、低溫漂型運(yùn)算放大器在精密儀器、弱信號(hào)檢測(cè)等自動(dòng)控制儀表中，總是希望運(yùn)算放大器的失調(diào)電壓要小且不隨溫度的變化而變化。低溫漂型運(yùn)算放大器就是為此而設(shè)計(jì)的。目前常用的高精度、低溫漂運(yùn)算放大器有OP07、OP27、AD508及由MOSFET組成的斬波穩(wěn)零型低漂移器件ICL7650等。4、高速型運(yùn)算放大器在快速A/D和D/A轉(zhuǎn)換器、視頻放大器中，要求集成運(yùn)算放大器的轉(zhuǎn)換速率SR一定要高，單位增益帶寬BWG一定要足夠大，像通用型集成運(yùn)放是不能適合于高速應(yīng)用的場(chǎng)合的。高速型運(yùn)算放大器主要特點(diǎn)是具有高的轉(zhuǎn)換速率和寬的頻率響應(yīng)。常見的運(yùn)放有LM318、μA715等其，SR5070V/us，BWG＞20MHz。5、低功耗型運(yùn)算放大器由于電子電路集成化的最大優(yōu)點(diǎn)是能使復(fù)雜電路小型輕便，所以隨著便攜式儀器應(yīng)用范圍的擴(kuò)大，必須使用低電源電壓供電、低功率消耗的運(yùn)算放大器相適用。常用的運(yùn)算放大器有TL-022C、TL-060C等其工作電壓為±2V~±18V，消耗電流為50~250μA目前有的產(chǎn)品功耗已達(dá)μW級(jí)例如ICL7600的供電電源為1.5V功耗為10mW，可采用單節(jié)電池供電。6、高壓大功率型運(yùn)算放大器運(yùn)算放大器的輸出電壓主要受供電電源的限制。在普通的運(yùn)算放大器中，輸出電壓的最大值一般僅幾十伏，輸出電流僅幾十毫安。假設(shè)要提高輸出電壓或增大輸出電流，集成運(yùn)放外部必須要加輔助電路。高壓大電流集成運(yùn)算放大器外部不需附加任何電路，即可輸出高電壓和大電流。例如D41集成運(yùn)放的電源電壓可達(dá)±150V，μA791集成運(yùn)放的輸出電流可達(dá)1A。7、可編程控制運(yùn)算放大器在儀器儀表得使用過程中都會(huì)涉及到量程得問題。為了得到固定電壓得輸出，就必須改變運(yùn)算放大器得放大倍數(shù)。例如：有一運(yùn)算放大器得放大倍數(shù)為10倍，輸入信號(hào)為1mv時(shí)，輸出電壓為10mv，當(dāng)輸入電壓為0.1mv時(shí)，輸出就只有1mv，為了得到10mv就必須改變放大倍數(shù)為100。程控運(yùn)放就是為了解決這一問題而產(chǎn)生得。例如PGA103A，通過控制1、2腳的電平來改變放大的倍數(shù)。1.2CMOS集成工藝隨著CMOS工藝的進(jìn)步，CMOS集成電路具有低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度，無閾值損失，且具有高速度、高精度的潛力，NMOS集成電路一樣與TTL電路兼容，其低本錢已經(jīng)成為集成電路的主流。在CMOS電路中，P溝道MOS管作為負(fù)載器件，N溝道MOS管作為驅(qū)動(dòng)器件，這就要求在同一個(gè)襯底上制造PMOS管和NMOS管，所以必須把一種MOS管做在襯底上，而另一種MOS管在做比襯底濃度高的阱中。根據(jù)阱的導(dǎo)電類型，CMOS電路又可以分為P阱CMOS、N阱CMOS、雙阱CMOS電路。傳統(tǒng)的CMOSIC工藝采用P阱工藝，這種工藝中用來制作NMOS管的P阱，是通過向高阻N型硅襯底中擴(kuò)散〔或注入〕硼而形成的。N阱工藝與它相反，是向高阻的P型硅襯底中擴(kuò)散〔或注入〕磷，形成一個(gè)作PMOS管的阱，由于NMOS管在做高阻的P型硅襯底上，因而降低了NMOS管的結(jié)電容及襯底偏置效應(yīng)；這種工藝最大的優(yōu)點(diǎn)是同NMOS器件具有良好的兼容性。雙阱工藝是在高阻的硅襯底上，同時(shí)形成具有較高的雜質(zhì)濃度的P阱和N阱，NMOS管和PMOS管分別做在這兩個(gè)阱中；這樣，可以獨(dú)立調(diào)節(jié)兩種溝道MOS管的參數(shù)，以使CMOS電路到達(dá)最優(yōu)的特性，而且兩種器件之間的距離，也因采用獨(dú)立的阱而減小，以適合于高密度的集成，但其工藝比擬復(fù)雜。CMOS運(yùn)算放大器也因其獨(dú)特的性能優(yōu)勢(shì)。1.3論文選題的意義運(yùn)用第一級(jí)放大器得到高增益，可以犧牲擺幅，第二級(jí)放大器主要實(shí)現(xiàn)大輸出擺幅，以補(bǔ)償?shù)谝患?jí)犧牲的擺幅，并進(jìn)一步提升增益，從而克服了單級(jí)運(yùn)增益與擺幅之間的矛盾，同時(shí)實(shí)現(xiàn)高增益和大擺幅。由于CMOS集成電路具有低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度，且具有高速度、高精度的潛力等特點(diǎn)，因此可將其運(yùn)用到運(yùn)算放大器的設(shè)計(jì)當(dāng)中。因此利用兩級(jí)放大器結(jié)構(gòu)設(shè)計(jì)放大器的思想在通用運(yùn)放的設(shè)計(jì)中被廣泛采用。2兩級(jí)CMOS運(yùn)算放大器的設(shè)計(jì)2.1兩級(jí)CMOS運(yùn)算放大器兩級(jí)CMOS運(yùn)算放大器的根本構(gòu)成[2]如圖2.1所示：高增益大擺幅Vin Vout圖2.1兩級(jí)CMOS運(yùn)放的根本構(gòu)成圖運(yùn)用第一級(jí)放大器得到高增益，可以犧牲擺幅，第二級(jí)放大器主要實(shí)現(xiàn)大輸出擺幅，進(jìn)一步提升增益，從而克服了單級(jí)運(yùn)增益與擺幅之間的矛盾，同時(shí)實(shí)現(xiàn)高增益和大擺幅。圖2.2兩級(jí)CMOS運(yùn)算放大器的組成框圖2.1.1第一級(jí)放大模塊選擇設(shè)計(jì)中第一級(jí)采用了差動(dòng)放大器，主要原因在于差分放大器只對(duì)差分信號(hào)進(jìn)行放大，而對(duì)共模信號(hào)信號(hào)大小相等、相位相同進(jìn)行抑制，也就是說當(dāng)輸入信號(hào)的差值為零時(shí)，輸出的差值電流為零;具有很強(qiáng)的干擾能力，并且有漂移小、級(jí)與級(jí)之間很容易直接耦合的特點(diǎn)。從而可以獲得盡可能低的零點(diǎn)漂移和盡可能高的共模抑制比[3]。CMOS差動(dòng)放大器電路如圖2.3所示。圖2.3差動(dòng)放大器該電路中，N溝道MOS場(chǎng)效應(yīng)管V1和V2作為差分對(duì)管，是完全匹配的，其工作電流由V5、V6組成比例電流源。此電路為單端輸出，輸出電流。1、靜態(tài)輸出電流由圖可：AIr02、差模增益Aud式2式2中，gm1為差分對(duì)管V1或V2的跨導(dǎo)，rds4為V4的輸出電阻，rds2為V2的輸出電阻RL為負(fù)載電阻。式2式中，βN1為NMOS管V1的導(dǎo)電因子，且式2.3式2.4式2〔1〕假設(shè)rds4‖rds2RL,那么式2〔2〕假設(shè)rds4‖rds2RL,那么式2由式2可見，溝道調(diào)制效應(yīng)如果顯著的話，那么直接影響到Aud使其減小，所以我們必須減弱效應(yīng)，增強(qiáng)管子的輸出電阻。在溝道調(diào)制效應(yīng)可以忽略的條件下，差動(dòng)放大器的增益取決于管子的靜態(tài)工作電流和管子寬〔見式2.1〕。靜態(tài)工作電流一般由功耗決定，那么可以控制管子的尺寸〔W/L〕來到達(dá)滿足增益的目的。2.1.2第二級(jí)放大模塊及輸出模塊選擇第二級(jí)放大器采用共源放大器，它是主要的電壓增益級(jí)〔100~1000〕，且它的輸出阻抗低，是CMOS運(yùn)放的主要放大單元。共源放大器電路如圖2.4所示：圖2.4共源放大器的電路圖圖中的P溝道MOS管M2是N溝道MOS管的M1的有源負(fù)載。有源負(fù)載M2與偏置電路構(gòu)成電流源電路時(shí)，M2通常作為有源負(fù)載。當(dāng)輸入電壓Vin低于M1管的閾值電壓時(shí)，M1管截止，M2管導(dǎo)通，由于信號(hào)沒有從M1管的柵極流入，所以沒有電流輸出，輸出電壓等于電源電壓。當(dāng)輸入電壓Vin大于M1管的閾值電壓時(shí)，M1管開始導(dǎo)通，隨著Vin的逐漸增大，輸出電壓開始下降，當(dāng)通過M1、M2M1、M2Vout+Vth1時(shí)，M1管進(jìn)入線性區(qū)。M1、M2工作在飽和區(qū)時(shí)的電壓增益等于M1管的跨導(dǎo)和M1、M2管輸出阻抗并聯(lián)的乘積。即式中式2將、中，得到式2從式子中可以發(fā)現(xiàn)，當(dāng)電流減小時(shí)，電壓增益增大。本設(shè)計(jì)中共源放大器也作為兩級(jí)CMOS運(yùn)算放大器的輸出級(jí)，為互補(bǔ)推挽型電路，以提高放大器輸出端的負(fù)載能力，它常加有保護(hù)電路。2.1.3偏置及補(bǔ)償模塊選擇在MOS模擬集成電路中，偏置電路是不可缺少的重要組成局部。偏置電路的主要作用是為多級(jí)放大器的各級(jí)設(shè)置適宜的工作點(diǎn)，有時(shí)還作為放大器的有源負(fù)載。與恒流源密切相關(guān)。本設(shè)計(jì)中選擇的CMOS偏置電路如圖2.5所示。圖2.5CMOS偏置電路圖圖中的M3是偏置電路的負(fù)載，M1、M2補(bǔ)償電路主要為了讓運(yùn)算放大器工作穩(wěn)定，同時(shí)消除第二個(gè)極點(diǎn)對(duì)低頻放大倍數(shù)、單位增益帶寬等的影響，也就是防止電路產(chǎn)生自激。2.2兩級(jí)CMOS運(yùn)放2.2.1兩級(jí)CMOS運(yùn)放電路結(jié)構(gòu)CMOS運(yùn)放的根本組成框圖及各個(gè)模塊的上述選取原那么，完成的兩級(jí)CMOS運(yùn)算放大器的設(shè)計(jì)電路圖如圖2.6所示。圖2.6兩級(jí)CMOS運(yùn)算放大器電路圖2.6中，完全匹配的N溝道MOS場(chǎng)效應(yīng)管M1和M2作為差分對(duì)管，P溝道MOS場(chǎng)效應(yīng)管M3、4組成鏡像電流源作為差動(dòng)對(duì)管的有源負(fù)載，5、6組成為了提高增益，防止集成電路制造大電阻，往往采用有源負(fù)載。由于NMOS管的性能優(yōu)于PMOS管〔主要由于PMOS中的空穴遷移率是NMOS中電子遷移率的1/2~1/4〕，所以放大管都用NMOS管，負(fù)載管可用增強(qiáng)型NMOS管、耗盡型NMOS管和PMOS管，設(shè)計(jì)中的放大管采用NMOS管，負(fù)載管采用用增強(qiáng)型PMOS管。2.2.2兩級(jí)CMOS運(yùn)放兩級(jí)CMOS運(yùn)放主要由兩個(gè)單級(jí)放大器組成：差分輸入級(jí)和共源增益級(jí)，輔助電路為偏置電路和頻率補(bǔ)償電路。差分輸入級(jí)采用NMOS輸入對(duì)管，PMOS電流鏡負(fù)載；共源級(jí)采用PMOS放大管，NMOS負(fù)載管；由三個(gè)MOS管構(gòu)成的電流源為兩級(jí)放大電路提供偏置，另外還為頻率補(bǔ)償MOS管提供偏壓；一個(gè)電容構(gòu)成頻率補(bǔ)償電路，連接在共源級(jí)的輸入輸出之間作為密勒補(bǔ)償。該運(yùn)放的工作原理：信號(hào)由差分對(duì)管兩端輸入，差模電壓被轉(zhuǎn)化為差模電流，差模電流作用在電流鏡負(fù)載上又轉(zhuǎn)化成差模電壓，信號(hào)電壓被第一次放大后被轉(zhuǎn)化為單端輸出，隨即進(jìn)入共源級(jí)再一次被放大后從漏端輸出。電路特點(diǎn)是通過兩級(jí)結(jié)構(gòu)可以同時(shí)滿足增益和輸出擺幅的要求，即第一級(jí)提供高增益，可以犧牲擺幅，第二級(jí)彌補(bǔ)擺幅，同時(shí)進(jìn)一步增大增益。2.3兩級(jí)CMOS運(yùn)設(shè)計(jì)針對(duì)圖2.6所設(shè)計(jì)的電路，根據(jù)電路的性能指標(biāo)要求以及相關(guān)工藝參數(shù)計(jì)算出滿足要求的各MOS管結(jié)構(gòu)參數(shù)，最后根據(jù)電路的設(shè)計(jì)要求對(duì)某些參數(shù)進(jìn)行修正。2.3.1兩級(jí)CMOS運(yùn)放的性能指標(biāo)兩級(jí)CMOS運(yùn)表21兩級(jí)運(yùn)算放大器參數(shù)名參數(shù)值 增益帶寬〔GB〕2KHz 壓擺率即轉(zhuǎn)換速率〔SR〕2v/um 功耗〔Pm〕≤100mW 電源〔Vdd〕10V直流增益〔Avd〕≥5000密勒電容〔Cc〕5pF 本設(shè)計(jì)中采用3umCMOS工藝，基于LEVEL1模型設(shè)計(jì)各管尺寸，提取典型工藝參數(shù)如下: Cox25μA/，Cox12.5μA/，Cc5pF，0.01，0.015，1V。2.3.2兩級(jí)CMOS運(yùn)放器件結(jié)構(gòu)設(shè)計(jì)根據(jù)運(yùn)算放大器的性能指標(biāo)要求〔單位增益帶寬、壓擺率、直流增益、電源、功耗等〕，通過CMOS運(yùn)算放大器設(shè)計(jì)的一般步驟得到電路的相關(guān)器件參數(shù)〔MOS管的寬長(zhǎng)比、各管的漏電流及實(shí)際功耗等〕，設(shè)計(jì)步驟如下：1、根據(jù)總功耗Pm100mW，10V，求出允許的總電流I為IPm/10mA2、根據(jù)SR2V/us算出第一級(jí)的偏置電流Iss。SR〔SlewRate〕[9]是大信號(hào)輸入時(shí)，電流輸出的最大驅(qū)動(dòng)能力。在圖2.6所示的設(shè)計(jì)的兩級(jí)CMOS運(yùn)算放大器中，偏置電流ID7通過管子M2或者M(jìn)1,M3,M4，對(duì)電容CC進(jìn)行充電或者放電。當(dāng)時(shí)，電流ID5通過管子M2對(duì)電容CC充電；當(dāng)時(shí)，電流通過管子M1和M3，電流鏡M3和M4使得M4對(duì)電容放電。密勒電容跨接在第二級(jí)〔V5〕的輸出端，第一級(jí)輸出電流Io1給Cc充電，如圖由壓擺率計(jì)算可知：SRIss/Cc圖2壓擺率計(jì)算IssCcSR10uA式2求出第一級(jí)偏置電流Iss10uA，取IssuA，40uA。3、根據(jù)對(duì)單位增益寬帶的要求，計(jì)算差動(dòng)放大器MOS管的寬長(zhǎng)比由圖2可見，加了密勒補(bǔ)償Cc后，由于密勒等效電容對(duì)帶寬的影響遠(yuǎn)大于MOS管極間電容的影響，所以，MOS管極間電容的影響可以忽略不計(jì)，那么該電路的高頻小信號(hào)等效電路如圖2所示。圖2中g(shù)m1為第一級(jí)MOS管跨導(dǎo)，Ro1代表第一級(jí)輸出電阻〔rds4//rds2〕，gm5為第二級(jí)MOS管跨導(dǎo)，Ro2代表第二級(jí)輸出電阻〔rds6//rds5〕。2.8高頻小信號(hào)等效電路用密勒等效原理作單向化近似如圖示，其中密勒等效電容Cm為Cm≈gm5Ro2Cc顯然Cm引入的是整個(gè)電路的主極點(diǎn)，也就決定了整個(gè)電路的單位增益帶寬。圖2設(shè)Cm引入主極點(diǎn)，那么根據(jù)圖2輸出電壓Uojω為式211該式忽略了輸出回路時(shí)常數(shù)的影響。式212所以式213單位增益式214代入CmCc得式2.15式中，gm1為差分對(duì)管跨導(dǎo)式2參數(shù)要求2π??GB2π×3MHz式2代入式218，算出V1、V2的寬長(zhǎng)比為式218取將取大一些，使第一級(jí)的增益大一些，以減小第二級(jí)的增益負(fù)擔(dān)。4、根據(jù)總增益要求，計(jì)算二級(jí)MOS管的寬長(zhǎng)比?？傇鲆媸?式2故選ID5QID6QuA〔輸出級(jí)為加大驅(qū)動(dòng)能力，電流選大些〕。根據(jù)式2算出取V5是PMOS管，V6為NMOS管。流過二者的電流相同，假設(shè)要求對(duì)負(fù)載正負(fù)驅(qū)動(dòng)能力相同，那么應(yīng)使用PMOS管尺寸比NMOS管大一倍，即2所以，V6的寬長(zhǎng)比為5、V3、V4管寬長(zhǎng)比。從電壓角度出發(fā)，為保證所有管子在信號(hào)范圍內(nèi)均工作在恒流源區(qū)或臨界恒流區(qū)，而不是進(jìn)入深線性區(qū)，根據(jù)總電源電壓UDD9V，我們可以大致分配V4、V2、V7〔或V3、V1、V7〕的靜態(tài)UDSQ≈3V。那么，V3的過驅(qū)動(dòng)電壓〔UDS3-UTH3〕≈3-12V。根據(jù)電流方程：式2可得1.5式2取6、設(shè)計(jì)恒流源電路。因?yàn)樗?.5又有取IrID8ID7，那么1.57、V9的設(shè)計(jì)。根據(jù)電流方程式2求出得那么根據(jù)電流方程，求出式2所以取。8、功耗校驗(yàn)。根據(jù)以上設(shè)計(jì)，總電流I為故總功率損耗滿足設(shè)計(jì)指標(biāo)的要求根據(jù)以上，采用3工藝，取最小的尺寸，即L，各MOS管如表2所示表2兩級(jí)運(yùn)算放大器參數(shù)參數(shù)1M2M3M4M5M6M7M8M9 W/606099189992 L/666666666 IDQ/404040408080808080 UDD/V10 總功耗/mW 9.兩級(jí)CMOS運(yùn)放的最大和最小差分輸入電壓的計(jì)算：工作在飽和區(qū)的MOS管遵循平方率關(guān)系即式2那么輸入電壓差可寫為式2可以看出當(dāng)為到最大值，為最小值時(shí)，可到達(dá)最大值，而的最大值為，的最小值為0時(shí)，式2同理，當(dāng)為最小值0，為最大值時(shí)，可到達(dá)最小值，即式2所以式2根據(jù)相關(guān)參數(shù)，可以得到分析可知，差分輸入端的電壓在4.3v~5.1v范圍內(nèi)變化時(shí)，MOS管M1或M2不會(huì)截止，電路才能正常工作，這時(shí)才得到較為理想的仿真結(jié)果。2.4小結(jié)運(yùn)算放大器大多數(shù)呈現(xiàn)出一級(jí)特性，使輸入對(duì)管產(chǎn)生的小信號(hào)電流直接流過輸出阻抗。因此這些電路的增益被限制在輸入對(duì)管的跨導(dǎo)與輸出阻抗的乘積。共源共柵運(yùn)放電路在一定程度上提高了放大器的增益，但是卻限制了輸出擺幅。兩級(jí)CMOS運(yùn)算放大器用兩級(jí)結(jié)構(gòu)把增益和擺幅分開處理，運(yùn)用第一級(jí)放大器得到高增益，可以犧牲擺幅，第二級(jí)放大器主要實(shí)現(xiàn)大輸出擺幅，以補(bǔ)償?shù)谝患?jí)犧牲的擺幅，并進(jìn)一步提升增益，從而克服了單級(jí)運(yùn)增益與擺幅之間的矛盾，同時(shí)高增益和大擺幅。MOS管的寬長(zhǎng)比等器件參數(shù)。由于電路中每個(gè)管子之間都有直接或者間接的關(guān)聯(lián)，所以需按照一定的步驟計(jì)算各MOS管工藝參數(shù)。最終計(jì)算出的MOS管的寬長(zhǎng)之值符合設(shè)計(jì)要求。3.兩級(jí)CMOS運(yùn)算放大器的電路仿真為了驗(yàn)證設(shè)計(jì)電路的可靠性，在OrCAD仿真環(huán)境中，通過PSpice軟件仿真，確定設(shè)計(jì)的可行性。3仿真環(huán)境OrCADCAD，計(jì)算機(jī)輔助設(shè)計(jì)顧名思義，就是在電子線路設(shè)計(jì)過程中，借助于計(jì)算機(jī)來迅速準(zhǔn)確地完成設(shè)計(jì)任務(wù)。具體地說，即由設(shè)計(jì)者根據(jù)要求進(jìn)行總體設(shè)計(jì)并提出具體的設(shè)計(jì)方案，然后利用計(jì)算機(jī)存儲(chǔ)量大、運(yùn)算速度快的特點(diǎn)，對(duì)設(shè)計(jì)方案進(jìn)行人工難以完成的模擬評(píng)價(jià)、涉及驗(yàn)證和數(shù)據(jù)處理等工作，發(fā)現(xiàn)有錯(cuò)誤或方案不理想時(shí)，再重復(fù)上述過程。這就是說，由人和計(jì)算機(jī)通過CAD這一工作模式共同完成電子線路的設(shè)計(jì)任務(wù)。OrCAD特點(diǎn)采用OrCAD軟件具有下的優(yōu)點(diǎn)：1、高集成性2模塊化、層次化設(shè)計(jì)和按工程有效管理3、強(qiáng)大的電路模擬和波形顯示功能4、豐富的元器件模型庫和封裝庫及擴(kuò)充功能5、強(qiáng)大的電路印制板設(shè)計(jì)功能6、具有與多種EDA和CAD應(yīng)用軟件交換數(shù)據(jù)的功能7、功能強(qiáng)大的機(jī)械接口和計(jì)算機(jī)輔助加工接口8、軟件的廣泛適用性2、OrCAD結(jié)構(gòu)OrCAD軟件系統(tǒng)中的每一局部可以根據(jù)需要單獨(dú)使用，相互之間圖31所示的內(nèi)在聯(lián)系，共同構(gòu)成一個(gè)完整的EDA系統(tǒng)，對(duì)設(shè)計(jì)工程實(shí)施統(tǒng)一管理。使用時(shí)不必花過多的時(shí)間考慮各個(gè)軟件的調(diào)用、設(shè)計(jì)數(shù)據(jù)格式和交換方式，可以將主要精力放在線路設(shè)計(jì)本身。OrCAD軟件中主要軟件的功能：1〕、OrCAD/CaptureCIS。這是一個(gè)功能強(qiáng)大的電路原理圖設(shè)計(jì)軟件，除可生成各類模擬電路、數(shù)字電路和數(shù)/?；旌想娐返碾娐吩韴D外，還配備有元器件信息系統(tǒng)CIS，可以對(duì)元器件的采用實(shí)施高效管理。該軟件還具有ICA功能，可在設(shè)計(jì)電路圖的過程中從Internet的元器件數(shù)據(jù)庫中查閱、調(diào)用上百萬種元器件。、OrCAD/PSpice。這是一個(gè)通用電路模擬軟件，除可對(duì)模擬電路、數(shù)字電路和數(shù)/模混合電路進(jìn)行模擬外，還具有優(yōu)化設(shè)計(jì)的功能。該軟件中的Probe模塊，不但可以在模擬結(jié)束后顯示結(jié)果信號(hào)波形，而且可以對(duì)波形進(jìn)行各種運(yùn)算處理，包括提取電路特性參數(shù)，分析電路特性參數(shù)與元器件參數(shù)的關(guān)系。、OrCAD/LayoutPlus。這是一個(gè)印刷電路版〔PCB〕設(shè)計(jì)軟件，可直接將OrCAD/Capture生成的電路圖通過手工或自動(dòng)布局布線方式轉(zhuǎn)為PCB設(shè)計(jì)。在PCB設(shè)計(jì)后，可生成3維顯示模型，也可直接生成Gerber光繪文件。圖31orCAD軟件系統(tǒng)構(gòu)成電路模擬的根本過程采用OrCAD/PSpice軟件對(duì)電路設(shè)計(jì)方案進(jìn)行電路模擬的根本過程共分為8個(gè)階段，如圖3所示〔1〕、新建設(shè)計(jì)工程〔Project〕OrCAD軟件包設(shè)計(jì)任務(wù)按工程〔Project〕實(shí)施管理。開始一個(gè)新的工程，首先要調(diào)用OrCAD/Capture軟件中的工程管理模塊建立相應(yīng)的工程名稱，并確定有相關(guān)的位置。、電路圖生成工程名確定后，在電路圖繪制軟件OrCAD/Capture環(huán)境下，將也確定的電路設(shè)計(jì)方案以電路原理圖形式送入計(jì)算機(jī)。、電路特性分析類型和分析參數(shù)設(shè)置生成電路圖以后，需根據(jù)電路設(shè)計(jì)任務(wù)確定要分析的電路特性類型并設(shè)置于分析有管的參數(shù)。、運(yùn)行PSpiceA/D程序完成上述三步之后，即可調(diào)用PSpice程序?qū)﹄娐穲D進(jìn)行模擬分析。、模擬結(jié)果的顯示和分析完成電路模擬分析后，PSpice按照電路特性分析的類型分別將計(jì)算結(jié)果存入擴(kuò)展為.out的ASII碼輸入出文件以及擴(kuò)展名為.dat的二進(jìn)制文件中。分析者兩個(gè)文件的內(nèi)容，可以確定電路設(shè)計(jì)是否滿足預(yù)定要求。、電路優(yōu)化設(shè)計(jì)對(duì)于模擬電路，可以在電路模擬的根底上調(diào)用PSpice中的優(yōu)化模塊，進(jìn)一步對(duì)于電路進(jìn)行優(yōu)化設(shè)計(jì)，提高設(shè)計(jì)質(zhì)量。、設(shè)計(jì)修正在電路模擬設(shè)計(jì)過程中如果電路設(shè)計(jì)方案不適宜、電路圖生成中出現(xiàn)過失或分析參數(shù)設(shè)置不當(dāng)，都會(huì)導(dǎo)致PSpiceA/D因檢測(cè)出致命錯(cuò)誤而不能正常運(yùn)行或出現(xiàn)運(yùn)行不收斂和運(yùn)行結(jié)果不滿足設(shè)計(jì)要求的情況。這時(shí)可分析問題所在，確定是應(yīng)該修改電路設(shè)計(jì)還是糾正電路圖生成中的錯(cuò)誤或重新設(shè)置分析參數(shù)。、設(shè)計(jì)結(jié)果輸出經(jīng)過上述步驟，得到符合要求的電路設(shè)計(jì)后，就可以調(diào)用OrCAD/Capture輸出全套電路圖紙，包括各種統(tǒng)計(jì)報(bào)表；也可根據(jù)需要將電路設(shè)計(jì)圖數(shù)據(jù)傳送給OrCAD/Layout，繼續(xù)進(jìn)行印制電路板設(shè)計(jì)。圖3電路圖模擬根本過程直流工作點(diǎn)分析，PSpice工作點(diǎn)分析1、電路直流工作點(diǎn)分析結(jié)果如圖3.3所示。圖3.3直流工作點(diǎn)分析圖3.3中用圖示的方法直觀的給出了設(shè)計(jì)電路進(jìn)行直流工作點(diǎn)分析后的電壓值、電流值及功耗值。這些值與下面〔.out文件〕中的直流工作點(diǎn)分析結(jié)果是一致的。2、直流工作點(diǎn)分析輸出文件〔.out文件〕中給出了設(shè)計(jì)電路的各器件參數(shù)、orCAD中MOS管的模型參數(shù)、小信號(hào)偏置分析、電壓源電流、電路總功耗、直流偏置點(diǎn)信息、小信號(hào)直流傳輸特性、直流靈敏度分析的所有結(jié)果。仿真結(jié)果如下：電路分析指示：*Analysisdirectives:.OP-------------工作點(diǎn)分析.SENSV[OUT2]--------VOUT2的靈敏度.TFV[OUT2]V_V2-----VOUT2/V2的增益.INC".\cmos-SCHEMATIC1.net"--------網(wǎng)表文件1、設(shè)計(jì)電路中各器件參數(shù)M_M1N16763N38620N003720MbreakN+L6u+W60uM_M2OUT1N32125N003720MbreakN+L6u+W60uM_M3N16763N16763N00464N00464MbreakP+L6u+W9uM_M4OUT1N16763N00464N00464MbreakP+L6u+W9uM_M5OUT2OUT1N00464N00464MbreakP+L6u+W18uM_M6OUT2000MbreakN+L6u+W9uM_M7N00372000MbreakN+L6u+W9uM_M80000MbreakN+L6u+W9uM_M900N00464N00464MbreakP+L6u+W2uV_V1N3212504.5V_V2N0296104.49999VdcV_V3N028730DC4.500001AC1+SIN1〔偏置電壓〕1〔小信號(hào)幅度〕330k〔信號(hào)頻率〕C_C1OUT1OUT25p.PARAMrval1以上仿真結(jié)果給出了所設(shè)計(jì)電路中個(gè)器件的寬長(zhǎng)等參數(shù)，其中MOS管參數(shù)值是計(jì)算得出的結(jié)果，而獨(dú)立電壓源及電容值是經(jīng)過屢次試驗(yàn)后獲得的。2、orCAD中MOS管的模型參數(shù)MOSFETMODELPARAMETERSMbreakNMbreakPNMOSPMOSLEVEL11--------基于LEVEL1模型設(shè)計(jì)各管尺寸orCAD軟件默認(rèn)的MOS管的寬長(zhǎng)L100.000000E-06100.000000E-06W100.000000E-06100.000000E-063、小信號(hào)偏置情況分析SMALLSIGNALBIASSOLUTIONTEMPERATURE27.000DEGCNODEVOLTAGENODEVOLTAGENODEVOLTAGENODEVOLTAGEOUT19.9989OUT29.9998N003724.4998N0046410.0000N167639.9989N321254.5000N386204.5000結(jié)果說明：該結(jié)果說明了在27時(shí)各節(jié)點(diǎn)的節(jié)點(diǎn)電壓，由節(jié)點(diǎn)電壓值可以看出MOS管處于工作狀態(tài)。4、電壓源電流VOLTAGESOURCECURRENTSNAMECURRENTV_V1-3.333E-04V_V20.000E+00V_V30.000E+00當(dāng)差動(dòng)輸入的兩個(gè)端口沒有電流時(shí)，才能正確分析和仿真電路的性能，如有額外電流，將會(huì)影響整個(gè)電路的性能，以致無法對(duì)電路進(jìn)行分析。5、電路總功耗TOTALPOWERDISSIPATION3.33E-03WATTS分析結(jié)果說明電路總功耗為3.33mW，遠(yuǎn)小于設(shè)計(jì)要求的100mW，所以說功耗到達(dá)要求。6、直流偏置點(diǎn)信息OPERATINGPOINTINFORMATIONTEMPERATURE27.000DEGCNAMEM_M6M_M4M_M9M_M7M_M8MODELMbreakNMbreakPMbreakPMbreakNMbreakNID1.00E-11-1.68E-11-3.33E-044.51E-120.00E+00VGS0.00E+00-1.06E-03-1.00E+010.00E+000.00E+00VDS1.00E+01-1.06E-03-1.00E+014.50E+000.00E+00NAMEM_M5M_M3M_M1M_M2MODELMbreakPMbreakPMbreakNMbreakNID-1.00E-11-1.68E-111.68E-111.68E-11VGS-1.06E-03-1.06E-031.84E-041.84E-04VDS-1.72E-04-1.06E-035.50E+005.50E+00該仿真結(jié)果給出了設(shè)計(jì)電路工作時(shí)各MOS管的電流、電壓值。可以看出M8管沒有參與電路工作，也就是說M8對(duì)電路的輸出不會(huì)產(chǎn)生影響。而除M9管外的其他MOS管的影響較小，沒有到達(dá)設(shè)計(jì)過程中的設(shè)定值。電路參數(shù)需要進(jìn)一步的改良。7、小信號(hào)直流傳輸特性SMALL-SIGNALCHARACTERISTICSVOUT2/V_V2-6.014E+03--------------直流增益INPUTRESISTANCEATV_V21.000E+20--------輸入阻抗OUTPUTRESISTANCEATVOUT21.882E+07-------輸出阻抗從仿真結(jié)果說明，小信號(hào)直流增益到達(dá)并超過了設(shè)計(jì)要求，但是出現(xiàn)了負(fù)增益，這可能是小信號(hào)從兩級(jí)CMOS運(yùn)放的反相端輸入的緣故，還需要更進(jìn)一步的檢驗(yàn)。同時(shí)還可以看出輸入阻抗遠(yuǎn)遠(yuǎn)大于輸出阻抗，這完全符合CMOS運(yùn)放的特點(diǎn)。8、直流靈敏度分析DCSENSITIVITYANALYSISTEMPERATURE27.000DEGCDCSENSITIVITIESOFOUTPUTVOUT2ELEMENTELEMENTELEMENTNORMALIZEDNAMEVALUESENSITIVITY絕對(duì)SENSITIVITY〔相對(duì)〕VOLTS/UNITVOLTS/PERCENTV_V14.500E+006.014E+032.706E+02V_V24.500E+00-6.014E+03-2.706E+02V_V31.000E+011.000E+001.000E-01從仿真結(jié)果可以看出，V1的靈敏度最高，也就是說獨(dú)立電壓源V1對(duì)輸出端out2的影響最為明顯。3.3瞬態(tài)特性分析1、瞬態(tài)分析仿真時(shí)間設(shè)定。在圖3.4所示選項(xiàng)卡中設(shè)定瞬態(tài)分析仿真時(shí)間為10us。圖3.4瞬態(tài)仿真選項(xiàng)卡2、瞬態(tài)分析在信號(hào)頻率不變，只改變信號(hào)幅值的情況下進(jìn)行的仿真。因此，信號(hào)源中的其他參數(shù)不改變，只改變它的幅值〔VAMPL〕?！?〕、小信號(hào)放大分析圖3.5顯示的是設(shè)計(jì)電路中小信號(hào)放大時(shí)的小信號(hào)源，也就是差動(dòng)放大器的一個(gè)輸入端所加的信號(hào)源。3.5小信號(hào)放大分析信號(hào)源小信號(hào)放大仿真時(shí)信號(hào)源的VOFF〔電壓偏置〕設(shè)定為1，VAMPL〔幅值〕為設(shè)定1v，F(xiàn)REQ〔頻率〕設(shè)定為330KHZ。得到的仿真結(jié)果如圖3.6所示。圖3.6兩級(jí)CMOS運(yùn)放小信號(hào)放大仿真結(jié)果圖6所示的仿真結(jié)果說明輸入正弦小信號(hào)的情況下，設(shè)計(jì)電路的輸出為一正弦曲線，曲線的波峰值為V，波谷值為8.V，滿足小信號(hào)放大的需求，驗(yàn)證設(shè)計(jì)的合理性。圖3.7顯示的是對(duì)設(shè)計(jì)電路進(jìn)行大信號(hào)限幅仿真分析時(shí)采用的大信號(hào)源，同樣是差動(dòng)放大器的一個(gè)輸入端。圖3.7大信號(hào)限幅分析信號(hào)源大信號(hào)限幅仿真時(shí)設(shè)定信號(hào)源的VOFF〔電壓偏置〕為1，VAMPL〔幅值〕為100v，F(xiàn)REQ〔頻率〕為330KHZ。仿真結(jié)果如圖3.8所示：3.8兩級(jí)CMOS運(yùn)放小信號(hào)放大仿真結(jié)果圖3.8所示的仿真結(jié)果表示，設(shè)計(jì)電路在大信號(hào)輸入的情況下，波峰值被限制在V，波谷值也同樣被限制在V，說明設(shè)計(jì)電路成功的起到了限幅的作用，驗(yàn)證了設(shè)計(jì)可靠3、大信號(hào)波形失真的原因分析輸出信號(hào)的幅值Vo等于輸入信號(hào)的幅值Vi與由運(yùn)算放大器搭成的放大電路的電壓增益a的乘積，即VoVi*A，但是Vo要受到放大電路的最大輸出幅度限制，放大電路的最大輸出幅度由電源電壓和運(yùn)算放大器的最小失落電壓差由電路的線性電抗元件〔電阻、電容、電感等〕引起的。例如在電源電壓為5V、環(huán)境溫度為25℃時(shí)，高電平失落電壓差為1.5V，低電平失落電壓差為520mV，那么由它搭成的放大電路的輸出電壓的上下限，就是3.5V和0.0050.02V。假設(shè)某放大電路電壓增益是100，如果某一時(shí)刻輸入信號(hào)Vi高電平的幅度超出了0.035V，為0.04V。那么按照VoVi*A來計(jì)算，放大電路的輸出電壓本來應(yīng)該等于4V，但是由于放大電路的輸出電壓的上限只有3.5V，所以從Vi到達(dá)和超出0.035V的時(shí)候，輸出電壓始終被限制在3.5V而不能隨輸入電壓變化，這種情況通常被稱為“削波〞或“削峰〞，就是因輸入信號(hào)的幅度太大造成了失真。3.4頻率特性分析圖3.9頻率特性分析選項(xiàng)卡頻率特性分析時(shí)信號(hào)源的相關(guān)參數(shù)設(shè)定如圖3.10所示：圖3.10信號(hào)源的參數(shù)頻率響應(yīng)或頻率特性是衡量放大電路對(duì)不同頻率輸入信號(hào)適應(yīng)能力的一項(xiàng)技術(shù)指標(biāo)。實(shí)質(zhì)上，頻率響應(yīng)就是指放大器的增益與頻率的關(guān)系由于放大電路中存在電抗元件〔如管子的極間電容，電路的負(fù)載電容、耦合電容、射極旁路電容等〕。如放大電路對(duì)不同頻率信號(hào)的幅值放大不同，就會(huì)引起幅度失真；如放大電路對(duì)不同頻率信號(hào)產(chǎn)生的相移不同就會(huì)引起相位失真。為實(shí)現(xiàn)信號(hào)不失真放大所以需要研究放大器的頻率響應(yīng)。由于放大器件本身具有極間電容，以及放大電路中有時(shí)存在電抗性元件，所以，當(dāng)輸入不同頻率信號(hào)時(shí)，電路的放大倍數(shù)將成為頻率的函數(shù)，這個(gè)特性就是頻率特性頻率特性圖3.11頻率特性仿真結(jié)果由圖3.11所示的仿真結(jié)果可以看出，在較小的頻率范圍內(nèi)，輸出信號(hào)的增益穩(wěn)定在一個(gè)較大的值上，由幅頻特性可以看出，在頻率為1Hz~300HZ范圍內(nèi)，幅值為77db對(duì)數(shù)，也就是7079〔線性〕，所以說在這個(gè)頻率段內(nèi)，本設(shè)計(jì)到達(dá)了要求〔直流增益5000〕。然而，隨著頻率的不斷增大，放大電路的增益開始急劇下降，最終為零。對(duì)于正弦小信號(hào)放大時(shí)，增益帶寬等于輸入信號(hào)頻率與該頻率下的最大增益的乘積，當(dāng)知道要處理的信號(hào)頻率和信號(hào)需要的增益后，可以計(jì)算出增益帶寬。由于第二極點(diǎn)〔非主極點(diǎn)〕是由負(fù)載電容和第二級(jí)放大器輸出阻抗的乘積所確定，從而就降低了整個(gè)運(yùn)算放大器的帶寬。希望通過優(yōu)化設(shè)計(jì)對(duì)電路的性能進(jìn)行優(yōu)化，試圖增大整個(gè)運(yùn)算放大器的帶寬。3.5小結(jié)對(duì)設(shè)計(jì)的電路進(jìn)行直流工作點(diǎn)分析、瞬態(tài)分析以及頻率特性分析，得的仿真結(jié)果符合預(yù)期的要求和設(shè)計(jì)的指標(biāo)，因此也驗(yàn)證了設(shè)計(jì)的兩級(jí)CMOS運(yùn)算放大器的可靠性和可行性，驗(yàn)證了設(shè)計(jì)的兩級(jí)CMOS運(yùn)算放大器的正確性。VOUT2的頻帶寬度沒有到達(dá)設(shè)計(jì)要求。為了到達(dá)設(shè)計(jì)要求，還需要對(duì)電路進(jìn)行性能分析并且把分析的結(jié)果進(jìn)行優(yōu)化，以便得到較為理想的值，從而使帶寬到達(dá)設(shè)計(jì)要求值。優(yōu)化過程將在第四章進(jìn)行詳細(xì)說明4.電路的優(yōu)化設(shè)計(jì)通過前面的仿真以及對(duì)仿真結(jié)果的分析可知，設(shè)計(jì)電路中還存在一定的問題，尤其是設(shè)計(jì)電路的單位增益帶寬，沒有到達(dá)設(shè)計(jì)要求。因此，希望通過對(duì)設(shè)計(jì)電路的優(yōu)化，使得電路的增益有一個(gè)改善。4.1頻帶寬度優(yōu)化為了改良電路設(shè)計(jì),往往需要知道電路特性值隨電路中關(guān)鍵元器件值的變化關(guān)系，由此選定最正確的元器件值，實(shí)現(xiàn)電路的優(yōu)化設(shè)計(jì)。針對(duì)電路設(shè)計(jì)中的這一要求，電路模擬軟件OrCAD/PSpice9中提供有電路性能分析PerformanceAnalysis功能，可以從電路分析得到的節(jié)點(diǎn)電壓和支路電流數(shù)據(jù)自動(dòng)提取出電路特性參數(shù)，進(jìn)而定量分析電路特性隨元器件值的變化關(guān)系。1、電路性能分析的步驟1繪制電路圖，設(shè)置變化的元器件參數(shù)。設(shè)置參數(shù)步長(zhǎng)功能卡如圖4.1所示。圖4.1參數(shù)選擇卡在設(shè)計(jì)的兩級(jí)CMOS運(yùn)算放大器中，能夠影響頻帶寬度的可變?cè)骷?shù)就是補(bǔ)償電容C1,所以將電容值設(shè)為變化的元器件參數(shù)。2設(shè)置參數(shù)變化范圍，進(jìn)行參數(shù)掃描分析。參數(shù)掃描選項(xiàng)卡如圖4.2所示。圖4.2參數(shù)掃描選項(xiàng)卡對(duì)同一個(gè)信號(hào)源，可以同時(shí)設(shè)置DC、AC和TRAN三種類型的信號(hào)。不同類型的信號(hào)只在相應(yīng)的一種根本特性分析中起作用。由于目的是對(duì)電路的通頻帶寬進(jìn)行優(yōu)化，因此選擇ACsweep〔與頻率有關(guān)〕，再選擇其參數(shù)掃描〔parametricsweep〕，選擇電容作為可變參數(shù)rval，使其值在1p~10p范圍內(nèi)變化。3確定參與電路特性分析的數(shù)據(jù)批次,進(jìn)入Probe。電容分配批次如圖4.3所示。圖4.3電路分析電容的批次對(duì)電路進(jìn)行性能分析時(shí)，首先必須添加PARAMETERS設(shè)置框，對(duì)電路的可變參數(shù)進(jìn)行相關(guān)設(shè)置，從而使參數(shù)按批次變化，以便得到較為全面的分析結(jié)果?？梢钥闯鲭娙莸闹捣謩e為1p、3p、5p、7p、9p說明：以上3步為通常的電路分析和波形顯示步驟4選擇Trace/PerformanceAnalysis命令,啟動(dòng)電路特性分析。對(duì)可變參數(shù)進(jìn)行設(shè)置之后，就可以對(duì)電路按照設(shè)置參數(shù)進(jìn)行性能分析。性能分析界面如圖4.4所示。圖4.2電路性能分析啟動(dòng)圖4.2所示的電路特性分析。將對(duì)電路中的可變參數(shù)進(jìn)行批量分配，從而