FPGA的基本原理(詳細+入門)

FPGA的基本原理一、

什么是FPGA?二、

FPGA的內部結構三、

FPGA內部邏輯模塊結構四、

FPGA內部I/O模塊結構五、

FPGA內部布線資源六、

FPGA內部編程單元七、

PGA的工作速度與速度等級八、

FPGA內部邏輯模塊數及觸發(fā)器數九、

FPGA內部的時鐘網絡十、

FPGA的集成度十一、FPGA的封裝十二、FPGA的功耗十三、FPGA的利用率十四、FPGA中的RAM十五、FPGA的JTAG接口十六、FPGA的設計安全性十七、

FPGA的設計流程十八、

FPGA的選用1精選2021版課件一、什么是FPGA?（一）、什么是PLD？l

PLD即ProgrammableLogicDevice，稱為可編程邏輯器件。按照制造工藝、編程方式、結構、規(guī)模的不同可分為PAL、GAL、EPLD、CPLD等不同種類。l

PAL即Programmablearraylogic，是70年代末80年代初由MonolithicMemoriesInc。（現為AMD的一部分）首先推出。它是一種熔絲可編程的器件，采用雙極性工藝生產，可用來把幾片分立的TTL電路集成到一片PAL中。PAL是一次性編程的可編程邏輯器件。lGAL即GenericArrayLogic，是一種采用CMOS工藝生產的可編程邏輯器件，在結構上和PAL相似，可用來代替PAL。GAL是一種可重復編程的器件。l

EPLD即可擦除的可編程邏輯器件，包括UV可擦除PLD和電可擦除PLD，EPLD在結構上增加輸出宏單元的數目及提供更大的與陣列。l

SPLD即Simple-PLD：它包括PAL、GAL和EPLD。l

CPLD即Complex-PLD：它是在SPLD的基礎上發(fā)展起來的，是由邏輯陣列塊、可編程連線陣列和I/O模塊組成。規(guī)模一般比SPLD大，結構一般較復雜。2精選2021版課件

（二）、

什么是FPGA？

FPGA是英語（FieldprogrammableGateArray）的縮寫，即現場可編程門陣。它的結構類似于掩膜可編程門陣（MPGA），由可編程邏輯功能塊和可編程I/O模塊排成陣列組成，并由可編程的內部連線連接這些邏輯功能塊和I/O模塊來實現不同的設計。1、FPGA與MPGA的區(qū)別：

MPGA利用集成電路制造過程進行編程來形成金屬互連，而FPGA利用可編程的電子開關實現邏輯功能和互連。2、FPGA與CPLD的區(qū)別：

1)

結構不同：FPGA是由可編程的邏輯模塊、可編程的分段互連線和I/O模塊組成，而CPLD是由邏輯陣列塊、可編程連線陣列和I/O模塊組成。

2)

CPLD延時可預測（Predictable），FPGA的延時與布局布線情況有關。

3)

CPLD組合邏輯多而觸發(fā)器較少，而FPGA觸發(fā)器多。3精選2021版課件

（三）、

FPGA的分類

1、

按可編程邏輯模塊大小分：

l

細粒度型（fine-grain）：內部可編程模塊較小的FPGA，如Actel公司的FPGA。

l

粗粒度型（coarse-grain）：內部可編程模塊較大的FPGA，如Xilinx公司的FPGA。2、

按可編程邏輯模塊結構分：

l

多路開關型FPGA：可編程邏輯模塊實現組合邏輯是用多路開關實現的。

l

RAM查找表型FPGA：可編程邏輯模塊實現組合邏輯是用RAM查找表實現的。3、

按可編程單元分：

l

基于RAM的FPGA

這種類型的FPGA一般采用RAM查找表實現邏輯功能，而采用RAM單元控制的電子開關作為編程單元，由于FPGA的功能取決于RAM中的內容，所以改變RAM中的內容就可改變FPGA的電路功能，這種類型的FPGA可實現系統(tǒng)內可重復編程（In-systemreprogrammability）4精選2021版課件

l

逆熔絲型的FPGA

這種類型的FPGA的編程單元采用逆容絲，由于逆容絲體積非常小，所以這種類型的FPGA保密性非常好。

l

FLASH型FPGA

這種類型的FPGA的編程單元采用FLASH存儲器作為電子開關的控制單元，所以采用這種編程單元的FPGA既具有系統(tǒng)內可重復編程性，又具有非易失性（Non-volatility）。

4、

按可重復編程性分：l

一次性編程的FPGA：這種FPGA只能編程一次，如逆熔絲型FPGA就是一次性編程的FPGA。l

可重復編程的FPGA：這種FPGA可以反復編程，如基于RAM的FPGA和FLASH型FPGA都可反復編程。5精選2021版課件

（四）、FPGA的優(yōu)點

和其它類型的ASIC相比，FPGA具有以下優(yōu)點：l

不需要初始投資l

不要提前制造l

無庫存風險l

模擬工作費時較少l

適合樣品試制和小批量生產6精選2021版課件二、

FPGA的內部結構LMI/OModules7精選2021版課件

FPGA內部由四部分組成：即可編程邏輯模塊，可編程布線資源，可編程I/O模塊。l

可編程邏輯模塊：是用來實現邏輯門及存貯單元的，理想的可編程邏輯模塊應為用戶提供高性能、高效、易設計的單元。l

可編程布線資源：用來提供內部可編程邏輯模塊之間及可編程邏輯模塊與可編程I/O模塊間的連接。l可編程I/O模塊：為FPGA提供可編程引腳，使FPGA的引腳具有輸入、輸出、三態(tài)及雙向功能。l編程單元：8精選2021版課件三、

FPGA內部邏輯模塊結構1、多路開關型FPGA內部邏輯模塊結構

1)

多路開關實現可編程邏輯的原理在多路開關的輸入端接上不同的電平或輸入信號時，可實現不同的邏輯功能。下面二選一為例說明：absyY=sa+sbs9精選2021版課件

當a=0時：y=sb

當a=0時，二選一可完成“與門”的功能。當b=0時：y=sa

當b=0時，二選一也可完成“與門”的功能，但這時其中一個輸入反相了。當b=0、a=1時：y=s

當b=0、a=1時，二選一可完成“非門”的功能。當b=1時：y=sa+s=a+s

當b=1時，二選一可完成“或門”的功能。10精選2021版課件2)

ACT1的邏輯模塊：下圖為Actel公司生產的ACT1系列FPGA的邏輯模塊框圖，ACT1邏輯模塊由三個二選一多路選擇器和一個或門組成，是一個有8個輸入一個輸出的電路，它可實現兩輸入、三輸入和四輸入的與、或門、與非、或非門、與或門、或與門等，也可實現D型鎖存器，用兩個模塊可實現各種類型的D觸發(fā)器。11精選2021版課件

ACT1模塊是如何實現三輸入與門的？GNDYABCY12精選2021版課件

2、查表型FPGA結構兩輸入與門：4X1RAM表：13精選2021版課件四、

FPGA內部I/O模塊結構FPGA的I/O引腳都可設置為：輸入、輸出、雙向、三態(tài)四種狀態(tài)14精選2021版課件五、

FPGA內部布線資源分段連接線，分段連線的兩端為編程單元，通過對編程單元的編程來決定兩個分段連線是否連接。15精選2021版課件六、

FPGA內部編程單元1、

逆熔絲開關逆熔絲開關的功能和熔絲開關正好相反，當加上編程電壓后兩端相連（電阻很小〈1kΩ〉，且為永久性連接；不編程時兩端電阻很大（>100MΩ）。市場上有兩種類型的逆熔絲開關，分別是ACTEL公司的多晶硅-擴散逆熔絲和QuickLogic公司的金屬-金屬逆熔絲（ViaLinkTM）。

l

這種逆熔絲開關的面積很小，大約9um2，電阻較小（電阻與編程電壓有關），電容很小，10fF（1.2um工藝）。

2、

采用浮柵編程技術的編程單元浮柵編程技術采用懸浮柵存儲電荷的方法來保存數據，在斷電時存儲數據不丟失。包括三種：

l

EPROM：紫外線擦除、電編程。

l

EEPROM：一次可擦一個字

l

閃速存儲器（FLASHMEMORY）：完全擦除或擦除一段。16精選2021版課件

3、

晶體管開關

80年代中期，XILINX和Altera推出了利用晶體管作為開關單元的FPGA器件。存儲器單元來控制開關，而存儲單元是可以擦除和重新編程的，從而使得采用這種技術的FPGA具有可重復編程性。

SRAM開關單元由一個5個晶體管組成的RAM單元和1個通過晶體管（稱為可編程互連點，PIP：ProgrammableInterconnectPoint）組成。PIP控制分段連線的連接情況（即：連或不連），PIP受RAM單元控制，位于PIP晶體管兩邊的分段連線是連還是不連由RAM單元的值決定。

SRAM開關單元的面積：50~225μm2。電阻：800~1900Ω。電容：8~17Ff。17精選2021版課件七、

FPGA的工作速度與速度等級1、FPGA速度指標：

內部觸發(fā)器的反轉頻率：是FPGA內部工作的最高速度，但由于設計電路時觸發(fā)器之間有組合電路，而且布線也存在遲延，所以FPGA的實際工作速度要比觸發(fā)器的反轉頻率低很多。系統(tǒng)工作頻率：即FPGA的實際工作頻率，與所選芯片及電路結構有關時鐘到輸出的遲延：是衡量FPGA時鐘網絡性能的一個指標，如：10ns、5.6ns、4ns。引腳到引腳的遲延：是衡量FPGA速度的一個指標，引腳到引腳的遲延越小，FPGA的實際工作速度會越高。2、FPGA的速度等級

std-1比std快15%–2比std快25%-3比std快35%18精選2021版課件八、

FPGA內部邏輯模塊數及觸發(fā)器數內部模塊數

A54SX32A：2880，CC：1800，RC：1080，D：1980

每個邏輯模塊所含觸發(fā)器的個數

ACTEL：1個

XILINX：2個19精選2021版課件九、

FPGA內部的時鐘網絡FPGA內部的時鐘網絡為時序電路提供大驅動能力、時鐘歪斜小的時鐘，或者用作大驅動全局信號，如：reset，output，selectsignal。具有時鐘網絡是實現同步設計的基礎。時鐘網絡數：

1：A40MX022：A42MX243：A54SX32A20精選2021版課件十、

FPGA的集成度門陣等效門：一個門陣等效門定義為一個兩輸入端的“與非”門。

系統(tǒng)門：是芯片上門的總數，是廠家指定給器件的一個門數。21精選2021版課件十一、FPGA的封裝1、引腳數：FPGA芯片總的引腳數。

2、用戶I/O數：指除了電源引腳、特殊功能引腳外的引腳，這些引腳可根據用戶的需要進行配置。

3、

I/O驅動電流：8mA或10mA。

4、時鐘網絡數：FPGA芯片可能包含1個、2個或4個時鐘網絡。

5、封裝：PLCC，PQFP，CPGA等封裝形式。

6、工作溫度范圍：FPGA芯片一般有商用、工業(yè)用及軍用等不同的工作溫度范圍。

7、工作環(huán)境：一般分普通工作環(huán)境和航天工作環(huán)境。22精選2021版課件十二、FPGA的功耗FPGA的功耗可用下面的公式表示：

P=[Iccs+Icca]*Vcc+Iol*Vol*N+Ioh*（Vcc-Voh）*M其中包括靜態(tài)功耗和動態(tài)功耗兩部分：

靜態(tài)功耗：當輸入輸出都不變化時的功耗動態(tài)功耗：當輸入輸出變化時的功耗在FPGA中動態(tài)功耗占主導地位。

23精選2021版課件十三、FPGA的利用率l

模塊利用率

模塊利用率=所用模塊數/FPGA總的模塊數

l

門利用率

指所設計電路用的門數與FPGA總的系統(tǒng)門數之比。24精選2021版課件十四、FPGA中的RAMl

單口RAMl

同步雙口RAM：Actel公司的3200DX系列、42MX系列。

l

FPGA中RAM的容量

lFPGA中RAM的速度：Actel公司的42MX系列FPGA的SRAM讀寫時間為5ns。25精選2021版課件十五、FPGA的JTAG接口

隨著電路板復雜度的增加及表面貼裝技術的快速發(fā)展，電路板的測試就變得越來越昂貴和困難。IEEE就制定了Std.1149.1標準，由于它是JointTestActionGroup（JTAG）負責制定的，所以一般稱為JTAG。JTAG通過邊界掃描技術來實現對元件的性能、連接及相互作用的測試。FPGA廠商為了改善I/O引腳數很多的FPGA的可測試性與可制造性（Manufacturability）而增加的一個測試接口