DSP芯片的基本結(jié)構(gòu)和特征

DSP芯片的基本結(jié)構(gòu)和特征2.1引言可編程DSP芯片是一種具有專門結(jié)構(gòu)的微處理器，為了達到快速進行數(shù)字信號處理的目的，DSP芯片一樣都具有程序和數(shù)據(jù)分開的總線結(jié)構(gòu)、流水線操作功能、單周期完成乘法的硬件乘法器以及一套適合數(shù)字信號處理的指令集。本章將第一介紹DSP芯片的差不多結(jié)構(gòu)，然后介紹TI公司的各種DSP芯片的特點，最后簡要介紹其他公司的DSP芯片的特點。2.2DSP芯片的差不多結(jié)構(gòu)為了快速地實現(xiàn)數(shù)字信號處理運算，DSP芯片一樣都采納專門的軟硬件結(jié)構(gòu)。下面以TMS320系列為例介紹DSP芯片的差不多結(jié)構(gòu)。TMS320系列DSP芯片的差不多結(jié)構(gòu)包括：〔1〕哈佛結(jié)構(gòu)；〔2〕流水線操作；〔3〕專用的硬件乘法器；〔4〕專門的DSP指令；〔5〕快速的指令周期。這些特點使得TMS320系列DSP芯片能夠?qū)崿F(xiàn)快速的DSP運算，并使大部分運算〔例如乘法〕能夠在一個指令周期內(nèi)完成。由于TMS320系列DSP芯片是軟件可編程器件，因此具有通用微處理器具有的方便靈活的特點。下面分別介紹這些特點是如何在TMS320系列DSP芯片中應(yīng)用并使得芯片的功能得到加強的。2.2.1哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)是不同于傳統(tǒng)的馮·諾曼〔VonNeuman〕結(jié)構(gòu)的并行體系結(jié)構(gòu)，其要緊特點是將程序和數(shù)據(jù)儲備在不同的儲備空間中，即程序儲備器和數(shù)據(jù)儲備器是兩個相互獨立的儲備器，每個儲備器獨立編址，獨立訪問。與兩個儲備器相對應(yīng)的是系統(tǒng)中設(shè)置了程序總線和數(shù)據(jù)總線兩條總線，從而使數(shù)據(jù)的吞吐率提高了一倍。而馮·諾曼結(jié)構(gòu)那么是將指令、數(shù)據(jù)、地址儲備在同一儲備器中，統(tǒng)一編址，依靠指令計數(shù)器提供的地址來區(qū)分是指令、數(shù)據(jù)依舊地址。取指令和取數(shù)據(jù)都訪問同一儲備器，數(shù)據(jù)吞吐率低。在哈佛結(jié)構(gòu)中，由于程序和數(shù)據(jù)儲備器在兩個分開的空間中，因此取指和執(zhí)行能完全重疊運行。為了進一步提高運行速度和靈活性，TMS320系列DSP芯片在差不多哈佛結(jié)構(gòu)的基礎(chǔ)上作了改進，一是承諾數(shù)據(jù)存放在程序儲備器中，并被算術(shù)運算指令直截了當使用，增強了芯片的靈活性；二是指令儲備在高速緩沖器〔Cache〕中，當執(zhí)行此指令時，不需要再從儲備器中讀取指令，節(jié)約了一個指令周期的時刻。如TMS320C30具有64個字的Cache。2.2.2流水線與哈佛結(jié)構(gòu)相關(guān)，DSP芯片廣泛采納流水線以減少指令執(zhí)行時刻，從而增強了處理器的處理能力。TMS320系列處理器的流水線深度從2~6級不等。第一代TMS320處理器采納二級流水線，第二代采納三級流水線，而第三代那么采納四級流水線。也確實是說，處理器CLKOUT1執(zhí)行譯碼取指NN－1N－2N＋1N－1CLKOUT1執(zhí)行譯碼取指NN－1N－2N＋1N－1N＋2NNN＋1圖2.1三級流水線操作在三級流水線操作中，取指、譯碼和執(zhí)行操作能夠獨立地處理，這可使指令執(zhí)行能完全重疊。在每個指令周期內(nèi)，三個不同的指令處于激活狀態(tài)，每個指令處于不同的時期。例如，在第N個指令取指時，前一個指令即第N-1個指令正在譯碼，而第N-2個指令那么正在執(zhí)行。一樣來說，流水線對用戶是透亮的。2.2.3專用的硬件乘法器在一樣形式的FIR濾波器中，乘法是DSP的重要組成部分。對每個濾波器抽頭，必須做一次乘法和一次加法。乘法速度越快，DSP處理器的性能就越高。在通用的微處理器中，乘法指令是由一系列加法來實現(xiàn)的，故需許多個指令周期來完成。相比而言，DSP芯片的特點確實是有一個專用的硬件乘法器。在TMS320系列中，由于具有專用的硬件乘法器，乘法可在一個指令周期內(nèi)完成。從最早的TMS32020實現(xiàn)FIR的每個抽頭算法能夠看出，濾波器每個抽頭需要一條乘法指令MPY：LT ；裝乘數(shù)到T寄存器DMOV ；在儲備器中移動數(shù)據(jù)以實現(xiàn)延遲MPY ；相乘APAC ；將乘法結(jié)果加到ACC中其他三條指令用來將乘數(shù)裝入到乘法器電路〔LT〕，移動數(shù)據(jù)〔DMOV〕以及將乘法結(jié)果〔存在乘積寄存器P中〕加到ACC中〔APAC〕。因此，假設(shè)采納256抽頭的FIR濾波器，這四條指令必須重復(fù)執(zhí)行256次，且256次乘法必須在一個抽樣間隔內(nèi)完成。在典型的通用微處理器中，每個抽頭需要30~40個指令周期，而TMS32020只需4條指令。假如采納專門的DSP指令或采納TMS320C54X等新一代的DSP芯片，可進一步降低FIR抽頭的運算時刻。2.2.4專門的DSP指令DSP芯片的另一個特點是采納專門的指令。2.2.3節(jié)中介紹的DMOV確實是一個專門的DSP指令，它完成數(shù)據(jù)移位功能。在數(shù)字信號處理中，延遲操作專門重要，那個延遲確實是由DMOV來實現(xiàn)的。TMS32020中的另一個專門指令是LTD，它在一個指令周期內(nèi)完成LT、DMOV和APAC三條指令。LTD和MPY指令能夠?qū)IR濾波器抽頭運算從4條指令降為2條指令。在第二代處理器中，如TMS320C25，增加了2條更專門的指令，即RPT和MACD指令，采納這2條專門指令，能夠進一步將每個抽頭的運算指令數(shù)從2條降為1條：RPTK 255 ；重復(fù)執(zhí)行下條指令256次MACD ；LT,DMOV,MPY及APAC2.2.5快速的指令周期哈佛結(jié)構(gòu)、流水線操作、專用的硬件乘法器、專門的DSP指令再加上集成電路的優(yōu)化設(shè)計，可使DSP芯片的指令周期在200ns以下。TMS320系列處理器的指令周期差不多從第一代的200ns降低至現(xiàn)在的20ns以下?？焖俚闹噶钪芷谑沟肈SP芯片能夠?qū)崟r實現(xiàn)許多DSP應(yīng)用。2.3TI定點DSP芯片自1982年TI推出第一個定點DSP芯片TMS32020以來，TI的定點DSP芯片差不多經(jīng)歷了TMS320C1X、TMS320C2X/C2XX、TMS320C5X、TMS320C54X、TMS320C62X等幾代產(chǎn)品，產(chǎn)品的性能價格比不斷提高，應(yīng)用越來越廣泛。下面分別介紹這些芯片的要緊特點。2.3.1TMS320C1X2.3.1.1差不多特點第一代TMS320系列DSP芯片包括：TMS32020、TMS32020、TMS320C10、TMS320C15/E15和TMS320C17/E17。其中，TMS32020和TMS32020采納2.4m的NMOS工藝，而其他幾種那么采納1.8mCMOS工藝。這些芯片的典型工作頻率為20MHz。TMS320第一代DSP芯片的要緊特點如下:SYMBOL183\f"Symbol"\s10\h指令周期：160ns/200ns/280nsSYMBOL183\f"Symbol"\s10\h片內(nèi)RAM：144字/256字〔TMS320C15/E15/C17/E17〕SYMBOL183\f"Symbol"\s10\h片內(nèi)ROM：1.5K字/4K字〔TMS320C15/C17〕SYMBOL183\f"Symbol"\s10\h 4K字片內(nèi)程序EPROM〔TMS320E15/E17〕SYMBOL183\f"Symbol"\s10\h 4K字外部全速儲備器擴展SYMBOL183\f"Symbol"\s10\h并行乘法器：乘積為32位SYMBOL183\f"Symbol"\s10\h桶形移位器：將數(shù)據(jù)從儲備器移到ALUSYMBOL183\f"Symbol"\s10\h并行移位器SYMBOL183\f"Symbol"\s10\h承諾文本交換的4×12位堆棧SYMBOL183\f"Symbol"\s10\h兩個間接尋址的輔助寄存器SYMBOL183\f"Symbol"\s10\h雙通道串行口〔TMS32020,TMS320C17/E17〕SYMBOL183\f"Symbol"\s10\h片內(nèi)壓擴硬件〔TMS32020,TMS320C17/E17〕SYMBOL183\f"Symbol"\s10\h協(xié)處理器接口〔TMS320C17/E17〕SYMBOL183\f"Symbol"\s10\h器件封裝：40腳雙列直插〔DIP〕/44腳塑封〔PLCC〕

2.3.1.2TMS320C10TMS320DSP芯片的第一代產(chǎn)品是基于TMS32020和它的CMOS版本TMS320C10的結(jié)構(gòu)。TMS32020于1982年推出，是第一個能夠達到5個MIPS的微處理器。TMS32020采納改進的哈佛結(jié)構(gòu)，即程序和數(shù)據(jù)空間相互獨立。程序儲備器可在片內(nèi)〔1.5K字〕或片外〔4K字〕。片內(nèi)數(shù)據(jù)RAM為144字。有四個差不多的算術(shù)單元：算術(shù)邏輯單元〔ALU〕、累加器〔ACC〕、乘法器和移位器。(1)ALU：32位數(shù)據(jù)操作的通用算術(shù)邏輯單元。ALU可進行加、減和邏輯運算；(2) ACC：累加器儲備ALU的輸出，也是ALU的一個輸入。它采納32位字長操作，分高16位和低16位兩部分。處理器提供高16位和低16位的專門指令：SACH〔高16位〕和SACL〔低16位〕；(3)乘法器：16×16位并行乘法器由三個單元組成：T寄存器、P寄存器和乘法器陣列。T寄存器儲備被乘數(shù)，P寄存器儲備32位乘積。為了使用乘法器，被乘數(shù)第一必須從數(shù)據(jù)RAM中裝入到T寄存器，可用LT、LTA和LTD指令。然后執(zhí)行MPY〔乘〕或MPYK〔乘趕忙數(shù)〕指令。乘和累加器操作可用LTA、LTD和MPY、MPYK指令在兩個指令周期內(nèi)完成；(4)移位器：有兩個移位器可用于數(shù)據(jù)移位。一個是桶形移位器，另一個是并行移位器。桶形移位器又稱定標移位器。當數(shù)據(jù)儲備器的數(shù)據(jù)送入累加器或與累加器中的數(shù)據(jù)進行運算時，先通過那個移位器進行0~16位左移，然后再進行運算。并行移位器即輸出移位器，其作用是將累加器中的數(shù)據(jù)左移0、1或4位后再送入數(shù)據(jù)儲備器中，以實現(xiàn)小數(shù)運算或小數(shù)乘積的調(diào)整。在TMS32020/C10基礎(chǔ)上又派生了多個處理器，它們可提供不同的處理器速度、儲備器擴展和各種I/O集成。2.3.1.3TMS320C1X的其他芯片1．TMS320C15/E15TMS320C15/E15與TMS32020的代碼和管腳全兼容，提供256字的片內(nèi)RAM和4K字的片內(nèi)ROM〔C15〕或EPROM〔E15〕。TMS320C15的指令周期有200ns和160ns〔TMS320C15-25〕兩種。2．TMS320C17/E17TMS320C17/E17是一個專用的微處理器。它有4K字的片內(nèi)程序ROM〔C17〕或EPROM〔E17〕，一個全雙工串行通信的雙通道串行口，片內(nèi)硬件壓擴器〔律/A律〕，一個用于串行通信的串行口定時器，及一個協(xié)處理器接口。協(xié)處理器接口能夠在處理器和4/8/16位微處理器之間提供直截了當接口。TMS320C17/E17與TMS32020目標代碼兼容，且可用相同的開發(fā)工具。該處理器是基于TMS320C10的CPU內(nèi)核，外加片內(nèi)的外設(shè)儲備器和I/O模塊。TMS320C17/E17可認為是半定制的DSP芯片。表2.1是TMS320第一代產(chǎn)品的比較表。

表2.1TMS320第一代處理器DSP芯片指令周期〔ns〕制造工藝片內(nèi)程序ROM〔字〕片內(nèi)程序EPROM〔字〕片內(nèi)數(shù)據(jù)RAM〔字〕片外程序〔字〕TMS32020200NMOS1.5K1444KTMS32020-25160NMOS1.5K1444KTMS32020-14280NMOS1.5K1444KTMS32020200NMOS1.5K144TMS320C10200CMOS1.5K1444KTMS320C10-25160CMOS1.5K1444KTMS320C15200CMOS4K2564KTMS320C15-25160CMOS4K2564KTMS320E15200CMOS4K2564KTMS320C17200CMOS4K256TMS320C17-25160CMOS4K256TMS320E17200CMOS4K2562.3.2TMS320C2X第二代TMS320DSP芯片包括TMS32020、TMS320C25/E25、TMS320C26及TMS320C28。在這些芯片中，TMS32020是一個過渡的產(chǎn)品，其指令周期為200ns，與TMS32020相當，而其硬件結(jié)構(gòu)那么與TMS320C25一致。在第二代DSP芯片中，TMS320C25是一個典型的代表，其他芯片差不多上由TMS320C25派生出來的。其中TMS320E25將內(nèi)部4K字的ROM改為EPROM；TMS320C26去掉了內(nèi)部的4K字ROM，而將片內(nèi)RAM增加到1.5K字；TMS320C28那么將內(nèi)部ROM增加到8K字。由于TMS320C25的典型性，下面就討論TMS320C25的差不多特點和結(jié)構(gòu)。2.3.2.1TMS320C25的差不多特點SYMBOL183\f"Symbol"\s10\h指令周期：TMS320C25：100ns，TMS320C25-33：120ns，TMS320C25-50：80nsSYMBOL183\f"Symbol"\s10\h片內(nèi)掩膜ROM：4K字SYMBOL183\f"Symbol"\s10\h片內(nèi)RAM：544字，分B0、B1和B2三塊SYMBOL183\f"Symbol"\s10\h程序和數(shù)據(jù)空間均為64K字SYMBOL183\f"Symbol"\s10\h具有8級硬件堆棧、8個輔助寄存器SYMBOL183\f"Symbol"\s10\h具有全靜態(tài)雙緩沖串行口，可與許多串行器件直截了當接口SYMBOL183\f"Symbol"\s10\h與低速片外儲備器通信的等待狀態(tài)插入SYMBOL183\f"Symbol"\s10\h采納HOLD操作的DMASYMBOL183\f"Symbol"\s10\h FFT變換用的比特反轉(zhuǎn)尋址SYMBOL183\f"Symbol"\s10\h擴展精度算術(shù)和自適應(yīng)濾波支持SYMBOL183\f"Symbol"\s10\h從外部儲備器全速執(zhí)行的MAC/MACD指令SYMBOL183\f"Symbol"\s10\h具有在多處理器之間進行同步的能力，支持多處理器共享儲備器SYMBOL183\f"Symbol"\s10\h 1.8μmCMOS工藝，68腳PGA或PLCC封裝2.3.2.2TMS320C25的結(jié)構(gòu)TMS320C25是第二代TMS320中與TMS32020管腳全兼容的CMOS版本，但指令執(zhí)行速度是TMS32020的2倍，且增加了硬件和軟件資源。指令集是TMS32020和TMS32020的超集，在源代碼級與它們兼容。此外，在代碼級與TMS32020兼容，因此，TMS32020的程序可不用修改直截了當在TMS320C25上運行。100ns的指令周期可提供較強的運算能力。由于大部分指令在一個指令周期內(nèi)執(zhí)行，處理器在1秒內(nèi)可執(zhí)行1000萬條指令〔10MIPS〕。運算能力的增加要緊得益于乘累加指令〔MAC〕和帶數(shù)據(jù)移位的乘累加指令〔MACD〕、具有專用算術(shù)單元的8個輔助寄存器、適合于自適應(yīng)濾波和擴展精度運算的指令集支持、比特反轉(zhuǎn)尋址、快速的I/O支持等。指令集中提供在兩個儲備空間中進行數(shù)據(jù)移動的指令。在外部，程序和數(shù)據(jù)儲備空間在同一總線上復(fù)用，從而使得在盡量減少芯片引腳的情形下最大程度地擴大兩個空間的地址范疇。在內(nèi)部，TMS320C25結(jié)構(gòu)通過保持程序和數(shù)據(jù)總線結(jié)構(gòu)分離以使指令全速執(zhí)行來獲得最大的處理能力。芯片內(nèi)部的程序執(zhí)行采納三級流水線形式。流水線對用戶來說是透亮的。然而，在某些情形下流水線可能被打斷〔如跳轉(zhuǎn)指令〕，在這種情形下，指令執(zhí)行時刻要考慮流水線必須清空和重新填充。兩塊大的片內(nèi)RAM在系統(tǒng)設(shè)計時提供了專門大的靈活性，其中一塊既可配置為程序儲備器也可配置為數(shù)據(jù)儲備器。片外64K字的數(shù)據(jù)空間可直截了當尋址，從而使DSP算法實現(xiàn)更為方便。片內(nèi)4K字的掩膜ROM可用來降低系統(tǒng)成本，假設(shè)程序不超過4K字，可使TMS320C25不用擴展片外程序儲備器。剩下的64K字程序空間在片外，大量的程序可在片外儲備器中全速運行。程序也可從片外慢速EPROM中裝入到片內(nèi)高速RAM中全速運行。此外，還有硬件定時器、串行口和數(shù)據(jù)塊搬移功能。下面介紹TMS320C25的儲備器分配、中央算術(shù)邏輯單元〔CALU〕、硬件乘法器、操縱操作、串行口和I/O接口。1．儲備器分配TMS320C25具有4K字的片內(nèi)程序ROM和544字的片內(nèi)RAM。RAM分為三塊：B0、B1、B2。其中，B0塊〔256字〕既可配置為數(shù)據(jù)儲備器〔用CNFD指令〕，也可配置為程序儲備器〔用CNFP指令〕。其余288字〔B1和B2塊〕只能是數(shù)據(jù)儲備器。544字的片內(nèi)RAM可使C25能處理512字的數(shù)據(jù)陣列，如可進行256點復(fù)數(shù)FFT運算，且尚有32字用作中間結(jié)果的暫存。TMS320C25提供片外可直截了當尋址的程序和數(shù)據(jù)空間各64K字。寄存器組包含8個輔助寄存器〔AR0~AR7〕，它們可用作數(shù)據(jù)儲備器的間接尋址和暫存，從而增加芯片的靈活性和效率。這些寄存器既可用指令直截了當尋址，也可用3比特的輔助寄存器指針〔ARP〕間接尋址。輔助寄存器和ARP既可從數(shù)據(jù)儲備器裝數(shù)，也可裝入趕忙數(shù)。寄存器的內(nèi)容也可存入數(shù)據(jù)儲備器中。輔助寄存器組與輔助寄存器算術(shù)單元〔ARAU〕相連接，用ARAU訪問信息表無需CALU參與地址操作，如此可讓CALU進行其他操作。2．中央算術(shù)邏輯單元CALU包含一個16位的定標移位器〔Scaling〕，一個16×16位的并行乘法器，一個32位的累加器和一個32位的算術(shù)邏輯單元〔ALU〕。移位器依照指令要求提供0到16位的數(shù)據(jù)左移。累加器和乘法器輸出端的移位器適合于數(shù)值的歸一化、比特提取、擴展精度算術(shù)和溢出愛護。典型的ALU指令實現(xiàn)包含以下三步：(1)數(shù)據(jù)在數(shù)據(jù)總線上從RAM中獵??；(2)數(shù)據(jù)移交給完成算術(shù)運算的定標移位器和ALU；(3)結(jié)果送回累加器。32位累加器可分為2個16位以進行數(shù)據(jù)儲備：SACH〔高16位〕和ACCL〔低16位〕。累加器有一個進位位可方便加法和減法的多精度運算。3．硬件乘法器TMS320C25具有一個16×16位的硬件乘法器，它能在一個指令周期內(nèi)運算一個32位乘積。有兩個寄存器與乘法器相關(guān)：①16位暫存寄存器TR，用于儲存乘法器的一個操作數(shù)；②32位乘積寄存器PR，用于儲存乘積。乘積寄存器的輸出可左移1位或4位，這關(guān)于實現(xiàn)小數(shù)算術(shù)運算或調(diào)整小數(shù)乘積專門有用。PR的輸出也可右移6位，如此可連續(xù)執(zhí)行128次乘/加而無溢出。無符號乘〔MPYU〕指令可方便擴展精度乘法。4．I/O接口I/O空間由16個輸入口和16個輸出口組成。這些口可提供全16位并行I/O接口。輸入〔IN〕和輸出〔OUT〕操作典型的是2個周期，但假設(shè)用重復(fù)指令，可變成單周期指令。I/O器件映射到I/O地址空間，其方式與儲備器映射方式相同。與不同速度的儲備器或I/O器件接口采納READY線完成。TMS320C25也支持外部程序/數(shù)據(jù)儲備器的DMA，其他處理器通過置HOLD\為低后可完全操縱TMS320C25的外部儲備器，使C25將其地址、數(shù)據(jù)和操縱線呈高阻狀態(tài)。外部處理器和C25的通信可通過中斷來完成。TMS320C25芯片提供兩種DMA方式，一種是加上HOLD后停止執(zhí)行；另一種是C25連續(xù)執(zhí)行，但執(zhí)行是在片內(nèi)ROM和RAM中進行，這可大大提高性能。2.3.2.3TMS320C25的軟件TMS320C25的指令總共有133條，其中97條是單周期指令。在另外36條指令中，21條包括跳轉(zhuǎn)、調(diào)用、返回等，這些指令需重新裝入程序計數(shù)器，使執(zhí)行流水線中斷。另外7條指令是雙字和長趕忙數(shù)指令。剩下的8條指令〔IN，OUT，BLKD，BLKP，TBLR，TBLW，MAC，MACD〕支持I/O操作、儲備器之間的數(shù)據(jù)交換或提供處理器內(nèi)部額外的并行操作，而且這8條指令與重復(fù)計數(shù)器配合使用時可成為單周期指令。這要緊利用了處理器的并行機制，使得復(fù)雜的運算可用專門少的幾條指令來完成。由于大多數(shù)指令用單16位字編碼，故可在一個周期內(nèi)完成。儲備器尋址方式有三種：直截了當尋址、間接尋址和趕忙數(shù)尋址。直截了當尋址和間接尋址都用來訪問數(shù)據(jù)儲備器，趕忙數(shù)尋址利用由程序計數(shù)器確定的儲備器內(nèi)容。使用直截了當尋址方式時，指令字的7位和9位數(shù)據(jù)儲備器頁指針〔DP〕構(gòu)成16位的數(shù)據(jù)儲備器地址。其中，每頁長128字，共有512頁，故可尋址64K的數(shù)據(jù)空間。間接尋址借助于8個輔助寄存器〔AR0~AR7〕。表2.2列出了7種間接尋址方式。其中的比特反轉(zhuǎn)尋址可大大提高FFT運算的I/O效率。其中，OP表示某種運算，NARP表示新的ARP。表2.2TMS320C25的尋址方式尋址方式操作OPA直截了當尋址OP*〔,NARP〕間接尋址；AR不變OP*+〔,NARP〕間接尋址；當前AR加1OP*-〔,NARP〕間接尋址；當前AR減1OP*0+〔,NARP〕間接尋址；AR0加到當前AROP*0-〔,NARP〕間接尋址；當前AR減去AR0OP*BR0+〔,NARP〕間接尋址；AR0加到AR〔〕OP*BR0-〔,NARP〕間接尋址；當前AR減去AR0〔〕2.3.3TMS320C5XTMS320C5X是TI公司的第五代產(chǎn)品，是繼TMS320C1X和TMS320C2X之后的第三代定點DSP處理器。它的核心中央處理器〔CPU〕以TMS320C25的核心CPU為基礎(chǔ)，增強型結(jié)構(gòu)大幅度地提高了整體性能。TMS320C5X工作速度是TMS320C25的2倍以上，關(guān)于TMS320C1X和TMS320C2X具有源代碼向上兼容特性。這種兼容性保留了過去開發(fā)的軟件，便于系統(tǒng)升級到更高性能的DSP系統(tǒng)。TMS320C5X系列有TMS320C50/C51/C52/C53等多種產(chǎn)品，它們的要緊區(qū)別是片內(nèi)RAM、ROM等資源的多少，如TMS320C50內(nèi)部具有10K字RAM和2K字ROM，其中2K字ROM差不多固化了引導(dǎo)程序；TMS320C51內(nèi)部具有2K字RAM和8K字ROM；TMS320C52內(nèi)部具有1K字RAM和4K字ROM，減少了一個串行口；TMS320C53內(nèi)部那么有4K字RAM和16K字ROM。芯片的其他性能那么是完全相同的。下面以TMS320C50為例介紹TMS320C5XDSP芯片。2.3.3.1TMS320C50的差不多特點TMS320C50的要緊特點包括:SYMBOL183\f"Symbol"\s10\h 25/35/50ns的指令周期〔20~40MIPS〕SYMBOL183\f"Symbol"\s10\h 224K×16位最大可尋址外部儲備空間〔64K程序、64K數(shù)據(jù)、64KI/O、32K全局〕SYMBOL183\f"Symbol"\s10\h算術(shù)邏輯單元〔ALU〕，32位累加器〔ACC〕以及32位加法器的緩沖器〔ACCB〕SYMBOL183\f"Symbol"\s10\h并行邏輯單元〔PLU〕SYMBOL183\f"Symbol"\s10\h結(jié)果具有32位的16×16位并行乘法器SYMBOL183\f"Symbol"\s10\h單周期乘累加指令SYMBOL183\f"Symbol"\s10\h具有一個專用算術(shù)單元的8個輔助寄存器，可用于間接尋址SYMBOL183\f"Symbol"\s10\h 8級硬件堆棧SYMBOL183\f"Symbol"\s10\h 0～16位數(shù)據(jù)左移和右移SYMBOL183\f"Symbol"\s10\h兩個間接尋址的循環(huán)緩沖器，用于循環(huán)尋址SYMBOL183\f"Symbol"\s10\h程序代碼的單指令重復(fù)和程序塊重復(fù)SYMBOL183\f"Symbol"\s10\h全雙工同步串行口，用于完成TMS320C5X與其他串行器件之間的直截了當通信SYMBOL183\f"Symbol"\s10\h時分多址訪問〔TDM〕串行口SYMBOL183\f"Symbol"\s10\h內(nèi)部定時器，可用軟件操縱SYMBOL183\f"Symbol"\s10\h 64K并行I/O口，其中16個有儲備器映像SYMBOL183\f"Symbol"\s10\h可軟件編程的等待狀態(tài)發(fā)生器SYMBOL183\f"Symbol"\s10\h擴展保持操作，用于并發(fā)外部DMASYMBOL183\f"Symbol"\s10\h四級流水線操作，用于延遲跳轉(zhuǎn)、調(diào)用、返回指令SYMBOL183\f"Symbol"\s10\h比特反轉(zhuǎn)尋址方式，用于FFT運算SYMBOL183\f"Symbol"\s10\h JTAG掃描仿真接口〔IEEE標準，P1149.1〕1．核心CPUTMS320C5XCPU的增強功能在提高性能和通用性的同時，保持了對TMS320C1X和TMS320C2X源代碼的兼容性。硬件的改進包括：一個32位累加器緩沖器，附加定標能力，利用附加硬件功能的新指令。新的操縱功能包括：獨立的并行邏輯單元〔PLU〕和一組文本交換寄存器。數(shù)據(jù)治理方面的改進包括：采納新的塊搬移指令和儲備器映像寄存器指令。TMS320C50有28個儲備器映像寄存器和16個儲備器映像的I/O口。2．片內(nèi)ROMTMS320C50擁有2K×16位掩蔽ROM，內(nèi)部固化了引導(dǎo)程序。該儲備器把程序從外部ROM/EPROM、串行口或并行I/O口引導(dǎo)至運行速度較快的SRAM中。這塊引導(dǎo)ROM可通過PMST狀態(tài)寄存器中的MP/MC\位從程序儲備空間去除。假如該ROM未選，那么TMS320C50由片外儲備器啟動執(zhí)行。3．片內(nèi)數(shù)據(jù)RAMTMS320C50具有1056字的片內(nèi)RAM，這塊RAM可在每個機器周期內(nèi)訪問兩次〔雙尋址RAM〕，只要兩次訪問不是〝寫〞操作。這塊儲備空間要緊用于儲備數(shù)據(jù)，然而假如需要也可用于儲備程序和數(shù)據(jù)。其配置有兩種方式：所有的1056字都作為數(shù)據(jù)儲備區(qū)，或者將其中的544字作為數(shù)據(jù)儲備器，512字作為程序儲備區(qū)?？赏ㄟ^狀態(tài)寄存器ST1中的CNF位選擇設(shè)置。4．片內(nèi)程序/數(shù)據(jù)RAMTMS320C50還具有9K字的片內(nèi)RAM。這一儲備區(qū)能夠由軟件設(shè)置映射到程序或數(shù)據(jù)儲備空間。程序從片外儲備器引導(dǎo)后，可裝入到該儲備區(qū)全速運行。5．片內(nèi)儲備器安全TMS320C50能夠通過可屏蔽選擇來愛護片內(nèi)儲備器的內(nèi)容。當相關(guān)比特置位時，外部無法訪問片內(nèi)儲備空間。6．有地址映射的軟件等待狀態(tài)發(fā)生器軟件等待狀態(tài)邏輯不需要任何外部硬件就能夠?qū)崿F(xiàn)TMS320C50與速度較慢的片外儲備器和I/O設(shè)備接口。該電路系統(tǒng)擁有16個等待狀態(tài)發(fā)生器，其中可由用戶編程操作的有0，1，2，3和7狀態(tài)。7．并行I/O口TMS320C50共有64KI/O口，其中的16個可映射在數(shù)據(jù)儲備空間。這些口可由IN或OUT指令尋址。具有儲備器映像的I/O口可按儲備器的讀寫方式訪問。I/O口的訪問由IS\線選通。增加簡單的片外地址譯碼電路，就可實現(xiàn)TMS320C50的I/O口與外部I/O設(shè)備的簡單連接。8．串行I/O口TMS320C50有兩個高速串行口。串行口最快可按1/4機器周期〔CLKOUT1〕操作。一個是同步全雙工串行口，發(fā)送和接收都有緩沖，分別由可屏蔽外部中斷信號操縱，數(shù)據(jù)可按照8或16位方式傳輸；另一個串行口為全雙工串口，可設(shè)置為同步方式，也可設(shè)置為時分多址〔TDM〕方式，TDM串行口一樣用于多處理機系統(tǒng)。9．16位硬件定時器16位硬件定時器可由軟件進行操縱，通過設(shè)置相應(yīng)的狀態(tài)位，定時器可工作在停止、重啟動、復(fù)位或不工作等狀態(tài)。10．用戶可屏蔽中斷TMS320C50有4個外部中斷線。片內(nèi)的中斷鎖存電路可實現(xiàn)異步中斷操作。此外，還有5個內(nèi)部中斷：1個定時器中斷和4個串行口中斷。11．JTAG掃描邏輯JTAG掃描邏輯電路用于仿真和測試，采納JTAG可實現(xiàn)在線仿真。2.3.3.2TMS320C50的結(jié)構(gòu)TMS320C50采納了與TMS320C25類似的哈佛型總線結(jié)構(gòu)，通過兩個獨立的數(shù)據(jù)總線和程序總線，最大限度地提高運算速度。指令支持在兩個儲備區(qū)之間的數(shù)據(jù)傳輸。TMS320C50使用32位的ALU和累加器以實現(xiàn)2的補碼運算。ALU是一個通用的算術(shù)單元，它所使用的運算數(shù)據(jù)〔16位〕來自數(shù)據(jù)RAM或來自趕忙數(shù)指令，也能夠是乘積寄存器中32位的乘積結(jié)果。除此之外，ALU還能夠執(zhí)行位操作。累加器儲存ALU的輸出，也為ALU提供下一個輸入。字長為32位的累加器分為高字節(jié)和低字節(jié)。指令提供對低字節(jié)和高字節(jié)的單獨儲備。32位的累加器緩沖器用于臨時快速地儲備累加器的內(nèi)容。除了ALU之外，并行邏輯單元〔PLU〕能夠在不阻礙累加器內(nèi)容的情形下對數(shù)據(jù)進行邏輯操作。PLU提供了高速操縱器需要的位處理能力，并簡化了操縱和狀態(tài)寄存器需要的置位、清零和測試操作。乘法器以單指令周期完成16×16位的乘法，結(jié)果為32位。乘法器由三部分組成，分別是乘法器陣列、PREG〔乘積寄存器〕、TREG0〔臨時寄存器〕。16位的TREG0儲備乘數(shù)，PREG儲存32位的乘積結(jié)果。乘法器中的數(shù)值來自數(shù)據(jù)儲備器，當使用MAC/MACD/MADS/MADD指令時來自程序儲備器，或者來自乘趕忙數(shù)指令〔MPY#〕。片內(nèi)快速乘法器對執(zhí)行諸如卷積、相關(guān)和濾波等差不多的DSP操作十分有效。TMS320C50的定標移位器有一個16位的輸入來自數(shù)據(jù)總線，32位的輸出連接到ALU。定標移位器依照指令的編程使輸入數(shù)據(jù)產(chǎn)生0到16位的左移。移位量取決于指令或移位計數(shù)寄存器〔TREG1〕中的定義值。輸出的最低有效位〔LSB〕補零，最高有效位補0或符號擴展〔取決于狀態(tài)寄存器ST1的符號擴展模式位SXM〕。附加的移位能力使處理器能執(zhí)行數(shù)值定標、二進制位提取、符號擴展運算和溢出防止等功能。8級硬件堆棧用于在中斷及子程序調(diào)用時儲存程序計數(shù)器的內(nèi)容。中斷發(fā)生時，重要寄存器〔ACC、ACCB、ARCR、INDX、PMST、PREG、ST0、ST1和TREG〕壓入堆棧，中斷返回時彈出，實現(xiàn)了無開銷的中斷文本切換。

2.3.4TMS320C2XXTMS320C2XX是繼TMS320C2X和TMS320C5X之后顯現(xiàn)的一種低價格、高性能定點DSP芯片，要緊包括TMS320C20X、TMS320C24X兩個子系列。TMS320C2XX系列DSP芯片具有如下特點：(1)處理能力強。指令周期最短為25ns，運算能力達40MIPS；(2)片內(nèi)具有較大的閃耀儲備器。TMS320C2XX是最早使用閃耀儲備器的DSP芯片。閃耀儲備器具有比ROM靈活、比RAM廉價的特點。TMS320F206和TMS320F207片內(nèi)具有32K字的閃耀儲備器和4.5K字的RAM。利用閃耀儲備器儲備程序，不僅降低了成本，減小了體積，同時系統(tǒng)升級也比較方便；(3)功耗低。TMS320C2XX系列DSP芯片在5V工作時每個MIPS消耗1.9mA，在3.3V工作時每個MIPS消耗1.1mA。使用DSP核的省電模式可進一步降低功耗；(4)資源配置靈活。現(xiàn)有10多種具有不同資源配置的芯片。表2.3是TMS320C2XX系列DSP芯片比較表。此外，TMS320C24X系列芯片為數(shù)字操縱系統(tǒng)的應(yīng)用做了優(yōu)化設(shè)計。表2.3TMS320C2XX系列芯片的資源配置TMS320C2XX指令周期〔ns〕片內(nèi)ROM〔字〕片內(nèi)RAM〔字〕片內(nèi)FLM〔字〕同步串行口異步串行口C20325/35/5054411C20425/35/504K54411C20525/35/504.5K11F20625/35/504.5K32K11F20725/35/504.5K32K21C20935/504K4.5KC2405016K54411F2405054416K11C241508K54411F241505448K11C242504K54411F243505448K112.3.5TMS320C54XTMS320C54X是為實現(xiàn)低功耗、高性能而專門設(shè)計的定點DSP芯片，其要緊應(yīng)用是無線通信系統(tǒng)等。該芯片的內(nèi)部結(jié)構(gòu)與TMS320C5X不同，因而指令系統(tǒng)與TMS320C5X和TMS320C2X等是互不兼容的。TMS320C54X的要緊特點包括：(1)運算速度快。指令周期為25/20/15/12.5/10ns，運算能力為40/50/66/80/100MIPS；(2)優(yōu)化的CPU結(jié)構(gòu)。內(nèi)部有1個40位的算術(shù)邏輯單元，2個40位的累加器，2個40位加法器，1個17×17的乘法器和1個40位的桶形移位器。有4條內(nèi)部總線和2個地址產(chǎn)生器。此外，內(nèi)部還集成了維特比加速器，用于提高維特比編譯碼的速度。先進的DSP結(jié)構(gòu)可高效地實現(xiàn)無線通信系統(tǒng)中的各種功能，如用TMS320C54X實現(xiàn)全速率的GSM需12.7MIPS，實現(xiàn)半速率GSM需26.2MIPS，而實現(xiàn)全速率GSM語音編碼器僅需2.3MIPS，實現(xiàn)IS-54/136VSELP語音編碼僅需12.8MIPS；(3)低功耗方式。TMS320C54X能夠在3.3V或2.7V電壓下工作，三個低功耗方式〔IDLE1、IDLE2和IDLE3〕能夠節(jié)約DSP的功耗，TMS320C54X專門適合于無線移動設(shè)備。用TMS320C54X實現(xiàn)IS54/136VSELP語音編碼僅需31.1mW，實現(xiàn)GSM語音編碼器僅需5.6mW；(4)智能外設(shè)。除了標準的串行口和時分復(fù)用〔TDM〕串行口外，TMS320C54X還提供了自動緩沖串行口BSP〔auto-BufferedSerialPort〕和與外部處理器通信的HPI〔HostPortInterface〕接口。BSP可提供2K字數(shù)據(jù)緩沖的讀寫能力，從而降低處理器的額外開銷，指令周期為20ns時，BSP的最大數(shù)據(jù)吞吐量為50Mbit/s，即使在IDLE方式下，BSP也能夠全速工作。HPI能夠與外部標準的微處理器直截了當接口。表2.4是TMS320C54X系列部分DSP芯片比較表。表2.4TMS320C54X的資源配置TMS320C54X指令周期〔ns〕工作電壓〔V〕片內(nèi)RAM〔字〕片內(nèi)ROM〔字〕串行口BSPHPIC54120/255/3.3/3.05K28K2個標準口C54220/255/3.3/3.010K2K1個TDM口11C54320/253.3/3.010K2K1個TDM口1C54520/253.3/3.06K48K1個標準口11C54620/253.3/3.06K48K1個標準口1C54815/20/253.3/3.032K2K1個TDM口21LC/VC54910/12.5/153.3/2.532K16K1個TDM口21VC5402103.3/1.816K4K212.3.6TMS320C62X這是TI公司于1997年開發(fā)的一種新型定點DSP芯片。該芯片的內(nèi)部結(jié)構(gòu)與往常的DSP芯片不同，內(nèi)部集成了多個功能單元，可同時執(zhí)行8條指令，運算能力達1600MIPS。其要緊特點有：(1)運行速度快。指令周期為5ns，運算能力為1600MIPS；(2)內(nèi)部結(jié)構(gòu)不同于一樣DSP芯片。內(nèi)部同時集成了2個乘法器和6個算術(shù)運算單元，且它們之間是高度正交的，使得在一個指令周期內(nèi)最大能支持8條32bit的指令；(3)指令集不同。為充分發(fā)揮其內(nèi)部集成的各執(zhí)行單元的獨立運行能力，TI公司使用了VelociTT超長指令字〔VLIW〕結(jié)構(gòu)。它在一條指令中組合了幾個執(zhí)行單元，結(jié)合其專門的內(nèi)部結(jié)構(gòu)，可在一個時鐘周期內(nèi)并行執(zhí)行幾個指令；(4)大容量的片內(nèi)儲備器和大范疇的尋址能力。片內(nèi)集成了512K字程序儲備器和512K字數(shù)據(jù)儲備器，并擁有32bit的外部儲備器界面；(5)智能外設(shè)。內(nèi)部集成了4個DMA接口，2個多通道緩存串口，2個32bit計時器；(6)低廉的使用成本。在一個無線基站的應(yīng)用中，每片TMS320C62X能同時完成30路的語音編解碼，每路成本為3美元，而往常的DSP系列最大只能完成5路，每路的成本為7美元。這種芯片適合于無線基站、無線PDA、組合Modem、GPS導(dǎo)航等需要大運算能力的應(yīng)用場合。2.4TI浮點DSP芯片2.4.1TMS320C3XTMS320C3X是TI的第三代產(chǎn)品，也是第一代浮點DSP芯片。TMS320C3X中目前具有TMS320C30、TMS320C31和TMS320C32三種。TMS320C31是TMS320C30的簡化和改進型，它在TMS320C30的基礎(chǔ)上去掉了一樣用戶不常用的一些資源，降低了成本，是一個性能價格比較高的浮點處理器，在國內(nèi)已得到了較廣泛的應(yīng)用。TMS320C32是TMS320C31的進一步簡化和改進。表2.5示出了三種芯片的比較。表2.5三種TMS320C3X芯片的比較特點TMS320C30TMS320C31TMS320C32數(shù)據(jù)/程序總線主總線STRB：32位數(shù)據(jù)，24位地址擴展總線IOSTRB：32位數(shù)據(jù)，13位地址STRB：32位數(shù)據(jù)，24位地址STRB0：8/16/32位STRB1:8/16/32位IOSTRB：32位內(nèi)部RAM2K字2K字512字串行I/O口2個串行口1個串行口1個串行口用戶程序、數(shù)據(jù)ROM4K字/16K字節(jié)無無DMA操縱器單通道單通道雙通道程序和數(shù)據(jù)儲備器寬度32位32位程序16/32位可選數(shù)據(jù)8/16/32位可選外部中斷觸發(fā)電平觸發(fā)電平觸發(fā)電平/邊沿可選中斷矢量表地址固定固定用戶可重定位程序引導(dǎo)無用戶可選用戶可選TMS320C30的指令周期為50/60/74ns，TMS320C31的指令周期為33/40/50/60/74ns，TMS320C32的指令周期那么為33/40/50ns。2.4.1.1TMS320C3X的硬件資源TMS320C30的硬件資源相當豐富。其內(nèi)部包含了2K×32位的快速RAM塊。分開的程序總線、數(shù)據(jù)總線和DMA總線使得取指、讀寫數(shù)據(jù)和DMA操作可并行進行，如CPU能夠在一個周期內(nèi)完成以下操作:在一個RAM塊中存取兩個數(shù)據(jù)值，進行一次外部取指，DMA裝入到另一個RAM塊。64×32位的指令Cache用來儲備經(jīng)常使用的代碼塊，這可大大減少片外訪問的次數(shù)，從而提高程序運行速度。由于主總線的地址總線是24位，因此TMS320C30能夠訪問多達16M的32位字的儲備器空間，程序、數(shù)據(jù)和I/O空間都包含在TMS320C30那個16M字的空間中。TMS320C30有一個40/32位的浮點/整數(shù)乘法器，那個乘法器能夠在單周期內(nèi)完成24位整數(shù)和32位浮點值的乘法，為了達到更高的性能，能夠采納并行指令在單周期內(nèi)完成一次乘法和ALU操作。當乘法器進行浮點乘法時，輸入是32位單精度浮點值，而輸出那么是40位的擴展精度浮點數(shù)。整數(shù)乘法時，輸入是24位，而輸出那么是32位。TMS320C30的整數(shù)/浮點算術(shù)邏輯運算單元ALU能夠進行單周期的32位整數(shù)、32位邏輯數(shù)和40位的浮點數(shù)操作，ALU的運算結(jié)果是32位整數(shù)或40位浮點數(shù)。內(nèi)部的桶形移位器能夠在單周期內(nèi)進行高達32位的左移或右移。內(nèi)部總線CPU1/CPU2和REG1/REG2可從儲備器中取兩個操作數(shù)和從寄存器取兩個操作數(shù)，這就使得對四個操作數(shù)進行乘和加/減能夠在單周期內(nèi)完成。TMS320C30內(nèi)有兩個輔助寄存器算術(shù)單元〔ARAU0和ARAU1〕，它們能夠在單周期內(nèi)產(chǎn)生兩個地址。ARAU的操作是和乘法器及ALU的操作并行進行的。ARAU支持多種尋址方式。TMS320C30提供28個寄存器，這些寄存器能夠由乘法器和ALU操作，能夠用作通用的寄存器。然而，它們也有一些專門的功能，如8個擴展精度的寄存器〔R0~R7〕可當累加器使用，專門適合用于存放擴展精度的浮點結(jié)果。8個輔助寄存器〔AR0~AR7〕支持一系列間接尋址方式，同時能夠用作通用的32位整數(shù)和邏輯寄存器。其他寄存器提供一些系統(tǒng)功能，如尋址、堆棧治理、處理器狀態(tài)、中斷和塊重復(fù)等。TMS320C30的外設(shè)是通過儲備器映射的寄存器對外設(shè)總線進行操縱的，外設(shè)總線由32位數(shù)據(jù)總線和24位地址總線組成，承諾與外設(shè)直截了當通信。TMS320C30的外設(shè)包括兩個可支持8/16/24/32位數(shù)據(jù)交換的串行口和兩個32位定時器。串行口的時鐘能夠由內(nèi)部產(chǎn)生也可由外部提供，串行口的引腳能夠配置為通用的I/O引腳，專門的握手方式可保證TMS320C30與串行口的同步。定時器是通用的32位定時器或事件計數(shù)器，具有兩種信號方式，可由內(nèi)部或外部提供時鐘，每個定時器對應(yīng)有一個I/O引腳，可作為定時器的輸入時鐘或輸出時鐘，也可配置為通用的I/O引腳。片內(nèi)的DMA功能使得CPU與I/O操作可同時進行。DMA操縱器能夠在儲備器的任何地址進行讀寫操作而不干擾CPU的操作，因此TMS320C30可與外部的慢速儲備器或外設(shè)接口而不降低CPU的吞吐量。兩個通用的外部引腳〔XF0，XF1〕可由軟件設(shè)置為輸入或輸出，這兩個引腳也用作TMS320C30的互鎖操作，用于多處理器之間的通信。除了主總線之外，TMS320C30還有一條擴展總線。擴展總線的數(shù)據(jù)線為24位，地址線為13位，其操作可與主總線操作同時進行，也可獨立于主總線。與主總線相比，擴展總線上的I/O口的讀寫周期為2個H1周期，即是主總線的2倍。擴展總線通常用于I/O操作，如A/D、D/A等。TMS320C30內(nèi)部有4K字的ROM，在微運算機方式下，程序由內(nèi)部開始運行。TMS320C31是TMS320C30的簡化和改進型，它去掉了擴展總線、一個串行口和內(nèi)部的4K字ROM，增加了程序的引導(dǎo)功能。當MCBL/MP\引腳為高電平常，工作于微運算機自引導(dǎo)方式，在這種方式下，TMS320C31可從三個特定的地址裝入程序〔BOOT1，BOOT2，BOOT3〕，也可從串行口裝入程序。與EPROM接口時，用戶可用軟件設(shè)定等待周期個數(shù)，因此也可用硬件來產(chǎn)生等待周期，可設(shè)定是按字節(jié)〔8位〕、半字〔16位〕或字〔32位〕裝入，應(yīng)用靈活。從串行口裝入時，采納固定的32位突發(fā)方式。裝入方式設(shè)置是通過復(fù)位之后設(shè)置四個外部中斷之一來實現(xiàn)。TMS320C32是TMS320C31的簡化和改進型。簡化要緊是將內(nèi)部的RAM由2K字減少為512字，以降低成本。改進之處包括：外部儲備器寬度可變，中斷矢量表可重定位，外部中斷可由軟件選擇是電平觸發(fā)依舊邊沿觸發(fā)，DMA操縱器增加了一個通道，此外，還增加了兩種節(jié)電運行方式。TMS320C3X均提供HOLD功能和JTAG仿真功能。2.4.1.2TMS320C3X的軟件資源1．豐富的指令系統(tǒng)TMS320C3X的匯編語言指令集專門適合于數(shù)字信號處理。所有指令占一個機器字長，大部分指令是單周器的。指令集共有113條指令，能夠分為六類:數(shù)據(jù)傳送類、二操作數(shù)算術(shù)/邏輯類、三操作數(shù)算術(shù)/邏輯類、程序操縱類、互鎖操作類及并行操作類。12條數(shù)據(jù)傳送指令可從儲備器中讀一個字裝入寄存器，將一個字從寄存器中存入儲備器中及進行堆棧操作。二操作數(shù)指令有35條，提供整數(shù)、浮點、邏輯運算及多精度算術(shù)操作。17條三操作數(shù)指令能夠在一個指令周期內(nèi)完成具有三個操作數(shù)的運算，其中兩個是源操作數(shù)，另一個是目的操作數(shù)。程序操縱指令共16條，它們阻礙程序的流向，其中有塊重復(fù)指令RPTB和單指令重復(fù)指令RPTS。除了有標準跳轉(zhuǎn)指令外，還有延遲跳轉(zhuǎn)指令，有些指令具有條件運算功能。5條互鎖操作指令要緊用來進行多處理器之間的通信。剩下的28條指令差不多上并行操作指令，每條并行指令由兩條指令用符號〝||〞連接，并行操作指令可使〝||〞前后的兩條指令并行完成。需要注意的是，并不是任意兩條指令都可構(gòu)成并行指令。2．靈活的程序操縱TMS320C3X提供相當靈活的程序流操縱。軟件的程序操縱包括重復(fù)、跳轉(zhuǎn)、調(diào)用、陷阱及返回等。TMS320C3X重復(fù)方式能夠?qū)崿F(xiàn)無開銷循環(huán)。塊重復(fù)指令RPTB能夠使一塊代碼重復(fù)執(zhí)行指定的次數(shù)，而單指令重復(fù)指令RPTS使一條指令重復(fù)執(zhí)行指定的次數(shù)，由于RPTS取指次數(shù)只有一次，因此減少了總線沖突的機會。那個地點需要專門注意的是，RPTS指令禁止中斷，而RPTB無此禁忌。因此在需要中斷的場合，建議采納RPTB指令代替RPTS指令。TMS320C3X提供兩種類型的跳轉(zhuǎn)：標準跳轉(zhuǎn)和延遲跳轉(zhuǎn)。標準跳轉(zhuǎn)第一將流水線清空然后執(zhí)行跳轉(zhuǎn)，這可保證程序計數(shù)器的正確治理，但卻使跳轉(zhuǎn)指令需4個周期才能執(zhí)行完畢。延遲跳轉(zhuǎn)那么相反，它并不將流水線清空，而是保證在程序跳轉(zhuǎn)之前執(zhí)行它下面的3條指令，如此使得跳轉(zhuǎn)指令本身僅需1個指令周期。因此有些指令〔如CALL、RPTB等〕不能顯現(xiàn)在延遲跳轉(zhuǎn)指令下面的3條指令。延遲跳轉(zhuǎn)指令在它下面3條指令完成前禁止中斷。互鎖操作可用來實現(xiàn)多個TMS320C3X之間的通信。通過采納外部信號〔XF0，XF1〕，互鎖操作指令提供強有力的同步機制，可用來實現(xiàn)忙等待循環(huán)、兩個TMS320C3X之間的同步〔無需額外的硬件支撐〕和多個計數(shù)器操縱等。3．流水線操作流水線操作是TMS320C3X具有高性能的特性之一。5個功能單元操縱TMS320C3X的操作：取指〔F〕、譯碼〔D〕、讀操作數(shù)〔R〕、執(zhí)行〔E〕和DMA。流水線操作確實是一個差不多指令的取指、譯碼、讀操作數(shù)和執(zhí)行的并行操作。流水線的結(jié)構(gòu)如圖2.2所示。周期 F D R Em-3 W m-2 X W m-1 Y X W m Z Y X W←完全重疊m+1 Z Y Xm+2 Z Ym+3 Z注：W、X、Y、Z代表指令；F、D、R、E分別代表取指、譯碼、讀操作數(shù)和執(zhí)行。圖2.2TMS320C3X的流水線結(jié)構(gòu)圖中在m周期，流水線完全重疊，4個單元的操作同時進行。5個功能單元的優(yōu)先級從高到低依次是E、R、D、F、DMA。當一條指令的處理差不多預(yù)備好到流水線的下一級，但那一級還沒有預(yù)備好接收新的輸入時，就顯現(xiàn)所謂的流水線沖突。在這種情形下，低優(yōu)先級的單元處于等待狀態(tài)直到高優(yōu)先級的單元完成它的當前操作。盡管DMA的優(yōu)先級最低，但由于DMA操縱器具有自己的數(shù)據(jù)和地址總線，因此，通過合適的數(shù)據(jù)結(jié)構(gòu)，DMA與CPU的沖突能夠減少甚至排除。流水線沖突能夠分為以下三大類：跳轉(zhuǎn)沖突、寄存器沖突和儲備器沖突。這三類沖突都能夠采取相應(yīng)的一些手段予以解決，如由于標準跳轉(zhuǎn)引起的跳轉(zhuǎn)沖突能夠采納延遲跳轉(zhuǎn)的方法來克服。4．尋址方式多樣TMS320C3X支持5類尋址方式，在這些類中又可采納6種尋址類型。5類尋址方式是：①通用尋址方式；②三操作數(shù)尋址方式；③并行尋址方式；④長趕忙數(shù)尋址方式；⑤條件跳轉(zhuǎn)尋址方式。6種尋址類型是：①寄存器尋址；②直截了當尋址；③間接尋址；④短趕忙數(shù)尋址；⑤長趕忙數(shù)尋址；⑥相對尋址。此外，TMS320C30還有兩種數(shù)字信號處理中專門有用的尋址方式，一種是圓周尋址方式，要緊用于卷積和相關(guān)等運算中儲備器循環(huán)緩沖;另一種尋址方式是比特反轉(zhuǎn)尋址，要緊用于FFT運算。2.4.2TMS320C4XTMS320C4X系列浮點處理器是專門為實現(xiàn)并行處理和滿足其他一些實時應(yīng)用的需求而設(shè)計的。其要緊性能包括275MOPS的驚人速度和320Mbyte/s的吞吐量。2.4.2.1TMS320C40的要緊特點(1)具有6個用于處理器間高速通信的通信口。每個口的最大數(shù)據(jù)吞吐量可達20Mbyte/s的異步傳輸速率。處理器之間可直截了當對通，應(yīng)用方便、靈活；(2)6個DMA通道實現(xiàn)了I/O操作與CPU操作的并行化。每個DMA通道都具備自初始化的能力，無需CPU來完成初始化的工作，從而最大限度地保證了CPU的性能，數(shù)據(jù)能夠在處理器內(nèi)存映像的任意范疇內(nèi)傳遞，具有高度的靈活性；(3)CPU的處理能力達275MOPS，數(shù)據(jù)吞吐量為320Mbyte/s。由于高度的并行化，TMS320C40的CPU在每個周期內(nèi)能夠完成11次操作。指令周期的時刻為40ns和50ns。40/32位的單周期浮點/整數(shù)乘法為大運算量的算法提供了高性能。單周期IEEE浮點格式轉(zhuǎn)換為IEEE兼容的處理器提供了一個有效的界面。硬件支持除法和平方根倒數(shù)運算。具有字節(jié)和半字長操縱的能力，以實現(xiàn)快速數(shù)據(jù)壓縮和解壓。源代碼與TMS320C3X兼容，可移植性好。支持線性、循環(huán)和比特反轉(zhuǎn)的尋址方式。單周期跳轉(zhuǎn)、調(diào)用和返回，以實現(xiàn)快速程序操縱。0～31bit的單周期桶形循環(huán)左右移位；(4)兩條分開的外部數(shù)據(jù)、地址總線支持共享儲備器系統(tǒng)和高速數(shù)據(jù)速率、單周期傳輸。端口數(shù)據(jù)傳輸速率高達100Mbyte/s。16G字連續(xù)的程序/數(shù)據(jù)/外設(shè)地址空間為系統(tǒng)設(shè)計帶來最大的靈活性。狀態(tài)管腳標明儲備器訪問類型，以在共享儲備器系統(tǒng)中實現(xiàn)快速、智能化的總線仲裁。分離的地址、數(shù)據(jù)和操縱使能管腳可實現(xiàn)高速總線仲裁。4組儲備器操縱信號支持硬件上不同速率的儲備器，使用者能夠靈活有效地利用各種高、低速率儲備器；(5)片內(nèi)分析模塊支持高效的并行處理調(diào)試。為程序、數(shù)據(jù)和DMA訪問提供了分離的斷點比較器，為快速調(diào)試和開發(fā)提供了片內(nèi)硬中斷的能力。為硬件追蹤設(shè)置了非連續(xù)棧，可方便快速地調(diào)試、開發(fā)。具有事件計數(shù)器。為標準系統(tǒng)連接留有JTAG界面；(6)片內(nèi)程序高速緩沖儲備器〔Cache〕和雙向存取/單周期RAM提高了儲備器訪問的性能。片內(nèi)儲備器包括：128字的指令高速緩沖儲備器；2K字的單周期雙向存取程序/數(shù)據(jù)RAM；ROM中的引導(dǎo)程序支持從8/16/32位中的任一種儲備器通過任一通信端口裝入程序；(7)分開的內(nèi)部程序、數(shù)據(jù)和DMA總線使程序和數(shù)據(jù)的I/O操作高度并行化，最大限度地保證了CPU的性能。2.4.2.2TMS320C40的結(jié)構(gòu)TMS320C40的高性能是通過其高精度、寬動態(tài)范疇的浮點處理單元，大容量的片內(nèi)儲備器，高度的并行化，以及6個DMA協(xié)處理器通道表達出來的。1．CPUTMS320C40有一個基于寄存器的CPU，其組成部分如下：(1)浮點/整數(shù)乘法器通過高度的并行化措施，TMS320C40能夠在一個40ns的指令周期內(nèi)對32位的整型數(shù)或40位的浮點數(shù)完成一次乘法操作。假設(shè)輸入為40位的浮點數(shù)，那么輸出也是40位的浮點數(shù)；假設(shè)輸入為32位的整型數(shù)，那么乘積為64位，輸出既能夠是32個高有效位，也能夠是32個低有效位。(2)算術(shù)邏輯單元〔ALU〕ALU對32位的整型數(shù)、32位的邏輯數(shù)、40位的浮點數(shù)執(zhí)行單周期操作，包括單周期的整型和浮點轉(zhuǎn)換。桶形移位寄存器用來完成單周期的32位左右移位。內(nèi)部總線CPU1/CPU2和REG1/REG2分別連接儲備器和內(nèi)部寄存器，如此就承諾在單周期內(nèi)對4個整型或浮點數(shù)并行進行加/減和乘法運算。(3)輔助寄存器運算單元〔ARAU〕2個輔助寄存器運算單元〔ARAU0和ARAU1〕可在單周期內(nèi)產(chǎn)生2個地址。ARAU與乘法器及ALU并行操作。它們支持帶有偏移的尋址、變址寄存器〔IR0和IR1〕尋址、循環(huán)尋址和比特反轉(zhuǎn)尋址。(4) CPU主寄存器組TMS320C40具有32個主寄存器，其中包括12個40位的擴展精度寄存器〔R0～R11〕，8個32位的輔助寄存器〔AR0～AR7〕，1個32位的數(shù)據(jù)頁指針〔DP〕，32位變址寄存器〔IR0和IR1〕，32位塊長寄存器〔BK〕，32位的系統(tǒng)棧指針〔SP〕，狀態(tài)寄存器〔ST〕，DMA中斷承諾寄存器〔DIE〕，CPU內(nèi)部中斷承諾寄存器〔IIE〕，I/O標志寄存器，32位的重復(fù)計數(shù)器〔RC〕及32位的重復(fù)起始地址寄存器〔RS〕和重復(fù)終止地址寄存器〔RE〕。程序計數(shù)器〔PC〕是一個32位寄存器，裝有下一條要提取指令的地址。盡管PC不是CPU寄存器組的成員，但用修改程序流的指令可對它進行修改。(5) CPU擴展寄存器組擴展寄存器組包括2個專門的指針寄存器：IVTP指向中斷矢量表，TVTP指向陷阱矢量表。2．儲備器組織TMS320C40總的儲備器空間可達4G×32位字。程序儲備器〔片內(nèi)RAM或ROM和外部儲備器〕、定時器、通信口和DMA通道等都包含在這一空間內(nèi)。如此就使得系數(shù)、表、程序代碼或數(shù)據(jù)既可儲備在RAM中，亦可儲備在ROM中，從而使儲備器的利用率達到最高，儲備器空間可按要求分配地址。通過操縱一個外部管腳〔ROMEN〕，儲備器起始的1M字節(jié)的地址空間〔00000000h到000FFFFFh〕既能夠映射到局部地址總線的一部分，也能夠在使用裝入程序時指向片內(nèi)ROM。(1) RAM、ROM和高速緩沖儲備器TMS320C40的片內(nèi)包含2個4K字節(jié)〔1K×32位〕的RAM區(qū)。片內(nèi)ROM區(qū)保留用作引導(dǎo)程序區(qū)。每一個RAM和ROM區(qū)都支持單周期內(nèi)兩次存取。分開的程序總線、數(shù)據(jù)總線和DMA總線，使得指令的讀取、數(shù)據(jù)的讀寫及DMA操作能夠并行進行。例如，在一個周期內(nèi)CPU可在一個RAM塊上存取2個數(shù)據(jù)，執(zhí)行一次外部指令的讀取，同時DMA可對另一個RAM塊作直截了當儲備器存取。一個128×32位的指令高速緩沖儲備器用來儲備經(jīng)常重復(fù)的代碼段，從而大大地減少了必要的片外存取次數(shù)。如此就使代碼能儲備在較慢的、價格較低的片外儲備器。外部總線還可被開釋，以供DMA、外部儲備器操作或系統(tǒng)中的其他設(shè)備使用。(2)內(nèi)部總線操作TMS320C40的高性能在專門大程度上歸功于其內(nèi)部總線結(jié)構(gòu)及由之帶來的并行性。分開的程序總線、數(shù)據(jù)總線和DMA總線使指令的讀取、數(shù)據(jù)的存取和DMA操作能夠并行進行。這些總線連結(jié)C40支持的所有物理空間。程序計數(shù)器〔PC〕與32位的程序地址總線相連，指令寄存器〔IR〕與32位的程序數(shù)據(jù)總線相連，在每一個機器周期內(nèi)能夠讀取一個指令字。32位的數(shù)據(jù)地址總線和32位的數(shù)據(jù)總線在每一個機器周期中支持兩次數(shù)據(jù)的儲備器操作。數(shù)據(jù)總線通過CPU1和CPU2總線傳送數(shù)據(jù)到CPU。CPU1和CPU2總線在每一機器周期可傳送2個數(shù)據(jù)儲備器操作數(shù)到乘法器、ALU及寄存器組。在CPU內(nèi)部還有2條寄存器總線REG1和REG2，它們在每一機器周期內(nèi)，可從寄存器組傳送2個數(shù)據(jù)到乘法器。DMA操縱器由32位地址總線和32位數(shù)據(jù)總線支持。這些總線使DMA能與數(shù)據(jù)及程序總線并行地執(zhí)行儲備器操作。(3)外部總線操作TMS320C40具有2個外部接口：全局總線和局部總線。它們都包含1個32位的數(shù)據(jù)總線、1個31位的地址總線和2組操縱信號。這些總線都可用來對外部程序/數(shù)據(jù)儲備器或I/O進行尋址。這些總線還有一個外部信號，用于等待狀態(tài)的產(chǎn)生。可在軟件操縱下插入附加的等待狀態(tài)。(4)外設(shè)TMS320C40的外設(shè)是通過儲備器映射寄存器，由一專用的外設(shè)總線操縱。這一外設(shè)總線能夠直截了當與外部設(shè)備進行通信。TMS320C40的外設(shè)包括2個定時器和2個串行口。(5)直截了當儲備器訪問〔DMA〕6個通道的片內(nèi)DMA操縱器能夠讀寫儲備器中的任意單元，而不必涉及CPU的操作。因此TMS320C40能夠與相對較慢的外部儲備器和外設(shè)接口而不降低CPU的處理能力。DMA操縱器有自己的地址發(fā)生器、源地址和目的地址寄存器及傳輸計數(shù)器。專用的DMA地址和數(shù)據(jù)總線使CPU與DMA操縱器之間的沖突降到了最低的程度。一個DMA操作包括對儲備器做一塊或單個字的存取操作。DMA協(xié)處理器的一個關(guān)鍵特性確實是它的每一個通道在進行一次數(shù)據(jù)傳輸之前都有自動重新初始化的功能?？偠灾?，由于有一個功能強大的CPU、大規(guī)模的儲備器以及有足夠?qū)挼目偩€來支持其速度，TMS320C40是一個功能強大的DSP芯片。3．CPU寄存器、儲備器和高速緩沖儲備器CPU主寄存器組包括32個寄存器，用來存放乘法器和ALU的操作數(shù)。那個寄存器組包括輔助寄存器、擴展精度寄存器和變址寄存器等。這些寄存器支持尋址、浮點/整型操作、棧操作、處理器狀態(tài)記錄、塊重復(fù)、分支跳轉(zhuǎn)和中斷等功能。CPU擴展寄存器組包括中斷矢量表指針〔IVTP〕和陷阱矢量表〔TVTP〕。TMS320C40能夠訪問的最大儲備器范疇為4G個32位字〔16G字節(jié)〕的程序、數(shù)據(jù)和I/O空間。2個片內(nèi)RAM塊均為1K×32位。片內(nèi)ROM塊包含有自引導(dǎo)程序，每塊都支持單周期內(nèi)2次訪問操作。1個128×32位的指令高速緩存能夠裝入指令代碼中重復(fù)率高的部分。高速緩存大大減少了片外操作的次數(shù)，如此就承諾將指令代碼存放在片外的低速、廉價的儲備器中而又不降低系統(tǒng)的性能。同時由于高速緩存減少了總線上程序指令的讀取次數(shù)，使得在同一物理空間內(nèi)進行的數(shù)據(jù)存取速度大大加快。CPU狀態(tài)寄存器中的3個比特操縱著高速緩沖儲備器的清除、承諾和凍結(jié)。(1) CPU寄存器TMS320C40提供了32個CPU主寄存器〔不包括程序計數(shù)器PC〕和2個擴展寄存器。主寄存器都能夠用作32位的通用寄存器，存放乘法器及ALU的操作數(shù)。除此之外，還有一些更適合于這些寄存器的專門功能。例如12個擴展精度專門適用于存放擴展精度的浮點運算結(jié)果；8個輔助寄存器支持各種間接尋址方式；其余寄存器提供尋址、堆棧治理、處理器狀態(tài)、中斷和塊重復(fù)等系統(tǒng)功能。(2)儲備器分配TMS320C40總的儲備器空間為4G字。有兩種地址編排方式，其區(qū)別僅在前1M字之內(nèi)，由外部引腳ROMEN的值操縱：ROMEN=1時，00000000h~00000FFFh為一個可訪問的片內(nèi)ROM區(qū)〔保留用作引導(dǎo)程序〕，000001FFh~000FFFFFh保留；ROMEN=0時，片內(nèi)ROM不在C40的儲備器空間中，00000000h～000FFFFFh被映射到局部總線上。(3)指令高速緩沖儲備器〔Cache〕128×32位的指令高速緩存不但減少了片外取指的次數(shù)，同時也將外部總線從程序取指中解脫出來，從而能夠被DMA或其他系統(tǒng)部件所采納。Cache能以完全自動的方式工作而無需用戶的干預(yù)。它使用的是LRU〔Leastrecentlyused，最近最少使用〕算法。4．數(shù)據(jù)格式與浮點操作在TMS320C40的體系結(jié)構(gòu)中，數(shù)據(jù)有3種差不多類型：整型、無符號整型和浮點型。TMS320C40對有符號和無符號整型支持短格式和單精度格式，而關(guān)于浮點數(shù)那么支持短格式、單精度和擴展精度3種格式。浮點操作具有迅速、簡單、正確和精度高的特點。專門是TMS320C40能夠以整型運算的速度來執(zhí)行浮點操作，同時還能夠幸免整型運算中的溢出等問題。5．尋址TMS320C40有以下5種尋址類型：(1)寄存器尋址：在一個CPU的寄存器中包含有操作數(shù);(2)直截了當尋址：數(shù)據(jù)地址由數(shù)據(jù)頁指針〔DP〕的16個低有效位和指令字中的16個低有效比特組成;(3)間接尋址：間接尋址是通過一個輔助寄存器和變址寄存器的內(nèi)容來操作在儲備器中的地址。地址運確實是由輔助寄存器運算單元來完成的，同時是無符號的?！草o助寄存器和變址寄存器的所有32位都在間接尋址中用到〕；(4)趕忙尋址：操作數(shù)是指令字中的16個低有效位構(gòu)成的1個16位的趕忙數(shù)；(5) PC相對尋址：PC相對尋址用于分支轉(zhuǎn)移。它用指令字中的16或24個低有效比特來替換程序計數(shù)器〔PC〕的當前值。TMS320C40的尋址方式包括：通用尋址方式、三操作數(shù)尋址方式、并行尋址方式、條件轉(zhuǎn)移尋址方式、圓周尋址方式和比特反轉(zhuǎn)尋址方式。2.4.3TMS320C67X這是TI公司繼定點DSP芯片TMS320C62X系列后開發(fā)的一種新型浮點DSP芯片。該芯片的內(nèi)部結(jié)構(gòu)在TMS320C62X的基礎(chǔ)上加以改進，內(nèi)部同樣集成了多個功能單元，可同時執(zhí)行8條指令，其運算能力可達1GFLOPS。除了具有TMS320C62X系列的特點外，其要緊特點還有：(1)運行速度快。指令周期為6ns，峰值運算能力為1336MIPS，關(guān)于單精度運算可達1GFLOPS，關(guān)于雙精度運算可達250MFLOPS；(2)硬件支持IEEE格式的32比特單精度與64比特雙精度浮點操作；(3)集成了32×32比特的乘法器，其結(jié)果可為32或64比特；(4)TMS320C67X的指令集在TMS320C62X的指令集基礎(chǔ)上增加了浮點執(zhí)行能力，能夠看作是TMS320C62X指令集的超集。TMS320C62X指令能在TMS320C67X上運行，而無需任何改變。與TMS320C62X系列芯片一樣，由于其杰出的運算能力、高效的指令集、智能外設(shè)、大容量的片內(nèi)儲備器和大范疇的尋址能力，那個系列的芯片適合于對運算能力和儲備量有高要求的應(yīng)用場合。2.5多處理器DSP芯片TMS320C8XTI公司除了生產(chǎn)定點和浮點兩類DSP芯片之外，還推出了功能強大的多處理器DSP芯片TMS320C80。該芯片內(nèi)部集成了5個微處理器，處理速度達到每秒20億次操作，與外部交換數(shù)據(jù)的速度為每秒400Mbyte，專門適合于會議電視等多媒體應(yīng)用。1．TMS320C80結(jié)構(gòu)圖2.3所示為TMS320C80的內(nèi)部結(jié)構(gòu)。圖2.3TMS320C80的內(nèi)部結(jié)構(gòu)從圖中能夠看出，TMS320C80是一個多處理器芯片，它集4個可并行處理的高性能DSP芯片、1個RISC主處理器、1個傳輸操縱器、1個視頻操縱器和50K字節(jié)的SRAM等資源于一體，從而使其處理能力達到每秒20億次操作〔2BOPS〕。該芯片可實時實現(xiàn)新一代的視頻壓縮和解壓縮，可廣泛應(yīng)用于會議電視、可視、高速電信、多媒體、圖像和視頻處理、二維和三維圖形加速、虛擬現(xiàn)實、保密、雷達和聲納處理等應(yīng)用場合。2．并行DSP芯片TMS320C80上集成了4個高性能的DSP芯片，這4個DSP芯片既可獨立運行，也可并行工作。采納64位的指令字，以便于在單個周期內(nèi)進行多個并行操作。每個處理器具有專用的高速指令緩沖Cache和專用的數(shù)據(jù)RAM。每個DSP芯片具有4個要緊的功能單元，即1個程序操縱器〔PFC〕、1個數(shù)據(jù)單元和2個地址單元。PFC處理所有的指令執(zhí)行，包括程序計數(shù)器增量、跳轉(zhuǎn)和中斷。3組無開銷循環(huán)操縱器跟蹤循環(huán)計數(shù)和循環(huán)的起始及終止地址，而不增加額外的開銷。循環(huán)操縱器在1個公共的循環(huán)終止地址內(nèi)可支持多至3個嵌套的循環(huán)。數(shù)據(jù)單元可使單周期乘法和算術(shù)邏輯單元〔ALU〕數(shù)據(jù)通路操作并行執(zhí)行。32位的ALU能夠分解為2個16位ALU或4個8位ALU，以便于對低精度的數(shù)據(jù)進行更多的并行操作。ALU數(shù)據(jù)通路內(nèi)專門的擴展器單元可復(fù)制1個1比特值32次、2個1比特值16次或4個8比特數(shù)8次以填滿1個32位字。這些特點關(guān)于減少圖像算法中的軟件開銷專門有關(guān)心。3．傳輸操縱器TMS320C80能夠每秒400M字節(jié)的速度與外部交換數(shù)據(jù)，那個性能要緊依靠于片內(nèi)的傳輸操縱器。在那個地點，傳輸操縱器起智能DMA操縱器的作用，進行對片外儲備器的訪問，使主處理器不增加任何負擔。傳輸操縱器可對二維圖形進行線性和二維尋址，支持三維圖形緩沖。直截了當儲備器接口提供了對多種儲備器的靈活操作，包括DRAM、SDRAM、VRAM和SRAM。此外，優(yōu)先級任務(wù)治理器支持動態(tài)的總線寬度，可支持8至64位數(shù)據(jù)傳輸。靈活的總線寬度滿足了如會議電視等的寬帶應(yīng)用，而不需專用的接口。4．RISC主處理器RISC主處理器〔MP〕進行整個芯片的治理并和諧與系統(tǒng)內(nèi)其他處理器的通信。該處理器是一個32位的RISC處理器，內(nèi)部具有一個運算能力為100MFLOPS并符合IEEE-754標準的浮點單元〔FPU〕，用以實現(xiàn)高效C語言和作為操作系統(tǒng)的平臺。該處理器要緊是適應(yīng)高級語言并和諧片內(nèi)的多處理器資源，可在單周期內(nèi)完成1個64位數(shù)據(jù)的訪問和1個32位取指。與差不多的RISC設(shè)計相比，其專門之處在于MP具有完整的浮點指令和一組專門的矢量浮點指令，這些功能關(guān)于圖像處理和三維圖形來說差不多上必需的。此外，MP還具有31個32位的寄存器，為整數(shù)和浮點操作提供了極大的便利。5．儲備器Crossbar結(jié)構(gòu)TMS320C80的一個重要特點是儲備器Crossbar結(jié)構(gòu)。TMS320C80內(nèi)部有50K字節(jié)的SRAM，這些儲備器被配置為較小的儲備器塊以便于通過那個專門的Crossbar開關(guān)結(jié)構(gòu)實現(xiàn)多個并行的儲備器訪問。Crossbar開關(guān)還便于片內(nèi)處理器共享板上RAM。在TMS320C80中，Crossbar在每個時鐘周期內(nèi)可進行5次取指和10次并行數(shù)據(jù)訪問，從而使傳輸速率達到每秒4.2G字節(jié)。硬件操縱的優(yōu)先級機制使得在同一個周期內(nèi)僅有一個處理器訪問一個特定的RAM。儲備器Crossbar結(jié)構(gòu)增強了系統(tǒng)的高速并行性能。6．視頻操縱器視頻操縱器具有2個可編程的幀定時器，可按水平或縱向格式同時捕捉和顯示圖像。幀定時器可用于任何捕捉/顯示的組合中，對不同速率的圖像捕捉可按異步或同步方式工作。由于幀定時器是軟件可編程的，故可用作通用定時器。在TMS320C80基礎(chǔ)上，TI公司還推出了簡化型的多處理器芯片TMS320C82，其內(nèi)部包含2個處理器、44K字節(jié)的SRAM，性能為每秒15億次操作，由于省略了2個處理器和視頻操縱器，其價格約為TMS320C80的一半。表2.6所示為兩者的性能比較。表2.6TMS320C80/C82的要緊性能比較芯片DSP數(shù)RISC主處理器視頻操縱器傳輸操縱器指令周期〔ns〕尋址空間〔字節(jié)〕