微型計算機(jī)硬件技術(shù)基礎(chǔ)課件

1微型計算機(jī)

硬件技術(shù)基礎(chǔ)

2第1章微型機(jī)系統(tǒng)概述主要內(nèi)容：計算機(jī)系統(tǒng)的層次結(jié)構(gòu)硬件系統(tǒng)的邏輯構(gòu)成和物理構(gòu)成軟件系統(tǒng)微型機(jī)的一般工作過程3一、概述微型計算機(jī)的發(fā)展概況計算機(jī)系統(tǒng)計算機(jī)系統(tǒng)的應(yīng)用4計算機(jī)的發(fā)展概況電子計算機(jī)的發(fā)展：電子管計算機(jī)（1946-1956）晶體管計算機(jī)（1957-1964）中小規(guī)模集成電路計算機(jī)（1965-1970）超大規(guī)模集成電路計算機(jī)（1971-今）電子計算機(jī)按其性能分類：大中型計算機(jī)/巨型計算機(jī)（MainframeComputer）小型計算機(jī)（Minicomputer）微型計算機(jī)（Microcomputer）單片計算機(jī)（Single-ChipMicrocomputer）微型計算機(jī)的核心：微處理器(中央處理器CPU)IntelCPU的發(fā)展見下頁表5Intel微處理器的發(fā)展簡況代發(fā)表年份字長(bits)型號線寬(

m)晶體管數(shù)(萬個)時鐘頻率(MHz)速度(MIPS)一197119724840048008500.20.3<10.05二197488080200.52-40.5三19781982168086/8088802862-32.9134.77-108-20<11-2四198519893280386804861-227.512012-3325-666-1220-40五199332Pentium0.6-0.833060-200100-200六1995199619971999200132P/ProP/MMXPIIPIIIP4P4E0.60.60.35.25-.13.18-.130.095504507508503K-5.5K12.5133-200166-233233-450450-12001300-32003200-4000>300七2002？64Itanium？0.08CPU:2.5KCache:30K800(20條指令/CLOCK)>30006微型計算機(jī)系統(tǒng)的組成微處理器存儲器I/O接口總線硬件系統(tǒng)軟件系統(tǒng)微型計算機(jī)系統(tǒng)微型計算機(jī)(主機(jī))外設(shè)ALU寄存器控制器鍵盤、鼠標(biāo)顯示器軟驅(qū)、硬盤、光驅(qū)打印機(jī)、掃描儀系統(tǒng)軟件應(yīng)用軟件7微型計算機(jī)系統(tǒng)的層次結(jié)構(gòu)用戶應(yīng)用程序系統(tǒng)應(yīng)用程序操作系統(tǒng)機(jī)器指令微指令硬件邏輯電路應(yīng)用程序BIOS硬件邏輯電路從系統(tǒng)結(jié)構(gòu)的觀點從程序員的觀點操作系統(tǒng)8計算機(jī)的應(yīng)用科學(xué)計算天氣預(yù)報、石油勘探、。。。數(shù)據(jù)處理統(tǒng)計、管理、銀行、。。。計算機(jī)控制（自動控制）工業(yè)控制、遙控遙測、機(jī)器人、。。。人工智能思維、行為、推理、。。。計算機(jī)輔助系統(tǒng)-設(shè)計/制造/教學(xué)/…9二、主機(jī)的硬件系統(tǒng)微處理器

系統(tǒng)的核心存儲器

記憶設(shè)備，內(nèi)存/外存總線

信息的傳輸設(shè)備（CPU總線、系統(tǒng)總線）I/O接口

與外設(shè)進(jìn)行信息交換的“橋梁”10微型計算機(jī)的概念結(jié)構(gòu)存儲器I/O接口輸入設(shè)備I/O接口地址總線AB輸出設(shè)備CPU數(shù)據(jù)總線DB控制總線CBI/O接口AB:AddressBus，DB:DataBus，CB:ControlBus11微機(jī)硬件系統(tǒng)組成框圖CPU北橋南橋RAMCacheAGPCRTBIOSKBD，Mouse串行/并行接口HDD/CDROM(IDE)FDDUSBPCIISA前端總線/CPU總線接口卡外設(shè)總線擴(kuò)展槽12主機(jī)板CPU插座芯片組內(nèi)存插槽高速緩存（Cache）CMOS－存放硬件系統(tǒng)參數(shù)系統(tǒng)BIOSPOST,SysInit,Setup,系統(tǒng)服務(wù)總線擴(kuò)展槽串/并行接口

┇主板結(jié)構(gòu)13Intel845GE14三、軟件系統(tǒng)系統(tǒng)軟件應(yīng)用軟件操作系統(tǒng)系統(tǒng)應(yīng)用軟件存儲器管理進(jìn)程管理設(shè)備管理文件管理用戶界面GUI網(wǎng)絡(luò)軟件編譯系統(tǒng)系統(tǒng)維護(hù)程序工具軟件系統(tǒng)增強(qiáng)軟件辦公數(shù)據(jù)庫圖形圖像游戲娛樂。。。15四、馮·諾依曼計算機(jī)結(jié)構(gòu)以運算器為核心、以存儲程序原理為基礎(chǔ)運算器輸出設(shè)備控制器輸入設(shè)備存儲器指令驅(qū)動指令流控制命令數(shù)據(jù)流16五、程序的執(zhí)行過程程序指令1指令2指令3指令4指令n……取指令指令譯碼取操作數(shù)執(zhí)行指令存結(jié)果指令周期操作碼操作數(shù)執(zhí)行17指令執(zhí)行過程取指令指令譯碼取操作數(shù)執(zhí)行指令存結(jié)果問題：1。CPU如何知道從哪里取出程序的第一條指令？——操作系統(tǒng)2。CPU如何按程序控制流執(zhí)行指令？——程序計數(shù)器3。CPU如何知道從哪里取操作數(shù)？——地址、尋址方式18指令執(zhí)行過程(取指/譯碼/執(zhí)行)地址寄存器AR累加器A加法器數(shù)據(jù)寄存器DR指令寄存器IR指令譯碼器ID時序邏輯電路時序控制信號（控制命令）1011000000000101000001000000100011110100內(nèi)部總線存儲器01234程序計數(shù)器PC地址MOVA,5ADDA,8HLT地址總線+1③地址譯碼器讀寫控制電路④輸出地址10110000⑦鎖存指令鎖存數(shù)據(jù)⑥置初值①②輸出指令地址鎖存地址②讀寫命令⑤⑧指令譯碼鎖存輸出19微機(jī)啟動的過程（DOS）打開電源CPU從固定地址處執(zhí)行一條跳轉(zhuǎn)指令系統(tǒng)自檢POST中斷初始化初始化BIOS數(shù)據(jù)區(qū)從磁盤裝入引導(dǎo)程序檢查操作系統(tǒng)文件加載設(shè)備驅(qū)動程序并初始化設(shè)備加載DOS內(nèi)核加載用戶界面BIOSOS20六、常用術(shù)語Bit（位，比特）1個二進(jìn)制位Byte（字節(jié)）8個二進(jìn)制位KB，MB，GB，TBWord（字）2個或多個字節(jié)21§2.1

計算機(jī)中的數(shù)制了解：各種計數(shù)制的特點及表示方法；掌握：各種計數(shù)制之間的相互轉(zhuǎn)換。22一、常用計數(shù)制十進(jìn)制——符合人們的習(xí)慣二進(jìn)制——便于物理實現(xiàn)十六進(jìn)制——便于識別、書寫23十進(jìn)制特點：以十為底，逢十進(jìn)一；

共有0-9十個數(shù)字符號。表示：權(quán)表達(dá)式n：整數(shù)位數(shù)m：小數(shù)位數(shù)24二進(jìn)制特點：以2為底，逢2進(jìn)位；只有0和1兩個符號。(數(shù)后面加B)表示：n：整數(shù)位數(shù)m：小數(shù)位數(shù)25十六進(jìn)制特點：有0--9及A--F共16個數(shù)字符號，

逢16進(jìn)位。(數(shù)后面加H）表示：n：整數(shù)位數(shù)m：小數(shù)位數(shù)26任意K進(jìn)制數(shù)的表示一般地，對任意一個K進(jìn)制數(shù)S都可表示為其中：

Si

--

S的第i位數(shù)碼，可以是K個符號中任何一個；

n,m–

整數(shù)和小數(shù)的位數(shù)；

K

--

基數(shù)；

Ki

--K進(jìn)制數(shù)的權(quán)27例234.98或(234.98)101101.11B或(1101.11)2ABCD.BFH或(ABCD.BF)1628二、各數(shù)制間的轉(zhuǎn)換非十進(jìn)制數(shù)→

十進(jìn)制數(shù)：

按相應(yīng)的權(quán)表達(dá)式展開，再按十進(jìn)制求和。例：24.AH=2×161+4×160+A×16-1=36.625注：A～F分別用10～15代入29十進(jìn)制→非十進(jìn)制數(shù)十進(jìn)制→二進(jìn)制：

整數(shù)：除2取余；小數(shù)：乘2取整。十進(jìn)制→十六進(jìn)制：

整數(shù)：除16取余；小數(shù)：乘16取整。以小數(shù)點為起點求得整數(shù)和小數(shù)的每一位。注：十進(jìn)制轉(zhuǎn)換成任意K進(jìn)制數(shù)與上類似，整：除K取余，小數(shù)：乘K取整。30十進(jìn)制到十六進(jìn)制轉(zhuǎn)換例400.25=（？）H400/16=25-----------余數(shù)=0（個位）25/16=1--------------余數(shù)=9（十位）1/16=0---------------余數(shù)=1（百位）0.25×16=4.0-----------整數(shù)=4（1/10）

即：400.25=190.4H31二進(jìn)制與十六進(jìn)制間的轉(zhuǎn)換用4位二進(jìn)制數(shù)表示1位十六進(jìn)制數(shù)

0000-------------0H┇┇1001-------------9H

1010-------------AH1011-------------BH1100-------------CH1101-------------DH1110-------------EH1111-------------FH32二進(jìn)制與十六進(jìn)制間的轉(zhuǎn)換例：10110001001.110=(?)H

0101

1000

1001.1100

589.C

注意：位數(shù)不夠時要補033§2.2

無符號二進(jìn)制數(shù)的運算二進(jìn)制數(shù)算術(shù)運算邏輯運算無符號數(shù)有符號數(shù):算術(shù)運算34一、無符號數(shù)的算術(shù)運算加法運算減法運算乘法運算除法運算35注意點：對加法：1+1=0（有進(jìn)位）對減法：0-1=1（有借位）對乘法：僅有1×1=1，其余皆為0；乘以2相當(dāng)于左移一位。對除法：除以2則相當(dāng)于右移1位。36例00001011×0100=00101100B

00001011÷0100=00000010B

即：商=00000010B

余數(shù)=11B37二、無符號數(shù)的表示范圍

一個n位的無符號二進(jìn)制數(shù)X，其表示范圍為：

0≤

X≤2n-1

若運算結(jié)果超出這個范圍，則產(chǎn)生溢出。

溢出的判別方法：

運算時，當(dāng)最高位向更高位有進(jìn)位（或借位）時則產(chǎn)生溢出。38例：最高位向前有進(jìn)位，產(chǎn)生溢出。本例中：運算結(jié)果為256，超出８位二進(jìn)制數(shù)所能表示的范圍255。39三、邏輯運算與（∧）或（∨）非（▔）異或（⊕）掌握：邏輯關(guān)系（真值表）和邏輯門。特點：按位運算，無進(jìn)位/借位。40“與”、“或”運算任何數(shù)和“0”相“與”，結(jié)果為0任何數(shù)和“1”相“或”，結(jié)果為1BACABC&≥1A∧B=CA∨B=C41“非”、“異或”運算“非”運算即按位求反兩個二進(jìn)制數(shù)相“異或”：相同則為0，相異則為1AABC1⊕B=AA

B=CB42“與非”、“或非”運算A∧B=CA∨B=CBACABC&≥143四、譯碼器74LS138譯碼器：G1G2AG2BCBAY0Y7????3－8譯碼器原理譯碼使能端譯碼輸入端譯碼輸出端4474LS138真值表使能端輸入端輸出端G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7

01

10

11

0

100100100100100100100100

000

001010011100101110111

11111111

11111111

11111111

11111111

01

111111

101

111111

1

01

1111

1

1

10

1

1111

1

1

1

01

11

1

1

1

1

1

0

1111111

10

111111

1

10

45§2.3

符號數(shù)的表示及運算計算機(jī)中的符號數(shù)的表示方法：

把二進(jìn)制數(shù)的最高位定義為符號位。符號位：“0”表示正，“1”表示負(fù)。把符號也數(shù)值化了的數(shù)，稱為機(jī)器數(shù)。機(jī)器數(shù)所表示的真實的數(shù)值，稱為真值。注：后面的講述均以8位二進(jìn)制數(shù)為例。46例+52=+0110100=0

0110100

符號位數(shù)值位

-52=-0110100=1

0110100

真值機(jī)器數(shù)47一、符號數(shù)的表示：對于符號數(shù)，機(jī)器數(shù)常用的表示方法有原碼、反碼和補碼三種。數(shù)X的原碼記作[X]原，反碼記作[X]反，補碼記作[X]補。注意：對正數(shù)，三種表示法均相同。它們的差別在于對負(fù)數(shù)的表示。48原碼[X]原最高位為符號位，用“0”表示正，用“1”表示負(fù)；數(shù)值部分照原樣寫出即可。優(yōu)點：真值和其原碼表示之間的對應(yīng)關(guān)系簡單，容易理解；缺點：計算機(jī)中用原碼進(jìn)行加減運算比較困難，0的表示不唯一。正式定義為：49數(shù)0的原碼+0=00000000-0=10000000

即：數(shù)0的原碼不唯一。50原碼的例子真值：X=+18=+0010010X=-18=-0010010原碼：[X]原=00010010[X]原=10010010符號符號位n位原碼表示數(shù)值的范圍是：對應(yīng)的原碼是111

1～011

151反碼[X]反對一個數(shù)X：若X>0，則[X]反=[X]原若X<0，則[X]反=對應(yīng)原碼的符號位不變，數(shù)值部分按位求反。正式定義為：52反碼例X=-52=-0110100[X]原=10110100[X]反=11001011530的反碼[+0]反=00000000[-0]反=11111111即：數(shù)0的反碼也不是唯一的。n位反碼表示數(shù)值的范圍是對應(yīng)的反碼是1000～011

154補補碼[X]補定義：若X>0，則[X]補=[X]反=[X]原若X<0，則[X]補=[X]反+1正式定義為：55例X=–52=–0110100[X]原=10110100[X]反=11001011[X]補=[X]反+1=11001100560的補碼[+0]補=[+0]原=00000000[-0]補=[-0]反+1=11111111+1=100000000

n位補碼表示數(shù)值的范圍是對應(yīng)的補碼是1000～011

1對8位字長，進(jìn)位被舍掉57特殊數(shù)10000000該數(shù)在原碼中定義為：-0在反碼中定義為：-127在補碼中定義為：-128對無符號數(shù)，（10000000）B=128588/16位符號數(shù)的表示范圍對8位二進(jìn)制數(shù)：原碼：-127~+127反碼：-127~+127補碼：-128~+127對16位二進(jìn)制數(shù)：原碼：-32767~+32767反碼：-32767~+32767補碼：-32768~+3276759符號二進(jìn)制數(shù)與十進(jìn)制的轉(zhuǎn)換對用補碼表示的二進(jìn)制數(shù)：

1）求出真值

2）進(jìn)行轉(zhuǎn)換60例將一個用補碼表示的二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。[X]補=00101110B真值為：0101110B

正數(shù)所以：X=+46[X]補=11010010B真值不等于：-1010010B

負(fù)數(shù)而是：X=[[X]補]補=[11010010]補

=-0101110=-4661二、符號數(shù)的算術(shù)運算通過引進(jìn)補碼，可將減法運算轉(zhuǎn)換為加法運算。即：[X+Y]補=[X]補+[Y]補

[X-Y]補=[X+(-Y)]補

=[X]補+[-Y]補其中X，Y為正負(fù)數(shù)均可，符號位參與運算。62補碼的運算是基于模的運算

模(module)就是一個計數(shù)系統(tǒng)的最大容量。例如鐘表的模為12，8位二進(jìn)制數(shù)的模為28，等等。

凡是用器件進(jìn)行的運算都是有模運算，運算結(jié)果超過模的部分會被運算器自動丟棄。因此，當(dāng)器件為n位時，有

X=2n+X(mod2n)根據(jù)定義，

[X]補=2n+X(mod2n)因此可得，

[X

Y]補=

2n+

2n+(X

Y)(mod2n)

=(2n+X)+(2n

Y)(mod2n) =[X]補+[

Y]補63例X=-0110100，Y=+1110100，求X+Y=？[X]原=10110100[X]補=[X]反+1=11001100[Y]補=[Y]原=01110100所以：[X+Y]補=[X]補+[Y]補

=11001100+01110100=01000000X+Y=+100000064符號數(shù)運算中的溢出問題兩個8位帶符號二進(jìn)制數(shù)相加或相減時，若

C7

C6＝1

則結(jié)果產(chǎn)生溢出。

其中：C7為最高位的進(jìn)(借)位；

C6為次高位的進(jìn)(借)位。對16位或32位的運算，也有類似結(jié)論。65觀察以下四種情況哪個溢出？10110101

+10001111

10100010001000010

+011000111010010101000010

+11001101

100001111CASE1:CASE2:CASE3:假定以下運算都是有符號數(shù)的運算。00100010

+11001101

11101111CASE4:66例：若：X=01111000，Y=01101001

則：X+Y=即：次高位向最高位有進(jìn)位，而最高位向前無進(jìn)位，產(chǎn)生溢出。（事實上，兩正數(shù)相加得出負(fù)數(shù)，結(jié)果出錯）67§2.4

定點數(shù)與浮點數(shù)定點數(shù)：小數(shù)點位置固定不變的數(shù)。小數(shù)點的位置：純小數(shù)純整數(shù)符號X1X2Xn…小數(shù)點位置符號X1X2Xn…小數(shù)點位置68浮點數(shù)浮點數(shù)來源于科學(xué)記數(shù)法例如：+123.5=+0.123×103-0.001235=-0.123×10-2浮點數(shù)：用階碼和尾數(shù)表示的數(shù)，尾數(shù)通常為純小數(shù)。

2E×F數(shù)符階E階符尾數(shù)F小數(shù)點位置階碼6980x86中使用的IEEE標(biāo)準(zhǔn)浮點數(shù)單精度浮點數(shù)（階碼偏移7FH）雙精度浮點數(shù)（階碼偏移3FFH）數(shù)符階E(11位)尾數(shù)F(52位)，整數(shù)部分默認(rèn)為1小數(shù)點位置數(shù)符階E(8位)尾數(shù)F(23位)，整數(shù)部分默認(rèn)為1小數(shù)點位置31302322063625251070例：將1011.10101用8位階碼、15位尾數(shù)的規(guī)格化浮點數(shù)形式表示。解：因為1011.10101＝0.101110101×24

所以要求的浮點數(shù)為：000001001011101010000000階碼階符數(shù)符尾數(shù)（后補0到15位）用IEEE標(biāo)準(zhǔn)單精度浮點數(shù)重做上題。因為1011.10101＝1.01110101×23,階為7FH+3=82H=10000010B所以要求的浮點數(shù)為：0100000100111010100000000000000071§2.4

計算機(jī)中的編碼用于表示非數(shù)值型數(shù)據(jù)。常用的二種：BCD碼用二進(jìn)制編碼的十進(jìn)制數(shù)ASCII碼美國標(biāo)準(zhǔn)信息交換代碼72BCD碼壓縮BCD碼用4位二進(jìn)制碼表示一位十進(jìn)制數(shù)，一個字節(jié)可放2位十進(jìn)制數(shù)。非壓縮BCD碼用8位二進(jìn)制碼表示一位十進(jìn)制數(shù)，高4位總為0。73BCD碼與二進(jìn)制數(shù)之間的轉(zhuǎn)換先轉(zhuǎn)換為十進(jìn)制數(shù)，再轉(zhuǎn)換二進(jìn)制數(shù)；反之同樣。例：(00010001.00100101)BCD=11.25=1011.01B74ASCII碼字符的編碼，一般用7位二進(jìn)制碼表示。見教材附錄A用8位二進(jìn)制數(shù)表示時，最高位總為0，因此最高位（D7位）可作為奇偶校驗位。熟悉16進(jìn)制數(shù)0-F的ASCII碼：30H-39H，41H-46H75ASCII碼的校驗奇校驗加上校驗位后編碼中“1”的個數(shù)為奇數(shù)。例：A的ASCII碼是41H（1000001B），以奇校驗傳送則為C1H（11000001B）偶校驗加上校驗位后編碼中“1”的個數(shù)為偶數(shù)。上例若以偶校驗傳送，則為41H。76§3.1

微處理器的一般結(jié)構(gòu)運算器算術(shù)邏輯運算，由加法器和(ALU)一些輔助邏輯電路組成指令流控制控制器時序控制，產(chǎn)生節(jié)拍定時信號指令譯碼和操作控制寄存器組存放臨時數(shù)據(jù)、運算的中間結(jié)果、運算特征、操作數(shù)地址性能：8位→16位→

32位(主流)→

64位(趨勢)主要部件77§3.28086微處理器主要內(nèi)容：8086外部引線及功能；8086的內(nèi)部結(jié)構(gòu)和特點；8086的工作時序。788086的硬件特性16位微處理器，CMOS型，40引腳DIP封裝16位數(shù)據(jù)總線，20位地址總線功耗：＋5V，360mA（低功耗型80C86僅需10mA）輸入特性：輸入電流≤0.01mA邏輯0：≤0.8V邏輯1：≥2.0V輸出特性：邏輯0：≤0.45V，最大2.0mA邏輯1：≥2.4V，最大-0.4mA輸出引腳負(fù)載能力：74HC、74ALS、74AS、74F負(fù)載≤10個74LS負(fù)載≤5個74、74S負(fù)載≤1個79一、指令流水線取指令指令譯碼取操作數(shù)執(zhí)行指令存放結(jié)果CPU執(zhí)行一條指令的過程類似于工廠生產(chǎn)流水線，被分解為多個小的步驟，稱為指令流水線。原料調(diào)度分配生產(chǎn)線成品倉庫出廠數(shù)據(jù)和程序指令控制器的調(diào)度分配ALU等功能部件處理后的數(shù)據(jù)存儲器輸出80指令流水線指令流水線有兩種運作方式：串行方式：

取指令和執(zhí)行指令在不同的時刻按順序執(zhí)行。并行方式：取指令和執(zhí)行指令可同時執(zhí)行，需要有能并行工作的硬件的支持。81串行工作方式8086以前的CPU采用串行工作方式取指令1執(zhí)行1取指令2執(zhí)行2CPUBUS忙碌忙碌取指令3執(zhí)行3忙碌空閑空閑空閑t1t0t2t3t4t56個周期執(zhí)行了3條指令82并行工作方式8086CPU采用并行工作方式取指令1取指令2取指令3取指令4執(zhí)行1執(zhí)行2執(zhí)行3BUS忙碌執(zhí)行4CPUt1t0t2t3t4t5取指令5執(zhí)行5忙碌忙碌忙碌忙碌忙碌6個周期執(zhí)行了5條指令83并行操作的前提取指令部件和指令執(zhí)行部件要能夠并行工作；各部件執(zhí)行時間基本相同，否則需再細(xì)分；取指令部件取出的指令要能暫存在CPU內(nèi)部某個地方；指令執(zhí)行部件在需要時總能立即獲得暫存的指令；需要解決轉(zhuǎn)移指令問題。84*超級流水線和超標(biāo)量結(jié)構(gòu)超級流水線指令的執(zhí)行步驟分得更細(xì)，流水線長度更長例如，PIII為14個階段，P4為20個階段有利于提高主頻轉(zhuǎn)移分支時的效率？解決：分支預(yù)測、推測執(zhí)行超標(biāo)量結(jié)構(gòu)對流水線中的關(guān)鍵“崗位”設(shè)置多個相同的執(zhí)行單元——多個工人完成一道工序P4：倍頻ALU×2，F(xiàn)PU×2（其中一個為并行FPU）AthlonXP：ALU×6，并行FPU×3組858086CPU的特點采用并行流水線工作方式：

通過設(shè)置指令預(yù)取隊列（IPQ）實現(xiàn)對內(nèi)存空間實行分段管理：

將內(nèi)存分段并設(shè)置地址段寄存器，以實現(xiàn)對1MB空間的尋址。支持多處理器系統(tǒng)：8087FPU執(zhí)行部件取指部件868086CPU的兩種工作模式8086可工作于兩種模式下，即：

最小模式和最大模式。最小模式不支持8087。存儲器和I/O控制信號全部由CPU產(chǎn)生。最大模式支持8087。CPU的部分信號線被用作8087的控制，因此需要由8288總線控制器來產(chǎn)生這些控制信號。注：80286以后的CPU不再區(qū)分這兩種工作模式。87最小模式下的連接示意圖8086CPU??控制總線數(shù)據(jù)總線地址總線地址鎖存器數(shù)據(jù)總線緩沖器ALE時鐘發(fā)生器8284A地址/數(shù)據(jù)82868282Vcc

MN/MXDENDT/R88最大模式下的連接示意圖8088CPU數(shù)據(jù)總線地址總線地址鎖存器數(shù)據(jù)總線緩沖器時鐘發(fā)生器總線控制器控制總線8284A8288ALECLK

MN/MX82828286GND898288總線控制器最大模式下，8288總線控制器產(chǎn)生某些CPU不再提供的控制信號。8288產(chǎn)生的信號包括：獨立的I/O控制命令：IORC、IOWC獨立的存儲器控制命令：MRDC、MWTC中斷響應(yīng)信號和總線控制信號以上三組信號取代了最小模式的：ALE、WR、IO/M、DT/R、DEN、INTA908288總線控制器邏輯框圖控制邏輯命令信號產(chǎn)生器控制信號產(chǎn)生器狀態(tài)譯碼器S0S1S2CLKAENCENIOBDT/RDENMCE/PDENALEMCE/PDEN:PIC主控級連/IO設(shè)備數(shù)據(jù)輸出控制信號IOB=0時，PIC主控級連；否則，用于允許I/O總線收發(fā)器MRDC（MEMR）MWTC（MEMW）AMWCIORC（IOR）IOWC（IOW）AIOWCINTA（INTA）91二、8086CPU的引線及功能引腳定義的方法可大致分為：每個引腳只傳送一種信息（如RD）電平的高低代表不同的含義（如M/IO）在不同模式下有不同的名稱和定義（如WR/LOCK）分時復(fù)用引腳（如AD15～AD0）引腳的輸入、輸出分別傳送不同的信息（如RQ/GT0）92最小模式下的主要引線MN/MX

工作模式控制=0（接地）：工作于最大模式；=1（接Vcc）：工作于最小模式。93最小模式下的主要引線地址總線、數(shù)據(jù)總線：AD15～AD0：三態(tài)地址/數(shù)據(jù)復(fù)用引腳。ALE=1時作為地址線A16～A0，ALE=0時作為數(shù)據(jù)線D16～D0。傳送地址時為輸出，傳送數(shù)據(jù)時為雙向。A19-A16/S6-S3：輸出，三態(tài)地址/狀態(tài)復(fù)用引腳。ALE=1時作為地址線A19～A16，ALE=0時作為控制信號。94最小模式下的主要引線控制信號：WR：輸出，三態(tài)寫選通信號，表示CPU正在寫數(shù)據(jù)到MEM或I/O設(shè)備。RD：輸出，三態(tài)讀信號，表示CPU正在從總線上讀來自于MEM或I/O設(shè)備的數(shù)據(jù)。M/IO：輸出，三態(tài)區(qū)分是讀寫存儲器還是讀寫I/O端口（即地址總線上的地址是存儲器地址還是I/O端口地址）。95最小模式下的主要引線DEN：輸出，三態(tài)數(shù)據(jù)總線允許信號。用來打開外部數(shù)據(jù)總線緩沖器。DT/R：輸出，三態(tài)表明CPU正在傳送還是接收數(shù)據(jù)，用來作為外部數(shù)據(jù)總線緩沖器的方向控制；ALE：輸出地址鎖存允許信號，表示地址/數(shù)據(jù)總線上傳輸?shù)氖堑刂沸盘?。以上三個信號的用法見下頁圖96數(shù)據(jù)/地址分離電路(最小模式)8282或’3738086BHE/S7A19-A16/S6-S3AD15-AD0OE8286或’245OEDIRD15-D0DT/RALESTBA19-A0BHE地址總線數(shù)據(jù)總線DENCPU總線系統(tǒng)總線97最小模式下的主要引線RESET：輸入復(fù)位信號，保持4個以上時鐘周期的高電平時將引起CPU進(jìn)入復(fù)位過程（IF清0，并從存儲單元FFFF0H開始執(zhí)行指令）；BHE/S7：輸出高8位數(shù)據(jù)總線允許。在讀/寫操作期間允許高8位數(shù)據(jù)總線D16～D8有效（即讀/寫數(shù)據(jù)的高8位）。READY：輸入準(zhǔn)備就緒。用于與存儲器或I/O接口的同步。=0時CPU進(jìn)入等待狀態(tài)（插入1個或多個等待周期）。98READY引腳的作用總線周期T2T1T3T4時鐘周期總線周期T2T1T3TwaitT4標(biāo)準(zhǔn)總線周期增加了等待狀態(tài)的總線周期若在T3周期上升沿檢測到READY=0，將插入等待周期，插入的個數(shù)取決于READY何時變?yōu)?。采樣99中斷請求和響應(yīng)信號INTR：輸入可屏蔽中斷請求輸入端，CPU要檢查IF狀態(tài)NMI：輸入非屏蔽中斷請求輸入端，CPU不檢查IF狀態(tài)INTA：輸出中斷響應(yīng)信號，表示CPU已進(jìn)入中斷響應(yīng)周期。此信號常用來選通中斷向量號。100總線保持信號HOLD：輸入總線保持請求。用來直接存儲器存取(DMA)。當(dāng)CPU以外的其他設(shè)備要求占用總線以便訪問存儲器時，通過此引腳向CPU發(fā)出請求。HOLD=1時，CPU停止執(zhí)行指令，并將地址/數(shù)據(jù)總線和控制總線中的所有三態(tài)控制線置為高阻狀態(tài)。HLDA：輸出總線保持響應(yīng)。CPU對HOLD信號的響應(yīng)信號。指示CPU已進(jìn)入保持狀態(tài)。101其他信號TEST：輸入測試信號。執(zhí)行WAIT指令時將測試此引腳的狀態(tài)。=0時，WAIT指令相當(dāng)于空操作(NOP)。=1時，WAIT指令將重復(fù)測試直到它變?yōu)?。通常此引腳與8087算術(shù)協(xié)處理器相連。CLK：輸入時鐘引腳。為CPU提供基本的定時信號。占空比必須為33％(高1/3，低2/3)。102三、8086CPU的內(nèi)部結(jié)構(gòu)8086內(nèi)部由兩部分組成：執(zhí)行單元（EU）總線接口單元（BIU）結(jié)構(gòu)103執(zhí)行單元功能：執(zhí)行指令，具體操作如下

從IPQ中取指令代碼

譯碼

完成指定的操作

結(jié)果保存到目的操作數(shù)

運算特征保存在標(biāo)志寄存器FLAGS（僅對影響標(biāo)志的指令）104總線接口單元功能：從內(nèi)存中取指令到指令預(yù)取隊列IPQ；負(fù)責(zé)與內(nèi)存或I/O接口之間的數(shù)據(jù)傳送；在執(zhí)行轉(zhuǎn)移指令時，BIU將清除IPQ，然后從轉(zhuǎn)移的目的地址處開始取指令并重新填充IPQ。1058086結(jié)構(gòu)特點小結(jié)有EU和BIU兩個獨立的、同時運行的部件二者通過IPQ構(gòu)成一個兩工位流水線指令被EU和BIU按流水線方式處理：提高了CPU的運行速度；提高了CPU的執(zhí)行效率；降低了對存儲器存取速度的要求。106四、8086的工作時序工作時序分為很多小的時間片:時鐘周期

一個時鐘脈沖所持續(xù)的時間。時鐘周期越短，CPU執(zhí)行速度越快?？偩€周期

通過總線對存儲器或I/O接口進(jìn)行一次訪問所需要的時間。一般包括4個時鐘周期。

在5MHz的工作頻率時，一個標(biāo)準(zhǔn)總線周期為0.8μs。107總線周期中各時鐘周期的操作T1周期CPU向存儲器或I/O發(fā)送地址CPU向地址/數(shù)據(jù)分離器（地址鎖存器）發(fā)送ALE信號T2周期給存儲器或I/O發(fā)送寫入的數(shù)據(jù)測試READY引腳狀態(tài)，以決定是否插入等待周期發(fā)出RD或WR信號T3周期等待存儲器或I/O存取數(shù)據(jù)完成使數(shù)據(jù)在CPU與存儲器或I/O之間傳輸T4周期寫入數(shù)據(jù)讀/寫總線周期的信號波形見下頁圖。108數(shù)據(jù)寫入存儲器時的總線操作

——寫總線周期①由ALE信號將地址鎖存到地址鎖存器②DEN=0并且DT/R=1時打開總線緩沖器，將其放到系統(tǒng)數(shù)據(jù)總線上③此信號與M/IO信號共同構(gòu)成存儲器寫控制信號，將數(shù)據(jù)寫入存儲器109數(shù)據(jù)從存儲器讀出的總線操作

——讀總線周期③DEN=0并且DT/R=0時打開總線緩沖器，將其放到CPU總線上，供CPU讀入較完整的讀總線周期②此信號與M/IO信號共同構(gòu)成存儲器讀控制信號①由ALE信號將地址鎖存到地址鎖存器110§3.38086內(nèi)部寄存器組8086寄存器組又稱為8086的程序設(shè)計模型它是程序設(shè)計中惟一可見的CPU部件它是系統(tǒng)程序設(shè)計員的操作對象含14個16位寄存器，按功能可分為三類：通用寄存器，8個段寄存器，4個控制寄存器，2個1118086寄存器概貌SPIPFLAGSAHALBHBLCHCLDHDLAXBXCXDXBPSIDICSDSESSS通用寄存器控制寄存器段寄存器16位16位112一、通用寄存器數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）113數(shù)據(jù)寄存器用途：存放臨時數(shù)據(jù)和存放運算操作數(shù)。（例）每個均為16位，但又可分為2個8位寄存器，即：AXAH，ALBXBH，BLCXCH，CLDXDH，DL例如：若(AX)＝1234H,則(AH)＝12H,(AL)＝34H114數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器所有I/O指令都通過AX（AL）與接口傳送信息;中間運算結(jié)果也多放于AX（AL）中；乘除法指令的一個操作數(shù)必須在AX（AL）中。BX：基址寄存器在間接尋址中用于存放操作數(shù)的基地址。CX：計數(shù)寄存器用于在循環(huán)指令或串操作指令中存放計數(shù)值。DX：數(shù)據(jù)寄存器在間接尋址的I/O指令中存放I/O端口地址；在32位乘除法運算時，存放高16位數(shù)。115地址指針寄存器SP：堆棧指針寄存器其內(nèi)容為堆棧棧頂?shù)钠频刂?；任何堆棧操作后，SP都會自動增/減量。BP：基址指針寄存器在間接尋址中用于存放操作數(shù)的基地址；常用于訪問存放在堆棧中的數(shù)據(jù)。116BX與BP在應(yīng)用上的區(qū)別作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為基址寄存器，默認(rèn)情況下：用BX作為指針?biāo)L問的數(shù)據(jù)在數(shù)據(jù)段（DS段）；用BP作為指針?biāo)L問的數(shù)據(jù)在堆棧段（SS段）。注：間接尋址時

僅BX、BP、SI、DI可用于存儲器尋址；

僅DX可用于I/O尋址。117變址寄存器SI：源變址寄存器，用于訪問源操作數(shù)DI：目標(biāo)變址寄存器，用于訪問目的操作數(shù)常用于操作數(shù)的間接尋址或變址尋址。在串操作指令中，SI存放源操作數(shù)的偏移地址，而DI存放目標(biāo)操作數(shù)的偏移地址。118二、段寄存器用于存放邏輯段的段基地址（簡稱段地址）CS：代碼段寄存器。代碼段存放指令代碼DS：數(shù)據(jù)段寄存器ES：附加段寄存器SS：堆棧段寄存器：指示堆棧區(qū)域的位置這兩個段存放操作數(shù)堆棧段SS數(shù)據(jù)段DS/ES代碼段CS119三、控制寄存器IP：指令指針寄存器其內(nèi)容為下一條要執(zhí)行的指令的偏移地址。FLAGS：標(biāo)志寄存器存放指令執(zhí)行結(jié)果的特征：有些指令（如算術(shù)指令）要改變FLAGS的內(nèi)容(影響FLAGS)；有些指令對FLAGS無影響。6個狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF）3個控制標(biāo)志位（IF，TF，DF）P71例ODITSZAPC1502467891011FLAGS120§3.48086的存儲器組織8086可訪問1MB的存儲空間（為什么？）哪個寄存器能夠放得下20位的地址？用分段的方法解決。段是存儲器中的一塊區(qū)域段起始于存儲器內(nèi)16字節(jié)整倍數(shù)的邊界處。段首地址的最低4位一定為0用段和偏移的組合訪問存儲單元每個段最大為64KB，最小為16B（為什么？）所有存儲單元的地址都由段地址加偏移地址組成段地址被裝入段寄存器中以供尋址使用偏移地址用于在64KB存儲器段內(nèi)選擇任一單元121段和偏移設(shè)段起始地址=60000H段地址偏移地址0～FFFFH6A000H12H60000H6000段寄存器偏移地址＝A000H···0000段地址(16位)段起始地址×××???×××122物理地址和邏輯地址物理地址:存儲單元的硬件地址物理地址=段地址×16(或段地址左移4位)+偏移地址邏輯地址:段和偏移形式的地址邏輯地址用于匯編語言程序設(shè)計以下地址都是邏輯地址的例子：2500H:0100H段地址A000H偏移地址0001H123例1：已知CS=1055H，DS=250AHES=2EF0H，SS=8FF0H

數(shù)據(jù)段中某操作數(shù)偏移地址=0204H各段首地址=?畫出各段在內(nèi)存中的分布該操作數(shù)的物理地址=?這個例子說明：段與段可以不連續(xù)段之間可以重疊10550H250A0H2EF00H8FF00HDS段ES段SS段

CS段124默認(rèn)段和偏移寄存器8086規(guī)定了訪問存儲器段的規(guī)則：此規(guī)則定義了段地址寄存器和偏移地址寄存器的組合方式，其默認(rèn)規(guī)則如下表：段地址默認(rèn)偏移地址用于訪問CSIP指令SSSP、BP堆棧中的數(shù)據(jù)DSBX、DI、SI、8位或16位數(shù)數(shù)據(jù)段中的數(shù)據(jù)ES串指令的DI目標(biāo)串操作數(shù)125例2：設(shè)當(dāng)前執(zhí)行的程序中某條指令的物理地址為5A1F6H，則程序所在的段的段地址=？當(dāng)前CS的內(nèi)容為多少？解：（有多個解，求出任意一個即可）5A1F6H=5A10H×10H+00F6H所以，段地址=5A10H，CS的內(nèi)容為5A10H

想一想，還有哪些解？思考題：設(shè)當(dāng)前數(shù)據(jù)段位于存儲器的A8000H到B7FFFH的地址空間，問DS的內(nèi)容應(yīng)是什么才能訪問該數(shù)據(jù)段的所有存儲單元？126堆棧及堆棧段的使用堆棧：內(nèi)存中一個特殊區(qū)域，用于存放需要保護(hù)的數(shù)據(jù)。堆棧按后進(jìn)先出方式工作堆棧通過SS（段地址）和SP（偏移地址）來訪問——堆棧指針堆棧的數(shù)據(jù)壓入方向是從高地址到低地址，彈出方向則相反(堆棧指針的變化舉例)常用于響應(yīng)中斷子程序調(diào)用參數(shù)傳遞127例3：若已知（SS）=1000H（SP）=2000H則堆棧段的段起始地址=？棧頂?shù)刂?？若該段最后一個單元地址為10100H則棧底單元的偏移地址=？段起始棧底棧頂堆棧段···128§3.580X86微處理器了解：80X86存儲器尋址方式80386CPU的特點及存儲管理*Pentium微處理器129一、80X86的存儲器尋址方式實地址模式用段地址和偏移地址的組合尋址內(nèi)存的第一個1MB空間段地址在段寄存器（CS、DS、ES、SS）中保護(hù)虛地址模式80286、80386、80486、Pentium～Pentium4

尋址空間（每個段的大?。?0286：224（8MB）80386以上：232（4GB）虛擬地址空間64TB（8K+8K個描述符）段地址在內(nèi)存的描述符中，描述符由段寄存器的內(nèi)容來選擇（為什么這樣做?）130保護(hù)模式的存儲器尋址1MB實模式存儲器擴(kuò)展存儲器由段寄存器提供段信息由描述符提供段信息FFFFFH00000H100000H兩種方式中的偏移地址的用法相同131保護(hù)虛地址模式描述符（Descriptor）用于描述存儲器段的位置、大小、訪問權(quán)限所有的描述符統(tǒng)一放在內(nèi)存中的描述符表中全局描述符表GDT（系統(tǒng)中只有一個）中斷描述符表IDT（系統(tǒng)中只有一個）包含了指向256個中斷處理程序入口地址的描述符局部描述符表LDT（每個任務(wù)一個）GDT和IDT的基地址由GDTR和IDTR給出LDT的基地址由LDTR（16位選擇子）間接給出選擇子（Selector，選擇符）指定描述符在描述符表中的位置（偏移量）132如何訪問描述符段寄存器內(nèi)容（選擇子）全局描述符表局部描述符表描述符表GDTR150GDT描述符······線性地址空間偏移當(dāng)前訪問的段存儲器133描述符的格式（80386以上）訪問權(quán)限段界限(L19-L16)G(粒度)G=1，界限要乘以4KB，即段的大小為4KB～4GB；G=0，段的大小為0～1MB。D(16/32)D=1，寄存器和偏移地址均為32位；D=0時均為16位。AV(段有效)AV=1，段有效；AV=0，段無效。訪問權(quán)限：在保護(hù)方式下控制存儲的訪問。如：能否讀寫、優(yōu)先級別、段如何擴(kuò)展等。158765430段基址(B31～B24)DG0AV02461357段基址(B23～B16)段基址(B15～B0)段界限(L15～L0)134例:0008HDS描述符表FF00000010000092段界限段基地址00100000H001000FFH數(shù)據(jù)段描述符存儲器粒度=0GDTR00000000HFFFFFFFFH135選擇子的格式選擇子：加載到段寄存器中的內(nèi)容選擇子（Selector）：13位TIRPL153210從8192個全局描述符或8192個局部描述符中選擇一個描述符=0使用GDTR作為描述符表的段基址，即訪問GDT=1使用LDTR作為描述符表的段基址，即訪問LDT請求者優(yōu)先級別00最高，11最低136訪問局部描述符表LDT將選擇子裝入LDTR（用LLDT指令）：（以下操作由CPU自動完成）根據(jù)LDTR中的選擇子到GDT中選擇一個LDT的描述符（即LDT的描述符在GDT中）：這個描述符給出了LDT的基地址和段界限；它被自動復(fù)制到LDTR的高速緩沖區(qū)中?？梢钥闯觯琇DTR是GDT中的某個LDT描述符的偏移地址，見下頁圖示。以后就可以用LDTR高速緩沖區(qū)中的基地址來訪問局部描述符表了。137訪問局部描述符表LDT選擇子GDTR150GDTLDT描述符······LDTR基地址界限權(quán)限LLDT偏移量150LDT······段寄存器偏移量138二、80386CPU主要特性：全32位結(jié)構(gòu)(ALU、BUS、Reg)，可處理8/16/32位數(shù)據(jù)物理尋址空間232字節(jié)（4GB）外部數(shù)據(jù)總線傳輸率為33MB/s片內(nèi)集成MMU，支持段式或頁式虛擬存儲管理和特權(quán)保護(hù)虛存空間64TB，1MB或4GB/段，16384段/任務(wù)4級特權(quán)層：一般OS為0、1、2級，用戶程序為3級實地址方式、虛擬8086方式和保護(hù)方式硬件支持多任務(wù)，一條指令可完成任務(wù)轉(zhuǎn)換，轉(zhuǎn)換時間≤17us更先進(jìn)的流水線結(jié)構(gòu)：16字節(jié)指令隊列時鐘速度：16～33MHz1391.內(nèi)部結(jié)構(gòu)分三個部分：總線接口單元（BIU）與存儲器和接口間的數(shù)據(jù)傳送中央處理單元（CPU）指令預(yù)取部件、指令譯碼部件、執(zhí)行部件指令譯碼和執(zhí)行存儲器管理單元（MMU）段管理部件、頁管理部件地址轉(zhuǎn)換、虛存管理內(nèi)部結(jié)構(gòu)1402.主要引線功能D0～D31：雙向，32位數(shù)據(jù)總線

；A2～A31：輸出，30位地址總線；BE0～BE3

：字節(jié)選通輸出，與30位地址線結(jié)合可相當(dāng)于32位地址；W/R：輸出，寫/讀控制信號；D/C：輸出，數(shù)據(jù)傳送周期/控制周期；BS16：輸入，有效則總線寬度為16位；ADS：輸出，地址信號有效；NA：輸入，下一地址請求信號；其他信號與8086基本一致1413.內(nèi)部寄存器組共34個內(nèi)部寄存器8個通用寄存器（32/16/8位）6個段寄存器（16位）指令指針（32/16位）標(biāo)志寄存器（32/16位）4個系統(tǒng)地址寄存器（32+20位/16位）控制寄存器調(diào)試和測試寄存器142通用寄存器組（32/16/8位）EAXEBXECXEDXESIEDIEBPESP低16位可分為兩個8位寄存器低16位可作為獨立的寄存器注：32位尋址時，這8個32位寄存器全部可用于提供偏移地址。143段寄存器（16位）CSDSESSSFSGS每個16位段寄存器對應(yīng)一個64位的高速緩沖段描述符一旦選擇子裝入段寄存器，相應(yīng)的段描述符立刻被自動裝入高速緩沖段描述符中新增的2個段寄存器144指令指針及標(biāo)志寄存器（32位）指令指針EIP標(biāo)志寄存器EFLAGS（增加了4個標(biāo)志位）

IOPL——指定I/0操作處于哪個特權(quán)級；

NT——當(dāng)前任務(wù)是否嵌套于另一任務(wù)；

RF——調(diào)試結(jié)束，下一條指令后恢復(fù)程序的執(zhí)行；

VM——是否工作于虛擬8086方式

EFLAGS145系統(tǒng)地址段寄存器（程序不可見）GDTR——48位全局描述符表寄存器指示全局描述符表的基地址(32位)和表的界限(16位)IDTR——48位中斷描述符表寄存器指示中斷描述符表的基地址(32位)和表的界限(16位)TR——16位任務(wù)狀態(tài)寄存器LDTR——16位局部描述符表寄存器以上這些寄存器不直接被程序訪問。146程序不可見的寄存器CSDSESSSFSGS基地址界限權(quán)限TRLDTR基地址界限GDTRIDTR基地址界限權(quán)限程序不可見區(qū)域描述符（寄存器）高速緩沖區(qū)1474.80386的工作模式小結(jié)實模式只允許CPU訪問第一個1MB存儲器空間實模式存儲器/常規(guī)內(nèi)存每次加電/復(fù)位后默認(rèn)的工作方式存儲單元的地址都由“段＋偏移”組成保護(hù)模式允許CPU訪問所有存儲器空間段地址由描述符提供，描述符由選擇子在描述符表中選擇分頁機(jī)制虛擬8086模式在保護(hù)模式下模擬多個8086工作環(huán)境地址轉(zhuǎn)換148三、Pentium4CPU簡介物理特性（三個版本）2000.8Willamette0.18u鋁工藝1.4GHz～

2.0GHzSocket423/3400萬晶體管，Socket478/4200萬晶體管FSB400/533MHz12KμOps+8KBL1+256KBL22001.2Northwood0.13u鋁/銅工藝1.6GHz～

3.06GHzSocket478，5500萬晶體管FSB

533/800MHz12KμOps+8KBL1+512KBL2+2MBL3(XE版本)2004.2Prescott0.09u銅工藝2.8GHz～？Socket478/SocketT，12500萬晶體管FSB800MHz16KμOps+16KBL1+1MBL2149Pentium4CPU簡介Netburst體系結(jié)構(gòu)2個2xALU＋1個1xALU，兩個2x

AGU(地址)超級流水線，20級高級動態(tài)執(zhí)行亂序執(zhí)行：一條指令暫時不能執(zhí)行時，后面的指令可繼續(xù)執(zhí)行推測執(zhí)行：為保證流水線不間斷，先執(zhí)行再判斷，發(fā)現(xiàn)預(yù)測錯誤時再返回錯誤點重新開始同時執(zhí)行126條指令同時執(zhí)行48個讀取操作和24個存儲操作增強(qiáng)的分支預(yù)測能力分支目標(biāo)緩存BTB，可追蹤4096個分支目標(biāo)地址新型緩存體系結(jié)構(gòu)12K微指令追蹤緩存，存放已執(zhí)行過的指令，以便分支預(yù)測錯誤時能夠立即恢復(fù)到錯誤的分支點8KBL1數(shù)據(jù)緩存256KB～512KBL2高級傳輸緩存4倍速總線接口總線頻率100MHz（133MHz）*4＝400MHz（533MHz）FSB150§4.1

總線的基本概念總線概念；總線分類及其特點151總線的一般概念總線是一組導(dǎo)線和相關(guān)的控制、驅(qū)動電路的集合。總線是計算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的通道。任一時刻，只能有一個部件/設(shè)備通過總線發(fā)送數(shù)據(jù)，其他部件只能處于接收狀態(tài)。152總線的分類及特點按傳送信息的類型劃分?jǐn)?shù)據(jù)總線（DataBus，DB）傳輸數(shù)據(jù)信息，雙向三態(tài)其寬度決定了其數(shù)據(jù)傳輸能力例如，ISA總線為16位，PCI總線為32/64位地址總線（AddressBus，AB）傳輸?shù)刂沸畔?，單向三態(tài)其寬度決定了微機(jī)系統(tǒng)的尋址能力例如，ISA為24位，可尋址16MB；PCI為32/64位，可尋址4GB/224TB控制總線（ControlBus，CB）傳輸控制信號、時序信號和狀態(tài)信號特點各異：三態(tài)、入/出/雙向等特性均不相同153總線的分類及特點（續(xù)）按總線的層次結(jié)構(gòu)CPU總線/前端總線（FSB）直接由CPU引腳引出的總線，例如，P4CPU與GMCH（北橋）之間的總線局部總線（只出現(xiàn)在80386以后的微機(jī)系統(tǒng)中）CPU總線與系統(tǒng)總線之間的總線它一側(cè)通過北橋與CPU總線連接，另一側(cè)通過南橋與系統(tǒng)總線連接，例如PCI總線系統(tǒng)總線與總線擴(kuò)展槽連接的總線，如ISA和EISA總線外部總線主機(jī)與外設(shè)之間的總線，如USB和IEEE1394其他AGP，專用視頻接口，專用于顯卡與內(nèi)存之間的數(shù)據(jù)傳輸SCSI，標(biāo)準(zhǔn)的設(shè)備接口，可連接15臺外設(shè)IDE/EIDE，外部存儲設(shè)備接口，每個接口可連接2臺設(shè)備154§4.2

總線的結(jié)構(gòu)系統(tǒng)各部件與總線的連接方式單總線結(jié)構(gòu)雙總線結(jié)構(gòu)多總線結(jié)構(gòu)155單總線結(jié)構(gòu)CPUMMI/OI/OI/O缺點：高速的存儲器與低速的I/O接口競爭總線，影響了存儲器的讀寫速度156雙總線結(jié)構(gòu)面向CPU的雙總線結(jié)構(gòu)CPUMI/OI/OI/O缺點：存儲器與I/O設(shè)備的數(shù)據(jù)傳輸必須通過CPU157雙總線結(jié)構(gòu)面向存儲器的雙總線結(jié)構(gòu)CPUMI/OI/OI/O158多總線結(jié)構(gòu)系統(tǒng)中擁有兩個以上的總線159§4.3

總線的基本功能數(shù)據(jù)傳送控制仲裁控制數(shù)據(jù)校驗與糾錯隔離與驅(qū)動160一、總線傳送控制同步方式收、發(fā)雙方嚴(yán)格地按統(tǒng)一的基準(zhǔn)時鐘信號執(zhí)行相應(yīng)的動作不適合于在同一系統(tǒng)中既有高速部件又有低速部件的環(huán)境PCI總線屬于同步方式總線異步方式傳輸過程無需統(tǒng)一時鐘的同步，用“請求”和“應(yīng)答”信號來協(xié)調(diào)傳輸速度慢半同步方式總體上仍是同步方式(使用基準(zhǔn)時鐘)，傳輸操作與時鐘同步設(shè)置“等待”狀態(tài)線，在無法按時完成操作時，用此狀態(tài)線強(qiáng)制對方延長一個或多個時鐘周期ISA總線即屬于半同步方式總線161同步方式的時序地址數(shù)據(jù)時鐘總線周期總線周期時鐘周期162異步方式的時序地址/數(shù)據(jù)(發(fā)送方)請求(接收方)應(yīng)答163半同步方式的時序地址數(shù)據(jù)時鐘就緒等待一個時鐘周期164二、總線的仲裁控制多個設(shè)備都要使用總線時，決定由哪個設(shè)備使用總線的方法。80x86微機(jī)中采用的是獨立請求方式鏈?zhǔn)讲樵兎绞姜毩⒄埱蠓绞?65三、總線隔離與驅(qū)動不操作時把功能部件與總線隔離同一時刻只能有一個部件發(fā)送數(shù)據(jù)到總線上提供驅(qū)動能力數(shù)據(jù)發(fā)送方必須提供足夠的電流以驅(qū)動多個部件提供鎖存能力信息緩存和信息分離166總線電路中常用的芯片三態(tài)總線驅(qū)動器驅(qū)動、隔離單向、雙向鎖存器信息緩存（有些同時具有總線驅(qū)動能力）信息分離（如地址與數(shù)據(jù)的分離）167三態(tài)總線驅(qū)動器輸入輸出OE輸入輸出OE輸入輸出OE輸入輸出OE168典型總線驅(qū)動器芯片8286/74LS245——8雙向總線驅(qū)動器內(nèi)部包含8個雙向三態(tài)門828674LS245A0A1A2A3A4A5A6A7OEB0B1B2B3B4B5B6B7TOE：輸出允許。

T：方向。T=0，B→A；T=1，A→B169典型總線驅(qū)動器芯片74LS244——8總線驅(qū)動器內(nèi)部包含8個單向三態(tài)門，分為兩組分別控制74LS244E1E21A11A21A31A42A12A22A32A41Y11Y21Y31Y42Y12Y22Y32Y41組輸出2組輸出1組輸入2組輸入170鎖存器DCPQQCPDQQ001110DCPQOEOCPDQ0011ISTB171典型鎖存器芯片8282/74LS373——具有三態(tài)正相輸出的鎖存器內(nèi)部包含8個D觸發(fā)器828274LS3738D鎖存器DI0DI1DI2DI3DI4DI5DI6DI7