2024年大學(xué)試題(計(jì)算機(jī)科學(xué))-計(jì)算機(jī)組成原理筆試歷年真題薈萃含答案

2024年大學(xué)試題(計(jì)算機(jī)科學(xué))-計(jì)算機(jī)組成原理筆試歷年真題薈萃含答案（圖片大小可自由調(diào)整）答案解析附后卷I一.參考題庫(共25題)1.CPU對DMA請求和中斷請求的響應(yīng)時(shí)間是否一樣？為什么？2.什么是總線？它有什么用途？試舉例說明。3.編寫中斷程序的一個(gè)重要任務(wù)是為各中斷源設(shè)置中斷屏蔽碼。假設(shè)某處理機(jī)共有4個(gè)中斷源，這4個(gè)中斷源D1、D2、D3、D4的中斷優(yōu)先級從高到低分別是1級、2級、3級和4級。當(dāng)4個(gè)中斷源同時(shí)申請中斷服務(wù)時(shí)，如果要求處理機(jī)響應(yīng)中斷服務(wù)請求和實(shí)際為各中斷源服務(wù)的先后次序均為D1、D2、D3、D4，請為這4個(gè)中斷源設(shè)置中斷屏蔽碼。4.采用補(bǔ)碼進(jìn)行加減運(yùn)算（用六位二進(jìn)制表示，左邊二位為符號位），并使用雙符號位溢出判斷公式來判斷結(jié)果是否溢出？若溢出，是哪一種溢出？ ①：14+（-8）=？ ②：（-11）-7=？5.某機(jī)16位字長指令格式如下： 其中：D是形式地址，采用補(bǔ)碼表示（包括一位符號位）；M是尋址方式； M=0立即尋址； M=1直接尋址（這時(shí)D為地址，是無符號數(shù)）； M=2間接尋址； M=3變址尋址（變址寄存器Ri，16位）； M=4基址尋址（基址寄存器Rb，16位）； M=5相對尋址。寫出各種尋址方式的有效地址的計(jì)算表達(dá)式。6.什么是同步控制？什么是異步控制？什么是聯(lián)合控制？在同步控制方式中，什么是三級時(shí)序系統(tǒng)？7.已知cache命中率H=0.98，主存存取時(shí)間是cache存取時(shí)間的4倍，已知主存存取周期為200ns，求cache/主存的效率和平均訪問時(shí)間。8.CPU中有哪幾個(gè)最主要的寄存器？它們的主要作用是什么？9.什么是多重中斷？實(shí)現(xiàn)多重中斷的必要條件是什么？10.什么是指令周期？指令周期是否有一個(gè)固定值？為什么？11.Cache做在CPU芯片內(nèi)有什么好處？12.外部設(shè)備有哪些主要功能？可以分為哪些大類？各類中有哪些典型設(shè)備？13.在一個(gè)32位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66MHZ，假設(shè)總線最短傳輸周期為4個(gè)時(shí)鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？14.一個(gè)n+1位整數(shù)原碼的數(shù)值范圍是（）。 A、AB、BC、CD、D15.假設(shè)機(jī)器字長為16位，用定點(diǎn)補(bǔ)碼小數(shù)表示時(shí)，一個(gè)字所能表示的范圍是（）。 A、AB、BC、CD、D16.一臺模擬機(jī)的數(shù)據(jù)通路如圖所示，其中ALU完成加、減、傳送（X）三種操作，MUX是三選一多路開關(guān)，R1～R3是通用寄存器。RAM是雙端口存儲器，其中DRAM為數(shù)據(jù)存儲器（CE1為讀寫使能，RD/WE#為讀/寫命令），IRAM為指令存儲器（只讀）。AR為數(shù)據(jù)地址存儲器，PC為程序計(jì)數(shù)器（具有自動加1功能），IR為指令寄存器。所有的單箭頭為控制微命令。畫出存數(shù)指令“STA（R3），R2”的指令周期流程圖，標(biāo)明建立數(shù)據(jù)通路的微命令。PC中已存放指令地址，DRAM的數(shù)據(jù)地址由R3提供，寫入數(shù)據(jù)由R2提供。 17.試從五個(gè)方面說明程序中斷方式和DMA方式有何區(qū)別？18.某8位微型機(jī)地址碼為18位，若使用4K×4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲器，試問：CPU如何選擇各模塊板？19.寫出1100、1101、1110、1111對應(yīng)的漢明碼。20.畫出計(jì)算機(jī)硬件組成框圖，說明各部件的作用及計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)。21.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)： 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作： T0時(shí)刻完成D→總線； T1時(shí)刻完成總線→A； T2時(shí)刻完成A→總線； T3時(shí)刻完成總線→B。22.計(jì)算機(jī)的硬件是由哪些部件組成的？它們各有哪些功能？23.什么叫信號線的分時(shí)復(fù)用？試比較采用專用信號線和分時(shí)復(fù)用信號線各自的優(yōu)缺點(diǎn)？24.什么是高速緩沖存儲器？它與主存是什么關(guān)系？其基本工作過程如何？25.什么是I/O接口，與端口有何區(qū)別？為什么要設(shè)置I/O接口？I/O接口如何分類？卷II一.參考題庫(共25題)1.請用代數(shù)化簡法將下列各邏輯表達(dá)式化成最簡式。 2.畫一個(gè)具有雙向傳輸功能的總線邏輯圖。3.設(shè)某機(jī)的指令格式、有關(guān)寄存器和主存內(nèi)容如下，X為尋址方式，D為形式地址，請?jiān)谙卤碇刑钊胗行У刂稥及操作數(shù)的值。 4.靜態(tài)MOS存儲器與動態(tài)MOS存儲器存儲信息的原理有何不同？為什么動態(tài)MOS存儲器需要刷新？一般有哪幾種刷新方式？5.計(jì)算機(jī)的系統(tǒng)軟件包括哪幾類？說明它們的用途。6.利用1M×8位的SRAM芯片，設(shè)計(jì)一個(gè)1M×16位的存儲器，畫出地址總線、數(shù)據(jù)總線、控制總線（片選CS#、訪存允許E#、讀寫命令R/W#）的連接圖。數(shù)據(jù)總線、地址總線均用雙線表示，標(biāo)注其寬度。7.簡述CPU維護(hù)的相關(guān)知識。8.PCI總線的主要性能和特點(diǎn)？9.計(jì)算機(jī)中設(shè)置Cache的作用是什么？能否將Cache的容量擴(kuò)大，最后取代主存，為什么？10.設(shè)某機(jī)字長為32位，CPU有32個(gè)32位通用寄存器，有8種尋址方式包括直接尋址，間接尋址、立即尋址、變址尋址等，采用R—S型單字長指令格式。共有120條指令，試問：若采用間接尋址，則可尋址的最大存儲空間為多少？如果采用變址尋址呢？11.試從下面七個(gè)方面比較程序查詢、程序中斷和DMA三種方式的綜合性能。 （1）數(shù)據(jù)傳送依賴軟件還是硬件。 （2）傳送數(shù)據(jù)的基本*單位。 （3）并行性。 （4）主動性。 （5）傳輸速度。 （6）經(jīng)濟(jì)性。 （7）應(yīng)用對象。12.磁盤組有6片磁盤，最外兩側(cè)盤面可以記錄，存儲區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層密度為400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分，問：盤組總存儲容量是多少？13.比較程序直接控制方式、程序中斷控制方式、直接存儲器存取控制方式（或DMA方式）的特點(diǎn)。？14.馮·諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是什么？它由哪些主要組成部分？15.x=0.1101×210、y=-0.1010×211，尾數(shù)和階符都采用補(bǔ)碼表示，都采用雙符號位表示法。求x+y。16.指令格式如下圖所示，機(jī)器字長為16位，其中OP為操作碼字段，Ms和Md分別為尋址方式，Rs和Rd為通用寄存器，Ms和Rs組成了源操作數(shù)，Md和Rd組成了目的操作數(shù)。 請分析： （1）指令格式是何種指令格式？ （2）請解釋說明，該指令可以指定多少種操作？ （3）若源操作數(shù)和目的操作數(shù)各有8種尋址方式，則該系統(tǒng)可以具有多少個(gè)通用寄存器？17.簡述指令系統(tǒng)的分類。18.什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？19.一個(gè)8K×8位的動態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256×256形式，存取周期為0.1μs。試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？20.設(shè)有兩個(gè)浮點(diǎn)數(shù)N1=2j1×S1，N2=2j2×S2，其中階碼2位，階符1位，尾數(shù)4位，數(shù)符1位。設(shè)j1=（-10）2，S1=（+0.1001）2j2=（+10）2，S2=（+0.1011）2求N1×N2，寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果。21.對于3.6.2節(jié)所介紹的k=8，r=4的能糾錯(cuò)一位的海明碼，若編碼為100110111100，試判斷該海明碼是否有誤，若有，請糾正，并寫出其8位正確的有效信息。22.試比較同步通信和異步通信。23.某機(jī)字長16位，CPU地址總線18位，數(shù)據(jù)總線16位，存儲器按字編址，CPU的控制信號線有：MREQ#（存儲器訪問請求，低電平有效），R/W#（讀寫控制，低電平為寫信號，高電平為讀信號）。試問：【＊＊，★，包捷5.2，編號3.3，3.5.2】若為該機(jī)配備2K×16位的Cache，每塊8字節(jié)，采用2路組相聯(lián)映象，試寫出對主存地址各個(gè)字段的劃分（標(biāo)出各個(gè)字段的位數(shù)）；若主存地址為462EH，則該地址可映象到Cache的哪一組？24.控制器有哪些基本功能？它可分為哪幾類？分類的依據(jù)是什么？25.將指令Cache和數(shù)據(jù)Cache分開又有什么好處？卷III一.參考題庫(共25題)1.磁盤組有6片磁盤，最外兩側(cè)盤面可以記錄，存儲區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層密度為400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分，問：共有多少柱面？2.簡述常見的輸入設(shè)備。3.什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？4.某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：平均等待時(shí)間為多少？5.什么是微命令和微操作？什么是微指令？微程序和機(jī)器指令有何關(guān)系？微程序和程序之間有何關(guān)系？6.以模型機(jī)組成為背景，試分析下面指令，寫出指令的操作流程。ADDX（R1），（R2）7.設(shè)主存容量為3個(gè)頁面，進(jìn)程對頁面的需求序列為3，4，2，6，4，3，7，4，3，6，3，4，8，4，6，試用列表求分別采用FIFO和LRU+FIFO替換策略時(shí)的命中率。當(dāng)主存容量增加到4個(gè)頁面時(shí)，兩替換策略命中率又是多少？8.簡述數(shù)值數(shù)據(jù)的三要素？9.假設(shè)下面的值存放在指定的存儲器地址和寄存器中,則指令imull$16，(%eax，%edx,4)將更新的寄存器或存儲器位置，以及得到的值分別為多少？（） A、0x100；0x100B、0x104；0XabC、0x10C；0x110D、0x108；0x1410.CRT的顯示適配器中有一個(gè)刷新存儲器，說明其功能。刷存的容量與什么因素有關(guān)？若CRT的分辨率為1024*1024像素點(diǎn)，顏色深度為24位，問刷新存儲器的存儲容量是多少？11.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plugandplay？哪些總線有這一特點(diǎn)？12.輸入輸出接口的主要功能是什么？13.CPU的地址總線16根（A15-A0，A0是低位），雙向數(shù)據(jù)總線16根（D15-D0），控制總線中與主存有關(guān)的信號有/MREQ（允許訪存，低電平有效），R/W（高電平讀命令，低電平寫命令）。主存地址空間分配如下：0～8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32k地址空間為用戶程序區(qū)，最后（最大地址）4k地址空間為系統(tǒng)程序工作區(qū)。上述地址為10進(jìn)制，按字編址?，F(xiàn)有如下芯片： 請從上述芯片中選擇芯片設(shè)計(jì)該計(jì)算機(jī)主存儲器，畫出主存邏輯框圖，注意畫選片邏輯（可選用門電路及譯碼器）。14.說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。15.一個(gè)容量為16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時(shí)，各需要多少片？ 1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位16.已知x=0.1011，y=－0.1101，求x÷y（用補(bǔ)碼加減交替法進(jìn)行運(yùn)算）。17.假設(shè)有兩個(gè)整數(shù)x和y，x=-78，y=-90，采用補(bǔ)碼形式（含最高一位為符號）表示，x和y分別存放在寄存器A和B中。另外，還有兩個(gè)寄存器C和D。A、B、C、D都是8位的寄存器。 （1）寄存器A和B中的內(nèi)容分別是什么？ （2）x和y相加后的結(jié)果存放在C寄存器中，寄存器C中的內(nèi)容是什么？18.在中斷系統(tǒng)中INTR、INT、EINT三個(gè)觸發(fā)器各有何作用？19.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送。20.對于次數(shù)N，下面這段代碼執(zhí)行了多少次加法和多少次乘法？（）A、N，NB、2N，2NC、N，2ND、2N，N21.假設(shè)int占4個(gè)字節(jié)，grid從存儲器地址0開始，高速緩存開始時(shí)是空的，唯一的存儲器訪問是對數(shù)組grid的元素的訪問，變量i、j、total_x和total_y存放在寄存器中。試確定下列代碼的高速緩存的讀總數(shù)和不命中率分別是多少？（）A、256，25%B、256，50%C、512，25%D、512，50%22.簡單了解硬連線控制器。23.若用漢字點(diǎn)陣為256*256的點(diǎn)陣式字形碼存入字庫中，欲存8192個(gè)漢字， （1）需要多個(gè)存儲容量？ （2）需要多少片2M*8bit存儲芯片？ （3）這個(gè)專用的漢字庫（專用存儲器）若按16bit字長來編址的話，其地址寄存器需要多少位？24.某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：磁盤數(shù)據(jù)傳輸率是多少？25.現(xiàn)代計(jì)算機(jī)系統(tǒng)如何進(jìn)行多級劃分？這種分級觀點(diǎn)對計(jì)算機(jī)設(shè)計(jì)會產(chǎn)生什么影響？卷I參考答案一.參考題庫1.參考答案: CPU對DMA請求和中斷請求的響應(yīng)時(shí)間不一樣，因?yàn)閮煞N方式的交換速度相差很大，因此CPU必須以更短的時(shí)間間隔查詢并響應(yīng)DMA請求。響應(yīng)中斷請求是在每條指令執(zhí)行周期結(jié)束的時(shí)刻，而響應(yīng)DMA請求是在存取周期結(jié)束的時(shí)刻。 中斷方式是程序切換，而程序又是由指令組成，所以必須在一條指令執(zhí)行完畢才能響應(yīng)中斷請求，而且CPU只有在每條指令執(zhí)行周期結(jié)束的時(shí)刻才發(fā)出查詢信號，以獲取中斷請求信號，若此時(shí)條件滿足，便能響應(yīng)中斷請求。 DMA請求是由DMA接口根據(jù)設(shè)備的工作狀態(tài)向CPU申請占用總線，此時(shí)只要總線未被CPU占用，即可立即響應(yīng)DMA請求；若總線正被CPU占用，則必須等待該存取周期結(jié)束時(shí)，CPU才交出總線的使用權(quán)。2.參考答案: 總線是連接兩個(gè)或多個(gè)功能部件的一組共享的信息傳輸線。 用途：實(shí)現(xiàn)部件之間的信息傳輸。如ISA、PCI、AGP等總線。3.參考答案: D1、D2、D3、D4這4個(gè)中斷源設(shè)置中斷屏蔽碼如下表： 4.參考答案: 結(jié)果的符號是10（最高位的1自然丟失），所以溢出，且負(fù)溢出。5.參考答案:有效地址的計(jì)算表達(dá)式： 9.M=0立即尋址：無有效地址 10.M=1直接尋址：E.A＝D 11.M=2間接尋址：E.A=（D）//表示取D指向內(nèi)存的內(nèi)容作為地址 12.M=3變址尋址（變址寄存器Ri，16位）：E.A=（Ri）+D 13.M=4基址尋址（基址寄存器Rb，16位）：E.A=（Rb）+D 14.M=5相對尋址：E.A=（PC）+D6.參考答案: 同步控制方式是指任何指令的運(yùn)行或指令中各個(gè)微操作的執(zhí)行，均由確定的具有統(tǒng)一基準(zhǔn)時(shí)標(biāo)的時(shí)序信號所控制。每個(gè)時(shí)序信號的結(jié)束就意味著安排完成的工作已經(jīng)完成，隨即開始執(zhí)行后續(xù)的微操作或自動轉(zhuǎn)向下條指令的運(yùn)行。 異步控制方式不再有統(tǒng)一的周期、節(jié)拍，各個(gè)操作之間采用應(yīng)答方式銜接，前一操作完成后給出回答信號，啟動下一個(gè)操作。 聯(lián)合控制方式是同步控制與異步控制相結(jié)合的方式。通常的設(shè)計(jì)思想是：在功能部件內(nèi)部采用同步方式或以同步方式為主的控制方式，在功能部件之間采用異步方式。7.參考答案:8.參考答案: （1）指令寄存器IR：指令寄存器用于存放當(dāng)前正在執(zhí)行的指令。當(dāng)指令從主存取出后，經(jīng)MDR傳送到指令寄存器中，以便實(shí)現(xiàn)對一條指令執(zhí)行的全部過程的控制。 （2）程序計(jì)數(shù)器PC://程序計(jì)數(shù)器又稱指令計(jì)數(shù)器、指令地址寄存器，用于保證程序按規(guī)定的序列正確運(yùn)行，并提供將要執(zhí)行指令的指令地址。 （3）累加寄存器AC://用于暫存操作數(shù)據(jù)和操作結(jié)果。 （4）程序狀態(tài)寄存器PSR：用于以存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）和指令執(zhí)行的結(jié)果特征（如ALU運(yùn)算的結(jié)果為零、結(jié)果為負(fù)、結(jié)果溢出等），把它所存放的內(nèi)容稱為程序狀態(tài)字（PSW）。PSW表明了系統(tǒng)的基本狀態(tài)，是控制程序執(zhí)行的重要依據(jù)。 （5）地址寄存器MAR：用于存放所要訪問的主存單元的地址。它可以接受來自PC的指令地址，或接受來自地址形成部件的操作數(shù)地址。 （6）數(shù)據(jù)緩沖寄存器MDR（或MBR）：用于存放向主存寫入的信息或從主存中讀出的信息。9.參考答案: 多重中斷是指：當(dāng)CPU執(zhí)行某個(gè)中斷服務(wù)程序的過程中，發(fā)生了更高級、更緊迫的事件，CPU暫?，F(xiàn)行中斷服務(wù)程序的執(zhí)行，轉(zhuǎn)去處理該事件的中斷，處理完返回現(xiàn)行中斷服務(wù)程序繼續(xù)執(zhí)行的過程。 實(shí)現(xiàn)多重中斷的必要條件是：在現(xiàn)行中斷服務(wù)期間，中斷允許觸發(fā)器為1，即開中斷。10.參考答案: 指令周期是指取出并執(zhí)行完一條指令所需的時(shí)間。 由于計(jì)算機(jī)中各種指令執(zhí)行所需的時(shí)間差異很大，因此為了提高CPU運(yùn)行效率，即使在同步控制的機(jī)器中，不同指令的指令周期長度都是不一致的，也就是說指令周期對于不同的指令來說不是一個(gè)固定值。11.參考答案: Cache做在CPU芯片內(nèi)主要有下面幾個(gè)好處： （1）可提高外部總線的利用率。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問Cache時(shí)不必占用外部總線。 （2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率。 （3）可提高存取速度。因?yàn)镃ache與CPU之間的數(shù)據(jù)通路大大縮短，故存取速度得以提高。12.參考答案: 外部設(shè)備的主要功能有數(shù)據(jù)的輸入、輸出、成批存儲以及對信息的加工處理等。 外部設(shè)備可以分為五大類：輸入輸出設(shè)備、輔助存儲器、終端設(shè)備、過程控制設(shè)備和脫機(jī)設(shè)備。其典型設(shè)備有鍵盤、打印機(jī)、磁盤、智能終端、數(shù)／模轉(zhuǎn)換器和鍵盤－軟盤數(shù)據(jù)站等。13.參考答案: 1個(gè)時(shí)鐘周期為1/66MHZ=0.015us 總線傳輸周期為0.015×4=0.06us 總線寬度為32位即4B 故總線的數(shù)據(jù)傳輸頻率為4b/（0.06us）=66.67Mbps14.參考答案:D15.參考答案:D16.參考答案:17.參考答案:18.參考答案: CPU通過最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。地址格式分配如下： 19.參考答案: 有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示 校驗(yàn)位位數(shù)k=3位，（2k>=n+k+1） 設(shè)校驗(yàn)位分別為c1、c2、c3，則漢明碼共4+3=7位，即：c1c2b4c3b3b2b1 校驗(yàn)位在漢明碼中分別處于第1、2、4位 c1=b4⊕b3⊕b1 c2=b4⊕b2⊕b1 c3=b3⊕b2⊕b1 當(dāng)有效信息為1100時(shí)，c3c2c1=110，漢明碼為0111100。 當(dāng)有效信息為1101時(shí)，c3c2c1=001，漢明碼為1010101。 當(dāng)有效信息為1110時(shí)，c3c2c1=000，漢明碼為0010110。 當(dāng)有效信息為1111時(shí)，c3c2c1=111，漢明碼為1111111。20.參考答案: 各部件的作用如下： 控制器：整機(jī)的指揮中心，它使計(jì)算機(jī)的各個(gè)部件自動協(xié)調(diào)工作。 運(yùn)算器：對數(shù)據(jù)信息進(jìn)行處理的部件，用來進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。 存儲器：存放程序和數(shù)據(jù)，是計(jì)算機(jī)實(shí)現(xiàn)“存儲程序控制”的基礎(chǔ)。 輸入設(shè)備：將人們熟悉的信息形式轉(zhuǎn)換成計(jì)算機(jī)可以接受并識別的信息形式的設(shè)備。 輸出設(shè)備：將計(jì)算機(jī)處理的結(jié)果（二進(jìn)制信息）轉(zhuǎn)換成人類或其它設(shè)備可以接收和識別的信息形式的設(shè)備。 計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有： 機(jī)器字長：指CPU一次能處理的數(shù)據(jù)的位數(shù)。通常與CPU的寄存器的位數(shù)有關(guān)，字長越長，數(shù)的表示范圍越大，精度也越高。機(jī)器字長也會影響計(jì)算機(jī)的運(yùn)算速度。 數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次能并行傳送的數(shù)據(jù)位數(shù)。 存儲容量：指能存儲信息的最大容量，通常以字節(jié)來衡量。一般包含主存容量和輔存容量。 運(yùn)算速度：通常用MIPS（每秒百萬條指令）、MFLOPS（每秒百萬次浮點(diǎn)運(yùn)算）或CPI（執(zhí)行一條指令所需的時(shí)鐘周期數(shù)）來衡量。CPU執(zhí)行時(shí)間是指CPU對特定程序的執(zhí)行時(shí)間。 主頻：機(jī)器內(nèi)部主時(shí)鐘的運(yùn)行頻率，是衡量機(jī)器速度的重要參數(shù)。 吞吐量：指流入、處理和流出系統(tǒng)的信息速率。它主要取決于主存的存取周期。 響應(yīng)時(shí)間：計(jì)算機(jī)系統(tǒng)對特定事件的響應(yīng)時(shí)間，如實(shí)時(shí)響應(yīng)外部中斷的時(shí)間等。21.參考答案: 三態(tài)門1受T0＋T1控制，以確保T0時(shí)刻D→總線，以及T1時(shí)刻總線→接收門1→A。三態(tài)門2受T2＋T3控制，以確保T2時(shí)刻A→總線，以及T3時(shí)刻總線→接收門2→B。T0、T1、T2、T3波形圖如圖所示。 22.參考答案: 計(jì)算機(jī)的硬件應(yīng)由運(yùn)算器、存儲器、控制器、輸入設(shè)備和輸出設(shè)備五大基本*部件組成。 它們各自的功能是： ①輸入設(shè)備：把人們編好的程序和原始數(shù)據(jù)送到計(jì)算機(jī)中去，并且將它們轉(zhuǎn)換成計(jì)算機(jī)內(nèi)部所能識別和接受的信息方式。 ②輸出設(shè)備：將計(jì)算機(jī)的處理結(jié)果以人或其他設(shè)備所能接受的形式送出計(jì)算機(jī)。 ③存儲器：用來存放程序和數(shù)據(jù)。 ④運(yùn)算器：對信息進(jìn)行處理和運(yùn)算。 ⑤控制器：按照人們預(yù)先確定的操作步驟，控制整個(gè)計(jì)算機(jī)的各部件有條不紊地自動工作。23.參考答案: 信號線分時(shí)復(fù)用是指在同一信號線上，不同的時(shí)間傳送不同的信息，例如，地址/數(shù)據(jù)分時(shí)復(fù)用總線，在一段時(shí)間上傳輸?shù)刂沸畔ⅲ硪欢螘r(shí)間上傳輸數(shù)據(jù)信息。 專用信號線的優(yōu)點(diǎn)是速度快，缺點(diǎn)是成本高；復(fù)用信號線優(yōu)點(diǎn)是成本低，缺點(diǎn)是速度慢。24.參考答案: 高速緩沖存儲器位于主存和CPU之間，用來存放當(dāng)前正在執(zhí)行的程序段和數(shù)據(jù)中的活躍部分，使CPU的訪存操作大多數(shù)針對Cache進(jìn)行，從而使程序的執(zhí)行速度大大提高。 高速緩沖存儲器的存取速度接近于CPU的速度，但是容量較小，它保存的信息只是主存中最急需處理的若干塊的副本。 當(dāng)CPU發(fā)出讀請求時(shí)，如果Cache命中，就直接對Cache進(jìn)行讀操作，與主存無關(guān)；如果Cache不命中，則仍需訪問主存，并把該塊信息一次從主存調(diào)入Cache內(nèi)。若此時(shí)Cache已滿，則須根據(jù)某種替換算法，用這個(gè)塊替換掉Cache中原來的某塊信息。25.參考答案: IO接口一般指CPU和I/O設(shè)備間的連接部件，而端口是指I/O接口內(nèi)CPU能夠訪問的寄存器，端口加上相應(yīng)的控制邏輯即構(gòu)成I/O接口。 IO接口分類方法很多，主要有： （1）按數(shù)據(jù)傳送方式分有并行接口和串行接口兩種； （2）按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種。卷II參考答案一.參考題庫1.參考答案:2.參考答案: 在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。 3.參考答案:4.參考答案: 靜態(tài)MOS存儲器利用一個(gè)雙穩(wěn)態(tài)觸發(fā)器存儲一個(gè)二進(jìn)制位，只要不斷電就可以保持其中存儲的二進(jìn)制數(shù)據(jù)不丟失。 動態(tài)MOS存儲器使用一個(gè)MOS管和一個(gè)電容來存儲一位二進(jìn)制信息。用電容來存儲信息減少了構(gòu)成一個(gè)存儲單位所需要的晶體管的數(shù)目。 由于動態(tài)MOS存儲器中的電容會產(chǎn)生漏電，因此DRAM存儲器芯片需要頻繁的刷新操作。 動態(tài)存儲器的刷新方式通常有： 集中式刷新方式、分散式刷新方式、異步式刷新方式。5.參考答案: 計(jì)算機(jī)的軟件包括系統(tǒng)軟件和應(yīng)用軟件。 系統(tǒng)軟件用來簡化程序設(shè)計(jì)，簡化使用方法，提高計(jì)算機(jī)的使用效率，發(fā)揮和擴(kuò)大計(jì)算機(jī)的功能及用途。它可分為四類： （1）各種服務(wù)性程序，如診數(shù)據(jù)程序、排錯(cuò)程序、練習(xí)程序等； （2）語言程序，如匯編程序、編譯程序、解釋程序等； （3）操作系統(tǒng)； （4）數(shù)據(jù)庫管理系統(tǒng)（DBMS）。 而應(yīng)用軟件是用戶利用計(jì)算機(jī)來解決某些問題而編制的程序，如工程設(shè)計(jì)程序，數(shù)據(jù)加工程序，自動控制程序，企業(yè)管理程序、情報(bào)檢索程序、科學(xué)計(jì)算程序等。6.參考答案:7.參考答案: 對于CPU的維護(hù)，主要是解決散熱的問題。這里建議不要超頻，或者不要超頻太高。在超頻的時(shí)候，也須一次超一個(gè)檔位地進(jìn)行，而不要一次過就大幅度提高CPU的頻率。只因?yàn)槌l都具有一定的危險(xiǎn)性，如果一次超得太高，會容易出現(xiàn)燒壞CPU的意外。 另外，如果CPU超頻太高也會容易產(chǎn)生CPU電壓在加壓的時(shí)候不能控制的現(xiàn)象，這時(shí)當(dāng)電壓的范圍超過10%的時(shí)候，就會對CPU造成很大的傷害。只因增加了CPU的內(nèi)核電壓，就直接增加了內(nèi)核的電流，這種電流的增加會產(chǎn)生電子遷移現(xiàn)象，從而縮短了CPU的壽命，甚至導(dǎo)致CPU內(nèi)傷而燒毀。 要解決CPU的散熱問題，我們可以通過不要超頻太高（從維護(hù)角度來看，最好不要超頻），與及采用更良好的散熱措施的方法。其中，散熱措施可以為CPU改裝一把強(qiáng)勁的風(fēng)扇，讓機(jī)箱風(fēng)扇與電源的抽風(fēng)風(fēng)扇形成對流，使用主機(jī)能夠得到更良好的通風(fēng)環(huán)境。 另外，由于CPU風(fēng)扇與及風(fēng)扇下面的散熱片是負(fù)責(zé)通風(fēng)散熱的工作，要不斷旋轉(zhuǎn)使平靜的空氣形成風(fēng)，因此對于空氣中的灰塵也接觸得較多，這樣就容易在風(fēng)扇與及散熱片上囤積灰塵影響風(fēng)扇的轉(zhuǎn)速與及使到散熱不佳了。所以使用一段時(shí)間后，要及時(shí)清除CPU風(fēng)扇與散熱片上的灰塵。8.參考答案: P.CI總線的主要性能： （1）支持10臺外設(shè)； （2）總線時(shí)鐘頻率33.3MHz/66MHz； （3）?最大數(shù)據(jù)傳輸速率133MB/s； （4）?時(shí)鐘同步方式； （5）與CPU?及時(shí)鐘頻率無關(guān)； （6）總線寬度32位（5V）/64?位（3.3V）； （7）?能自動識別外設(shè)。 P.CI總線的特點(diǎn)： （1）數(shù)據(jù)總線32位，可擴(kuò)充到64位； （2）可進(jìn)行突發(fā)（burst）式傳輸； （3）總線操作與處理器-存儲器子系統(tǒng)操作并行； （4）總線時(shí)鐘頻率33MHZ或66MHZ，最高傳輸率可達(dá)528MB/S； （5）中央集中式總線仲裁； （6）全自動配臵、資源分配、PCI卡內(nèi)有設(shè)備信息寄存器組為系統(tǒng)提供卡的信息，可實(shí)現(xiàn)即插即用（PNP）； （7）PCI總線規(guī)范獨(dú)立于微處理器，通用性好； （8）PCI設(shè)備可以完全作為主控設(shè)備控制總線； （9）PCI總線引線：高密度接插件，分基本插座（32位）及擴(kuò)充插座（64位）。9.參考答案: 計(jì)算機(jī)中設(shè)置Cache的作用是解決CPU和主存速度不匹配問題。 不能將Cache的容量擴(kuò)大取代主存，原因是： （1）Cache容量越大成本越高，難以滿足人們追求低價(jià)格的要求； （2）如果取消主存，當(dāng)CPU訪問Cache失敗時(shí)，需要將輔存的內(nèi)容調(diào)入Cache再由CPU訪問，造成CPU等待時(shí)間太長，損失更大。10.參考答案: 間接尋址可尋址的最大存儲空間為：232。變址尋址可尋址的最大存儲空間為：232。11.參考答案: 比較如下： （1）程序查詢、程序中斷方式的數(shù)據(jù)傳送主要依賴軟件，DMA主要依賴硬件。（注意：這里指主要的趨勢） （2）程序查詢、程序中斷傳送數(shù)據(jù)的基本*單位為字或字節(jié)，DMA為數(shù)據(jù)塊。 （3）程序查詢方式傳送時(shí)，CPU與I/O設(shè)備串行工作；程序中斷方式時(shí)，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送串行進(jìn)行；DMA方式時(shí)，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送并行進(jìn)行。 （4）程序查詢方式時(shí)，CPU主動查詢I/O設(shè)備狀態(tài)；程序中斷及DMA方式時(shí)，CPU被動接受I/O中斷請求或DMA請求。 （5）程序中斷方式由于軟件額外開銷時(shí)間比較大，因此傳輸速度最慢；程序查詢方式軟件額外開銷時(shí)間基本沒有，因此傳輸速度比中斷快；DMA方式基本由硬件實(shí)現(xiàn)傳送，因此速度最快； 注意：程序中斷方式雖然CPU運(yùn)行效率比程序查詢高，但傳輸速度卻比程序查詢慢。 （6）程序查詢接口硬件結(jié)構(gòu)最簡單，因此最經(jīng)濟(jì)；程序中斷接口硬件結(jié)構(gòu)稍微復(fù)雜一些，因此較經(jīng)濟(jì)；DMA控制器硬件結(jié)構(gòu)最復(fù)雜，因此成本最高； （7）程序中斷方式適用于中、低速設(shè)備的I/O交換；程序查詢方式適用于中、低速實(shí)時(shí)處理過程；DMA方式適用于高速設(shè)備的I/O交換；12.參考答案: 內(nèi)層道周長=π×22=69.08cm 道容量=400位/cm×69.08cm=3454B 面容量=3454B×220道=759880B 盤組總?cè)萘?759880B×12面=9118560B13.參考答案: ①程序直接控制方式：直接通過I/O指令傳輸數(shù)據(jù)，控制簡單；不能實(shí)行CPU與外設(shè)并行工作；系統(tǒng)中存在大量高速外設(shè)會造成數(shù)據(jù)丟失。 ②程序中斷控制方式：通過中斷方式傳輸數(shù)據(jù)。能實(shí)行CPU與外設(shè)、外設(shè)與外設(shè)并行工作；可以處理復(fù)雜事務(wù)、實(shí)現(xiàn)故障處理提高系統(tǒng)的可靠性；可以實(shí)現(xiàn)人機(jī)對話方便用戶使用計(jì)算機(jī)。適合低速設(shè)備。 ③直接存儲器存取控制方式（或DMA方式）：數(shù)據(jù)傳輸過程中完全有DMA控制器控制，占用CPU時(shí)間最少；只能實(shí)現(xiàn)簡單的數(shù)據(jù)傳送不能進(jìn)行復(fù)雜的事務(wù)處理。適合高速成塊數(shù)據(jù)傳輸。14.參考答案: 將解題的程序（指令序列）存放在存儲器中稱為存儲程序，而控制器依據(jù)存儲的程序來控制全機(jī)協(xié)調(diào)地完成計(jì)算機(jī)任務(wù)叫做程序控制，存儲程序并按地址順序執(zhí)行是馮·諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想，也是機(jī)器自動工作的關(guān)鍵。 它由運(yùn)算器，控制器，存儲器，接口及I/O設(shè)備組成。15.參考答案:16.參考答案:17.參考答案: 1、數(shù)據(jù)傳送指令。 2、算術(shù)運(yùn)算指令。 3、邏輯運(yùn)算指令。 4、程序控制指令。 5、輸入輸出指令。 6、字符串處理指令。 7、特權(quán)指令。 8、其他指令。18.參考答案: 總線是一種能由多個(gè)部件分時(shí)共享的公共信息傳送線路。 總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只允許有一個(gè)部件向總線發(fā)送信息，但多個(gè)部件可以同時(shí)從總線上接收相同的信息。 為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。19.參考答案: 采用分散刷新方式刷新間隔為：2ms，其中刷新死時(shí)間為：256×0.1μs=25.6μs 采用分散刷新方式刷新間隔為：256×（0.1μs+×0.1μs）=51.2μs 采用異步刷新方式刷新間隔為：2ms20.參考答案: 浮點(diǎn)乘法規(guī)則：N1×N2=（2j1×S1）×（2j2×S2）=2（j1+j2）×（S1×S2） 階碼求和：j1+j2=0 尾數(shù)規(guī)格化、舍入（尾數(shù)4位） N1×N2=（+0.01100011）2=（+0.1100）2×2（-01）221.參考答案: P1：D7D5D4D2D1P1=010110，偶校驗(yàn)錯(cuò)。1 P2：D7D6D4D3D1P2=000110，偶校驗(yàn)對。0 P3：D8D4D3D2P3=10111，偶校驗(yàn)對。0 P4：D8D7D6D5P4=10011，偶校驗(yàn)錯(cuò)。1 P4P3P2P1=1001B=9 結(jié)論：上述海明碼對于個(gè)錯(cuò)誤情況，有誤。H9位置碼D5錯(cuò)誤，應(yīng)為0。正確的有效 信息是：1000011122.參考答案: 同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場合。 異步通信：指沒有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率。23.參考答案: a.確定地址的位數(shù):18位 因?yàn)榈刂房偩€是18位 b.確定塊內(nèi)偏移：2位塊的大?。?字節(jié)。 因?yàn)榇鎯ζ鞯刂肥前础白帧本幹罚匆粋€(gè)地址管理一個(gè)字），“字”是16位=2字節(jié)。所以，塊的大小為8B/2=4字=22字，塊內(nèi)偏移為2位。 c.確定組索引位數(shù)：8位 Cache的容量：8K*16bit=217bit=214B 塊的大?。葱械拇笮。?B=23B 則，行數(shù)=Cache的容量/塊的大小=214/23=29 因?yàn)椤安捎?路組相聯(lián)映象”，所以，組數(shù)=行數(shù)/2=29/2=28，組索引需要8位。 d.確定標(biāo)記位數(shù)：8位 標(biāo)記位數(shù)=18-組索引位數(shù)-塊內(nèi)偏移位數(shù)=18-8-2=8位 e.462EH映射到哪一組？ 主存地址462EH＝0100011000101110劃分為： 組索引號為：“10001011Ｂ”＝”139”組24.參考答案: 控制器的基本功能有： （1）從主存中取出一條指令，并指出下一條指令在主存中的位置。 （2）對指令進(jìn)行譯碼或測試，產(chǎn)生相應(yīng)的操作控制信號，以便啟動規(guī)定的動作。 （3）指揮并控制CPU、主存和輸入輸出設(shè)備之間的數(shù)據(jù)流動。 控制器可分為組合邏輯型、存儲邏輯型、組合邏輯與存儲邏輯結(jié)合型3類。 分類的依據(jù)在于控制器的核心———微操作信號發(fā)生器（控制單元CU）的實(shí)現(xiàn)方法不同。25.參考答案: 將指令Cache和數(shù)據(jù)Cache分開有如下好處： （1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。 （2）指令Cache可用ROM實(shí)現(xiàn)，以提高指令存取的可靠性。 （3）數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位），也可支持浮點(diǎn)數(shù)據(jù)（如64位）。卷III參考答案一.參考題庫1.參考答案: 有效存儲區(qū)域=（33-22）/2=5.5cm 柱面數(shù)=40道/cm×5.5=220道2.參考答案: （1）鍵盤； （2）光筆、圖形板和畫筆（或游動標(biāo)）輸入； （3）鼠標(biāo)器、跟蹤球和操作桿； （4）觸摸屏； （5）圖像輸入設(shè)備（攝像機(jī)和數(shù)字照相機(jī)）； （6）條形碼及其技術(shù)； （7）光學(xué)字符識別（OCR）技術(shù)和語音文字輸入系統(tǒng)。3.參考答案: 總線數(shù)據(jù)傳輸率即總線帶寬，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量。 它與總線寬度和總線頻率有關(guān)，總線寬度越寬，頻率越快，數(shù)據(jù)傳輸率越高。4.參考答案: 平均等待時(shí)間=1/2*60/3000=0.01s=10ms5.參考答案: 微命令是控制計(jì)算機(jī)各部件完成某個(gè)基本微操作的命令。微操作是指計(jì)算機(jī)中最基本的、不可再分解的操作。微命令和微操作是一一對應(yīng)的，微命令是微操作的控制信號，微操作是微命令的操作過程。 微指令是若干個(gè)微命令的集合。 微程序是機(jī)器指令的實(shí)時(shí)解釋器，每一條機(jī)器指令都對應(yīng)一個(gè)微程序。 微程序和程序是兩個(gè)不同的概念。微程序是由微指令組成的，用于描述機(jī)器指令，實(shí)際上是機(jī)器指令的實(shí)時(shí)解釋器，微程序是由計(jì)算機(jī)的設(shè)計(jì)者事先編制好并存放在控制存儲器中的，一般不提供給用戶；程序是由機(jī)器指令組成的，由程序員事先編制好并存放在主存儲器中6.參考答案: 7.參考答案:主存容量分配3或4個(gè)頁面時(shí)，建立下列表格： 8.參考答案: 計(jì)數(shù)進(jìn)位制；小數(shù)點(diǎn)位置；符號。9.參考答案:C10.參考答案: 刷新存儲器用于存放待顯示的字符的ASCII和屬性碼，或圖形狀態(tài)下的每個(gè)象素的顏色值。 其容量與顯示器的分辨率和顏色設(shè)置有關(guān)。 若CRT的分辨率為1024*1024像素點(diǎn)，顏色深度為24位，則刷新存儲器的存儲容量是：1024*1024*3=3MB。11.參考答案: 總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題； 目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等； plugandplay：即插即用，EISA、PCI等具有此功能。12.參考答案: 輸入輸出接口是連接外設(shè)和主機(jī)的一個(gè)“橋梁”，因此它和外設(shè)側(cè)、主機(jī)側(cè)各有一個(gè)接口。I/O接口的職能有五個(gè)方面： ①數(shù)據(jù)緩沖； ②錯(cuò)誤或狀態(tài)檢測； ③控制和定時(shí)； ④數(shù)據(jù)格式轉(zhuǎn)換； ⑤與主機(jī)和設(shè)備通