第五章+存儲器(201510)

一生中重要的六個字1、藏：藏鋒藏巧，勝者總是笑到最后；2、防：強者都是“漏洞”最少的人；3、穩(wěn)：穩(wěn)扎穩(wěn)打，不走彎路便是捷徑；4、變：變則通，通則久，求變就是贏；5、牽：暗中牽制勝過明面的強制；6、退：勝敗無常，給自己留后路就是留希望。

1人生，既要淡，又要有味世事太喧囂，你耐不起重口味的折騰，凡事最好少計較，少爭執(zhí)，能往寬處行就莫往窄處擠。有些事情，有些感情寧愿看淡點，吃咸點，做一個淡泊寧靜的雅人。但是，切忌淡而無味，即對任何事情都喪失了興趣和追求。與己無緣者，隨他來去，即為淡；與己有緣者，好自珍惜，即可有味。

2第5章

存儲器系統(tǒng)3微型計算機中存儲器的作用存儲器MI/O接口輸入設備II/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設備OCPU外部存儲接口外部存儲設備4本章主要內容微型機的存儲系統(tǒng)、分類及其特點半導體存儲芯片的外部特性及其與系統(tǒng)的連接存儲器擴展技術

55.1概述內容：存儲器的分類及其特點存儲器的性能指標半導體存儲器的基本概念兩類半導體存儲器的主要區(qū)別6一、存儲器的分類按存儲器在系統(tǒng)中的地位分類存儲器的三級結構:Cache容量小，速度與CPU相當主存容量大，速度比Cache慢外存容量大，速度慢7按存儲媒質分類按信息存取方式分類隨機存取存儲器RandomAccessMemory（RAM）

特性：能讀能寫、揮發(fā)

作用：存放編寫的程序和數(shù)據(jù)只讀存儲器ReadOnlyMemory（ROM）

特性：只能讀不能寫、不揮發(fā)

作用：存放固定的程序和數(shù)據(jù)8二、存儲器的主要性能指標存儲容量：存儲單元個數(shù)M×每單元位數(shù)N存取時間：從啟動讀(寫)操作到操作完成的時間

存取周期：兩次獨立的存儲器操作所需間隔的最小時間功耗：動態(tài)功耗、靜態(tài)功耗可靠性：

平均故障間隔時間MTBF95.2半導體存儲器10半導體存儲器芯片的結構-典型的RAM的示意圖11(1)存儲體一個基本存儲電路只能存儲一個二進制位。將基本的存儲電路有規(guī)則地組織起來，就是存儲體。

(2)外圍控制電路

地址譯碼器、I/O電路、片選控制端CS、輸出緩沖器等單譯碼方式雙譯碼方式地址譯碼電路的譯碼方式-以6根地址線為例12譯碼器A5A4A3A2A1A06301存儲單元64個單元單譯碼行譯碼A2A1A0710列譯碼A3A4A501764個單元雙譯碼-可簡化芯片設計選擇線16條選擇線64條13CEWEOE工作方式

LHL讀LL*寫H**未選通存儲陣列128*128行譯碼A4A10??A0A3列I/O列譯碼輸入控制??I/O1I/O8??CEWEOE??靜態(tài)RAM6116的內部功能圖145.3存儲器擴充方法

位擴展——擴展每個存儲單元的位數(shù)(擴展寬度)字擴展——擴展存儲單元的個數(shù)(擴展長度)字位擴展——兩者的綜合(擴展寬度和長度)用多片存儲芯片構成一個需要的內存空間，它們在整個內存中占據(jù)不同的地址范圍，任一時刻僅有1片（或1組）被選中。假設擴展同種芯片，則需要的芯片：總片數(shù)＝總容量/（容量/片）………………位擴展字擴展字位擴展15位擴展存儲器芯片的存儲容量等于M×N：

單元數(shù)M（=2K）

×每單元的位數(shù)N當構成內存的存儲芯片的字長<內存單元的字長時，就要進行位擴展，使每個單元的字長滿足要求。8088/8086的內存單元的字長=8/16。字節(jié)數(shù)字長…位擴展162114（1）A9～A0I/O4～I/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE10441位擴展例1:

把兩片SRAM2114,其容量=1K

4=210

4擴展為1KB=1K8(1)多個位擴充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù),其它連接都一樣;(2)這些芯片應被看作是一個整體,常被稱為“芯片組”,它們應同時選中，一起進行讀或寫。兩個芯片可看作為一個整體的“芯片組”17位擴展方法總結：

位擴展方法：將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴展特點：存儲器的單元數(shù)不變，位數(shù)增加?！粩U展18字擴展特點:

地址空間的擴展。芯片每個單元中的字長滿足，但單元數(shù)不滿足。擴展原則：每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實現(xiàn)每個芯片占據(jù)不同的地址范圍。…字擴展19字擴展例用兩片1KB=1K×8位=210×8位的SRAM芯片構成容量為2KB=2K×8位的存儲器片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000兩芯片不同時選中,不會同時工作1K

81K

8總容量2K

820字位擴展根據(jù)內存容量及芯片容量確定所需存儲芯片數(shù)；進行位擴展以滿足字長要求；進行字擴展以滿足容量要求。若已有存儲芯片的容量為L×K，要構成容量為M×N的存儲器，需要的芯片數(shù)為：

(M×N)

/(L×K)

=（M/L）×（N/K）即總片數(shù)＝總容量/（容量/片）=字擴展倍數(shù)×位擴展倍數(shù)…………字位擴展21例:某半導體存儲器總容量4Kⅹ8。其中固化區(qū)2K字節(jié)，選用EPROM芯片2716（2Kⅹ8）；工作區(qū)2K字節(jié)，選用SRAM芯片2114（1Kⅹ4）。解：先確定所需芯片數(shù)：固化區(qū)2Kⅹ8，需2716一塊；工作區(qū)2Kⅹ8，2塊2114拼接為一組容量為1Kⅹ8，需2組，共4塊2114。見下圖。

22235.4存儲器與微處理器的連接24CPU與M連接時的幾點考慮：1CPU總線時序與M的讀寫時序

高速CPU與低速M間的速度若不匹配，應在CPU訪問M的周期內插入等待脈沖TW。下面僅考慮兩者匹配。2CPU總線的負載能力

系統(tǒng)總線一般能帶1~幾個TTL負載。系統(tǒng)總線需驅動隔離時，DB要雙向驅動，AB與CB則單向驅動，驅動器的輸出連至M或其他電路。下面僅考慮不需驅動。

3．M結構的選定

CPU的DB有8、16、32、64位等幾類，相應M的結構分為單體、2體、4體、8體等。CPU與M連接時，M是單體結構還是多體結構。下面先僅考慮兩者D相等。254．片選信號（片外）及片內地址產(chǎn)生機制

由于M芯片的容量是有限的，微機中M的總容量一般遠大于M芯片的容量，因此，M往往由多片M芯片組成，在CPU與M芯片之間必須設有片選擇譯碼電路，一般由CPU的高位地址譯碼產(chǎn)生片選，而低位地址送給存儲器芯片的地址輸入端，以提供存儲芯片內部的行、列地址。26譯碼電路作用:

將輸入的一組二進制編碼變換為一個特定的控制信號，即：將輸入的一組高位地址信號通過變換，產(chǎn)生一個有效的控制信號，用于選中某一個存儲器芯片，從而確定該存儲器芯片在內存中的地址范圍。組成:

它可用普通的邏輯芯片或專門的譯碼器實現(xiàn)。存儲器地址譯碼方法:根據(jù)存儲器的片選信號譯碼（1）線選法:從高位選擇幾條地址線（2）全譯碼法:高位全部參加譯碼（3）部分譯碼:高位地址線部分參加譯碼27

CS2732（1）

CS2732（2）A0~A11A15A14A13A12內部譯碼：由存儲芯片自己完成的。外部譯碼線譯碼全譯碼部分譯碼A15A14A13A12

XX01（1）1000H~1FFFH（2）2000H~2FFFHA11A10A9A8A7A6A5A4A3A2A1A0000000000000??111111111111

XX10譯碼電路28（1）全譯碼法

片內尋址未用的全部高位地址線都參加譯碼，譯碼輸出作為片選信號。全譯碼的優(yōu)點是每個芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的。缺點是譯碼電路比較復雜。（2）部分譯碼用片內尋址外的高位地址的一部分譯碼產(chǎn)生片選信號。部分譯碼優(yōu)點是較全譯碼簡單，但缺點是存在地址重疊區(qū)。（3）線選法高位地址線不經(jīng)過譯碼，直接（或經(jīng)反相器）分別接各存儲器芯片的片選端來區(qū)別各芯片的地址。它的優(yōu)點是電路最簡單,但缺點是也會造成地址重疊，且各芯片地址不連續(xù)。三種譯碼方式特點29全地址譯碼例6264芯片的地址范圍：

A19~A13A12~A0A19~A13A12~A0111100000……0~111100011……1=F0000H~F1FFFHA19A18A17A16A15A14A13&≥1A12～A0D7～D0高位地址線全部參加譯碼6264A12~A0D7~D00111110001111130部分地址譯碼例同一物理存儲器占用兩組地址：

F0000H~F1FFFHB0000H~B1FFFH

A18不參與譯碼（A18=1/0=x）A19A17A16A15A14A13&≥1到6264CS100011110A19A18A17~A13A12~A0

0~011/0110001~1=F0000H~F1FFFH或B0000H~B1FFFH此例使用高5位地址作為譯碼信號，從而使被選中芯片的每個單元都占有兩個地址，即這兩個地址都指向同一個單元。31使用譯碼器的應用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH和78000H~79FFFH。選擇使用74LS138譯碼器構成譯碼電路

Y0G1Y1G2AY2G2BY3Y4AY5BY6CY7片選信號輸出譯碼允許信號地址信號（接到不同的存儲體上）74LS138邏輯圖：3274LS138的真值表（注意：輸出低電平有效）可以看出，當譯碼允許信號有效時，Yi是輸入A、B、C的函數(shù)，即Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B33應用舉例(續(xù)):D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15+5VY0下圖中A18不參與譯碼，故6264的地址范圍為：=38000H~39FFFH或78000H~79FFFH6264138CPU系統(tǒng)1000001110/11/00Y7???可接其它存儲芯片A19A18A17~A13A12~A000/1111000~01~134A15A14A13A12

0000（1）0000H~0FFFH（2）1000H~1FFFHA11A10A9A8A7A6A5A4A3A2A1A0000000000000??111111111111

0001

CS2732（1）

CS2732（2）A0~A11A15A14A13A12G1G2AG2BCY1BY0AM/IOCBA35部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y2Y3CECECEA19～

A15A14～

A12A11～A0一個可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y2Y3CECECE138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y2Y3CECECE138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y2Y3CECECE138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y2Y3CECECE36線選譯碼示例切記：A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用A14A12～A0A13(1)2764(2)2764

CECEA19～

A15A14A13A12～A0一個可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH37控制線的連接：38數(shù)據(jù)線的連接：系統(tǒng)的存儲器系統(tǒng)，每個存儲器單元的位數(shù)為8位，而存儲器芯片每個存儲單元的位數(shù)卻有多樣，有1位、4位、8位。D0~D7D0~D7D0~D7D0~D7D0~D3D4~D7

CS2732OE（1）A0~A11

CS2732OE（2）RD

CS2114WE（1）

CS2114WE（2）A0~A9WR39

0100

CS2732OE（1）

CS2732OE（2）A0~A11A15A14A13A12G1G2AY7G2BCY6BY4AM/IOD0~D7D0~D3D4~D7

CS2114WE（1）

CS2114WE（2）WRD0~D7D0~D7RDA10A11+（1）4000~4FFFH（2）6000~6FFFH7000~73FFHA11A10A9A8A7A6A5A4A3A2A1A0000000000000??111111111111

0110A15A14A13A12A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00000000000??111111111100

011140IBM－PC/XT計算機擴展槽上與存儲