天線設(shè)計畢業(yè)論文及通信工程專業(yè)英語論文

外文翻譯（原文）PAGEPAGE1緒論緒論1.1課題的研究背景及意義自古至今，通信無時無刻不在影響著人們的生活，小到一次社會交際中的簡單對話；大到進行太空探索時，人造探測器與地球間的信息交換?？梢院敛槐Ａ舻卣f，離開了通信技術(shù)，我們的生活將會黯然失色。近年來，隨著光纖技術(shù)越來越成熟，應(yīng)用范圍越來越廣。在廣播電視領(lǐng)域，光纖作為廣播電視信號傳輸?shù)拿襟w，以光纖網(wǎng)絡(luò)為基礎(chǔ)的網(wǎng)絡(luò)建設(shè)的格局已經(jīng)形成。光纖傳輸系統(tǒng)具有的傳輸頻帶寬，容量大，損耗低，串擾小，抗干擾能力強等特點，已成為城市最可靠的數(shù)字電視和數(shù)據(jù)傳輸?shù)逆溌罚彩菍崿F(xiàn)直播或兩地傳送最經(jīng)常使用的電視傳送方式。隨著全球通信業(yè)務(wù)的迅速發(fā)展，作為未來個人通信主要手段的現(xiàn)代通信技術(shù)引起了人們的極大關(guān)注，我國在移動通信技術(shù)方面投入了巨大的人力物力，我國很多地區(qū)的電力通信專用網(wǎng)也基本完成了從主干線向光纖過度的過程。目前，電力系統(tǒng)光纖通信網(wǎng)已成為我國規(guī)模較大，發(fā)展較為完善的專用通信網(wǎng)，其數(shù)據(jù)、語音，寬帶等業(yè)務(wù)及電力生產(chǎn)專業(yè)業(yè)務(wù)都是由光纖通信承載，電力系統(tǒng)的生產(chǎn)生活，顯然，已離不開光纖通信網(wǎng)。無線通信現(xiàn)狀另一非常活躍的通信技術(shù)當屬，無線通信技術(shù)了。無線通信技術(shù)包括了移動通信技術(shù)和無線局域網(wǎng)（WLAN）技術(shù)等兩大主要方面。移動通信就目前來講是3G時代，數(shù)字化和網(wǎng)絡(luò)化已成為不可逆轉(zhuǎn)的趨勢。目前，移動通信已從模擬通信發(fā)展到了數(shù)字移動通信階段。無線局域網(wǎng)可以彌補以光纖通信為主的有線網(wǎng)絡(luò)的不足，適用于無固定場所，或有線局域網(wǎng)架設(shè)受限制的場合，當然，同樣也可以作為有線局域網(wǎng)的備用網(wǎng)絡(luò)系統(tǒng)。WLAN，目前廣泛應(yīng)用IEEE802.11系列標準。其中，工作于2.4GHZ頻段的820.11可支持11Mbps的共享接入速率；而802.11a采用5GHZ頻段，速率高達54Mbps，它比802.11b快上五倍，并和820.11b兼容。給人們的生活工作帶來了很大的方便與快捷。在整個無線通信系統(tǒng)中，用來輻射或接收無線電波的裝置成為天線，而通信、雷達、導(dǎo)航、廣播、電視等無線電技術(shù)設(shè)備都是通過無線電波來傳遞信息的，均需要有無線電波的輻射和接收，因此，同發(fā)射機和接收機一樣，天線也是無線電技術(shù)設(shè)備的一個重要組成部分，其性能的優(yōu)良對無線通信工程的成敗起到重要作用。天線的作用首先在于輻射和接收無線電波，但是能輻射或接收電磁波的東西不一定都能作為天線。任何高頻電路，只要不被完全屏蔽，都可以向周圍空間或多或少地輻射電磁波，或從周圍空間或多或少地接收電磁波，但是任意一個高頻電路并不一定能用作天線，因為它的輻射或接收效率可能很低，要能夠有效地輻射或接收電磁波，天線在結(jié)構(gòu)和形式上必須滿足一定的要求?？焖侔l(fā)展的移動通信系統(tǒng)需要的是小型化、寬頻帶、多功能(多頻段、多極化)、高性能的天線。微帶天線作為天線家祖的重要一員，經(jīng)過近幾十年的發(fā)展，已經(jīng)取得了可喜的進步，在移動終端中采用內(nèi)置微帶天線，不但可以減小天線對于人體的輻射，還可使手機的外形設(shè)計多樣化，因此內(nèi)置微帶天線將是未來天線技術(shù)的發(fā)展方向之一，設(shè)計出具有小型化的微帶天線不但具有一定的理論價值而且具有重要的應(yīng)用價值，這也成為當前國際天線界研究的熱點之一。因此，一副實用且性能良好的天線既要滿足系統(tǒng)易于集成化的要求，同時也要滿足各個系統(tǒng)的兼容性、可靠性要求，即為對天線小型化、寬頻帶、多頻帶的設(shè)計要求，因此本文主要對現(xiàn)代無線通信系統(tǒng)的多頻帶、寬帶、超寬帶天線進行研究和設(shè)計。1.2微帶天線的發(fā)展概述早在1953年G.A.DcDhamps教授就提出利用微帶線的輻射來制成微帶微波天線的概念。但是，在接下來的近20年里，對此只有一些零星的研究。直到1972年，由于微波集成技術(shù)的發(fā)展和空間技術(shù)對低剖面天線的迫切需求，芒森(R．E．Munson)和豪威爾(J．Q．Howell)等研究者制成了第一批實用的微帶天線[1]。隨之，國際上展開了對微帶天線的廣泛研究和應(yīng)用。1979年在美國新墨西哥州大學(xué)舉行了微帶天線的專題目際會議，1981年IEEE天線與傳播會刊在1月號上刊載了微帶天線專輯。至此，微帶天線已形成為天線領(lǐng)域中的一個專門分支，兩本微帶天線專輯也相繼問世。80年代中，微帶天線無論在理論與應(yīng)用的深度上和廣度上都獲得了進一步的發(fā)展；今天，這一新型天線已趨于成熟，其應(yīng)用正在與日俱增。微帶天線具有結(jié)構(gòu)緊湊、外觀優(yōu)美、體積小重量輕等優(yōu)點，得到廣泛的應(yīng)用。1.3小型化、多頻帶/寬頻帶天線的研究現(xiàn)狀1.3.1天線小型化、寬頻帶研究現(xiàn)狀天線作為無線收發(fā)系統(tǒng)的一部分，其性能的優(yōu)劣對整個系統(tǒng)的性能有著重要的影響。微帶天線帶寬相對較窄，通常低于3%，而無線通信技術(shù)的發(fā)展，特別是高速數(shù)據(jù)傳輸系統(tǒng)以及軍用寬帶無線系統(tǒng)的發(fā)展，要求天線具有更高的帶寬。同時在隨著電路集成度的提高，系統(tǒng)對天線的體積有著更高的要求，尤其是一些軍用和民用的領(lǐng)域，如導(dǎo)彈制導(dǎo)系統(tǒng)和手機等等，物理空間的限制成為系統(tǒng)設(shè)計必須考慮的重要因素。此外隨著天線尺寸的減小，天線效率會顯著降低，帶寬也會隨之變窄。如何在天線帶寬等性能受尺寸限制的情況下，設(shè)計出寬帶小型化的微帶天線是近年出現(xiàn)的一個熱門課題。當然優(yōu)化微帶天線設(shè)計方法的探討有著重要的意義。1.3.2多頻帶天線的研究現(xiàn)狀多頻天線主要有多頻振子天線[2]、多頻縫隙天線[3]和多頻微帶天線[4，多頻振子天線主要通過添加不同長度的諧振振子來實現(xiàn)多頻帶，多頻縫隙天線主要通過在輻射單元以及輻射地結(jié)構(gòu)上進行開縫改變電流流向來實現(xiàn)多頻化，多頻微帶天線則主要通過調(diào)節(jié)微帶線的長度、寬度以及不同微帶線之間的距離來實現(xiàn)多頻化。隨著1.4論文的主要研究內(nèi)容微帶天線理論（參看寶兒書）多頻帶天線設(shè)計3.1天線多頻化實現(xiàn)技術(shù)3.2基于分形結(jié)構(gòu)的多頻微帶天線設(shè)計3.1.1三、微帶天線的小型化技術(shù)天線作為無線收發(fā)系統(tǒng)的一部分，其性能的優(yōu)劣對整個系統(tǒng)的性能有著重要的影響。微帶天線帶寬相對較窄，通常低于3%，而無線通信技術(shù)的發(fā)展，特別是高速數(shù)據(jù)傳輸系統(tǒng)以及軍用寬帶無線系統(tǒng)的發(fā)展，要求天線具有更高的帶寬。同時在隨著電路集成度的提高，系統(tǒng)對天線的體積有著更高的要求，尤其是一些軍用和民用的領(lǐng)域，如導(dǎo)彈制導(dǎo)系統(tǒng)和手機等等，物理空間的限制成為系統(tǒng)設(shè)計必須考慮的重要因素。此外隨著天線尺寸的減小，天線效率會顯著降低，帶寬也會隨之變窄。如何在天線帶寬等性能受尺寸限制的情況下，設(shè)計出寬帶小型化的微帶天線是近年出現(xiàn)的一個熱門課題。當然優(yōu)化微帶天線設(shè)計方法的探討有著重要的意義。3.1天線加載在微帶天線上加載短路探針[4]，通過與饋點接近的短路探針在諧振空腔中引入耦合電容以實現(xiàn)小型化，典型結(jié)構(gòu)如圖3.1所示。其缺點是:(1)阻抗匹配極大地依賴于短路探針的位置及其與饋電點的距離Δ，往往需要饋電點的精確定位和十分微小的Δ，這給制造公差提出了苛刻要求。(2)帶寬窄。(3)H面的交叉極化電平相對較高。將短路探針替換為低阻抗的切片電阻(chipresistor)，在進一步降低諧振頻率的同時還可增加帶寬。圖3.1加載短路探針的微帶天線3.2采用特殊材料基片從天線諧振頻率關(guān)系式可以知道，諧振頻率與介質(zhì)參數(shù)成反比，因此采用高介電常數(shù)(如陶瓷材料)或高磁導(dǎo)率(如磁性材料)的基片可降低諧振頻率，從而減小天線尺寸。這類高介質(zhì)天線的主要缺陷是:(a)激勵出較強的表面波，表面損耗較大，使增益減小，效率降低。(b)帶寬窄。為提高增益，常在天線表面覆蓋介質(zhì)(如圖3.2所示)。圖3.2采用高的多層介質(zhì)微帶天線3.3表面開槽（slot）[5]當在貼片表面開不同形式的槽或細縫時(如圖3.3所示)，切斷了原先的表面電流路徑，使電流繞槽邊曲折流過而路徑變長，在天線等效電路中相當于引入了級聯(lián)電感。由于槽很窄，它可模擬為在貼片中插入一無限薄的橫向磁壁。選擇適當?shù)牟蹚亩刂瀑N片表面電流以激勵相位差90°的極化簡并模，還可形成圓極化輻射，以及實現(xiàn)雙頻工作。圖3.4為表面開槽的口徑耦合饋電的小型圓極化貼片天線。圖3.3表面開槽的小型化微帶天線圖3.4小型口徑耦合圓極化微帶這類天線結(jié)構(gòu)簡單，成本低廉，加工方便，其特點是:隨槽的長度增加，天線諧振頻率降低，天線尺寸減小，但尺寸的過分縮減會引起性能的急劇劣化，其中帶寬(一般約為1%)與增益尤為明顯，而方向性影響不大。如何破除增益和帶寬這兩個限制，開發(fā)實用化、易調(diào)諧的此類天線尚待深入研究。3.4附加有源網(wǎng)絡(luò)縮小無源天線的尺寸，會導(dǎo)致輻射電阻減小，效率降低。可利用有源網(wǎng)絡(luò)的放大作用及阻抗補償技術(shù)彌補由于天線尺寸縮小引起的指標下降。有源天線具有以下良好特性:(1)工作頻帶寬。利用有源網(wǎng)絡(luò)的高輸出阻抗、低輸入阻抗，天線帶寬高低端頻比可達20～30。(2)增益高(可達10dB以上)，方向性好。(3)便于實現(xiàn)阻抗匹配。(4)易實施天線方向圖，包括主波方向、寬度、前后輻射比等的電控。(5)有源天線陣具有單元間弱互耦的潛在性能。但有源天線需考慮噪聲及非線性失真問題。3.5采用特殊形式這些方法總的思路是使貼片的等效長度大于其物理長度，以實現(xiàn)小型化目的。近年來由于無線通信的需求，有大量方案提出，如蝶形(bow2tie)(如圖3.5所示)、倒F型(PIFA，planarinverted2Fantenna)(如圖3.6所示)、L形、E形、Y形、雙C形、層疊短路貼片(stackedshortedpatch)等等。圖3.5雙頻帶蝶型微帶天線圖3.6電容加載的倒F型微帶天線（PIFA）四、結(jié)束語微帶天線由于具有體積小、重量輕、剖面薄、易與飛行器共形、易于加工、易與有源器件和電路集成為單一模塊等諸多優(yōu)點，因而自其誕生以來就得到社會各界的廣泛研究與應(yīng)用。通訊產(chǎn)品越來越小型化，物理空間的限制成為系統(tǒng)設(shè)計必須考慮的重要因素，因此天線的小型化成為天線設(shè)計的一個研究熱點。如何設(shè)計出具有小型化的微帶天線是當前微帶天線設(shè)計的難點與重點。課題的研究背景及意義從馬可尼橫跨大西洋的無線電通信創(chuàng)舉，到今天千百萬用戶隨時隨地暢通無阻的漫游，從現(xiàn)代高科技戰(zhàn)爭中戰(zhàn)略和戰(zhàn)術(shù)武器使用，到日常生活中便攜式通信設(shè)備普及，射頻無線通信技術(shù)取得了舉世矚目的成就，并且越來越緊密的影響和改變著我們的生活。剛剛過去的十年無疑是無線通信爆炸式發(fā)展和普及的十年，射頻電子技術(shù)已經(jīng)成為現(xiàn)代無線通信快速發(fā)展的基礎(chǔ)。通過近十年的發(fā)展來看，無線電通信技術(shù)變得更加實用，隨著通信事業(yè)的飛速發(fā)展，射頻前端電路的集成度越來越高，寬帶化要求日益增加，低成本、低功耗、小型化、重量輕等設(shè)計要求越來越苛刻，因此射頻前端電路與系統(tǒng)寬帶化設(shè)計顯得十分必要，具有巨大的經(jīng)濟效益和社會意義。0天線是無線電系統(tǒng)中的重要部件之一，其主要功能是輻射和接收電磁波[1]，通信系統(tǒng)中的雷達、導(dǎo)航、廣播、電視等都是通過電磁波來傳遞信息的。隨著現(xiàn)代通信技術(shù)的快速發(fā)展,基于分形結(jié)構(gòu)的多頻微帶天線設(shè)計1分形天線結(jié)構(gòu)多頻天線主要有多頻振子天線[2]、多頻縫隙天線[3]和多頻微帶天線[4]，這些多頻天線輻射結(jié)構(gòu)之間相互獨立，沒有特定變化規(guī)律，而分形幾何結(jié)構(gòu)獨有空間填充性和自相似性的特點，在多頻微帶天線的設(shè)計中可實現(xiàn)天線多頻化、小型化的目的[4]。目前采用分形結(jié)構(gòu)來實現(xiàn)多頻工作的有Sierpinski三角形分形[5]、寄生分形[6]、方形分形[7]、樹狀分形[8]結(jié)構(gòu)等，它們通過改變分形次數(shù)而不引入有耗加載量，具有的規(guī)律性結(jié)構(gòu)使得小型化天線設(shè)計得到了簡化天線是無線電系統(tǒng)中的重要部件之一，其主要功能是輻射和接收電磁波[1]，通信系統(tǒng)中的雷達、導(dǎo)航、廣播、電視等都是通過電磁波來傳遞信息的。隨著現(xiàn)代通信技術(shù)的快速發(fā)展,小型化、多功能成為人們對各種手持設(shè)備的不斷追求，這就需要一個終端設(shè)備能夠同時在多個頻段工作。2G通話頻段（GSM1800）、世界公開使用的無線頻段（ISM2.4GHz）和用于無線通信的城域網(wǎng)頻段（WiMAX）是小型多功能手持設(shè)備工作的重要頻段，因此設(shè)計出能覆蓋上述頻段的天線具有實際意義本文擬采用Sierpinski分形結(jié)構(gòu)，利用加載諧振和匹配枝節(jié)的辦法，設(shè)計一款應(yīng)用于GSM1800（1710MHz~1850MHz）、ISM（2.4GHz）和WiMAX(3.3GHz~3.6GHz)的全向輻射微帶天線。1設(shè)計原理Sierpinski分形有Sierpinski三角和Sierpinski毯兩種，其中Sierpinski三角的形式多樣，應(yīng)用較為廣泛[9]。Sierpinski三角形天線進行分形之前,其初始元會在低頻處產(chǎn)生一個諧振點,隨著天線分形結(jié)構(gòu)迭代次數(shù)的不斷增加,天線的生成元不斷減小,而天線將保持原有的諧振點不變并在高頻處增加新的諧振點,諧振點的個數(shù)與分形的迭代次數(shù)相等,并且在各諧振頻點天線都具有相似的輻射性能。Sierpinski三角形分形單元如圖1所示。圖1Sierpinski三角形分形單元Sierpinski三角形分形結(jié)構(gòu)具有多頻特性，且各個諧振頻點成比例。比例系數(shù)可通過改變墊片的形狀來調(diào)節(jié)，但不能無限次分形，其存在的截斷效應(yīng)將導(dǎo)致第一諧振點與其它諧振點不滿足諧振頻率[9]（1）比例關(guān)系。其中，為空氣中的光速，為迭代前三角形的高度，為天線的縮放因子。若通過加載枝節(jié)的方法進行調(diào)節(jié)，則可以解決僅采用Sierpinski三角形分形結(jié)構(gòu)時頻點位置難以調(diào)節(jié)和不能無限次分形實現(xiàn)多頻化的問題。加載的微帶枝節(jié)長度和寬度的表示式分別為[10](2)(3)其中，為相對介電常數(shù)，為有效介電常數(shù)，其計算式為[10]（4）為等效長度，由式（5）計算[10]（5）2天線設(shè)計2.1天線模型設(shè)計該天線基于Sierpinski分形結(jié)構(gòu)，采用兩次三角形分形分別產(chǎn)生1.7GHz和3.5GHz兩個諧振點，加入短諧振枝節(jié)產(chǎn)生2.4GHz的諧振點，加入長匹配枝節(jié)調(diào)節(jié)低頻1.7GHz諧振點后移至1.8GHz處，克服了低頻諧振點因加入短諧振枝節(jié)以及耦合的影響出現(xiàn)前移的問題，背面采用2.3mm寬的反射參考地結(jié)構(gòu)，保證天線各處輻射大小相等，實現(xiàn)全向輻射。設(shè)計天線模型如圖2所示。(a)正面(b)背面圖2天線模型2.2模型參數(shù)設(shè)計采用聚四氟乙烯材料為介質(zhì)基板，介電常數(shù)（）為3.5，基板尺寸為53.6mm*46.7mm*1mm。由式（1）可以計算求得Sierpinski三角形分形輻射貼片的尺寸如下。初始Sierpinski分形單元高度：=46.7mm初始Sierpinski分形單元寬度：Want=53.6mm第兩次分形后分形單元的長度：L1=17.1mm，L2=16.1mm,L3=25.7mm，L4=12mm第兩次分形后分形單元的寬度：W1=28.6mm，W2=12.5mm由微帶貼片理論公式（2）、（3）計算加入短諧振枝節(jié)的尺寸如下。短諧振枝節(jié)長度：L5=24.9mm短諧振枝節(jié)寬度：W4=1mm通過1/4波長阻抗轉(zhuǎn)換，加入長匹配枝節(jié)的長度為：L6=34.6mm。由于受介質(zhì)均勻性、軟件本身存在的仿真誤差等影響，實際優(yōu)化長度與理想計算長度會稍有偏差，最終設(shè)計天線以實際優(yōu)化長度為主。3仿真優(yōu)化與結(jié)果分析利用三維電磁仿真軟件（AnsoftHFSS15.0）對天線結(jié)構(gòu)、參數(shù)和輻射方向性進行仿真分析，仿真結(jié)果分別如圖3、圖4圖5和圖6所示。圖3為只有分形結(jié)構(gòu)和在分形結(jié)構(gòu)上分別加載短諧振枝節(jié)、長匹配枝節(jié)時天線諧振點和回波損耗的對比。圖3加入不同枝節(jié)的天線回波損耗由圖3可知，當僅采用Sierpinski分形結(jié)構(gòu)時，產(chǎn)生低頻1.7GHz和高頻3.5GHz兩個諧振點；加入短諧振枝節(jié)，可產(chǎn)生1.65GHz、2.4GHz、3.5GHz3個諧振點，與未加枝節(jié)時相比，低頻1.7GHz諧振點的位置發(fā)生前移，但產(chǎn)生了新的諧振點；加入長匹配枝節(jié)，產(chǎn)生1.8GHz、3.5GHz兩個諧振點，與加入短枝節(jié)相比，低頻諧振點則向后移動，頻點位置有所改善，但并沒有產(chǎn)生更多的諧振點，因此，綜合考慮加入短諧振枝節(jié)和長匹配枝節(jié)對頻點位置的影響，若同時加入長短枝節(jié)則可以實現(xiàn)該天線多頻化、小型化的設(shè)計。圖4為不同的耦合距離對天線諧振點和回波損耗的影響對比圖。圖4耦合間距的優(yōu)化由圖4看出，耦合距離的變化對天線諧振頻率點位置的影響較小，但對回波損耗的大小影響較大，綜合考慮3個頻段的回波損耗，當耦合距離S=0.6mm時，回波損耗在3個諧振點處均達到-25dB以下，達到最優(yōu)。圖5為設(shè)計天線同時加入長短枝天線的諧振頻點和回波損耗的變化圖。圖5有無似對稱枝節(jié)的天線結(jié)構(gòu)仿真回波損耗對比由圖5可以看出，同時加入長短枝節(jié)以及耦合后，既增加了2.4GHz諧振頻率，也改善了低頻1.7GHz的頻點位置和高頻諧振處的帶寬。圖6為天線在1.8GHz、2.4GHz和3.5GHz3個諧振點的E面、H面輻射方向。(a)1.8GHz(b)2.4GHz(c)3.5GHz圖6天線的E面、H面方向圖6中，該天線具有良好的全向遠場輻射特性，說明背面采用了較窄的地結(jié)構(gòu)設(shè)計該天線保證了天線在遠場區(qū)等距離處輻射大小相等，實現(xiàn)全向輻射。將仿真天線模型導(dǎo)出版圖進行加工，加工實物如圖7所示。(a)正面(b）背面圖7天線加工實物4實測結(jié)果與分析將該天線通過SMA連接器連接到矢網(wǎng)儀(AgilentTechnologiesE5071C300MHz~20GHz)進行測試，測試結(jié)果如圖8所示。圖8天線測試環(huán)境將圖8中測試結(jié)果導(dǎo)出并與仿真結(jié)果進行對比，對比結(jié)果如圖9所示。圖9天線仿真與測試回波損耗圖9中，天線仿真回波損耗在-10dB以下的頻段為1.69GHz~1.85GHz、2.25GHz~2.54GHz、3.27GHz~3.69GHz，測試回波損耗在-10dB以下的頻段為1.65GHz~1.83GHz，2.37GHz~4.1GHz。與仿真結(jié)果相比，天線測試結(jié)果中1.8GHz諧振頻點稍向前偏移，在2.4GHz和3.5GHz時，測試帶寬與仿真帶寬相比都有所提高，這主要是由于材料及制作工藝存在誤差引起的，在誤差允許范圍內(nèi),實測結(jié)果與仿真結(jié)果吻合。5結(jié)語利用分形天線結(jié)構(gòu)的空間填充性和自相似性的優(yōu)點實現(xiàn)了天線的小型化設(shè)計，通過加入諧振枝節(jié)和匹配枝節(jié)實現(xiàn)了天線的多頻化設(shè)計。采用三維電磁仿真軟件（AnsoftHFSS15.0）進行仿真，并將該天線通過SMA連接器連接到矢網(wǎng)儀(AgilentTechnologiesE5071C300MHz~20GHz)進行測試，仿真和測試天線回波損耗在-10dB以下的頻率范圍均覆蓋了GSM1800（1710MHz~1850MHz）、ISM（2.4GHz）、WIMAX(3.3GHz~3.6GHz)頻段，實現(xiàn)了該多頻化、小型化微帶天線的設(shè)計。TheGeneralSituationofAT89C51TheAT89C51isalow-power,high-performanceCMOS8-bitmicrocomputerwith4KbytesofFlashProgrammableandErasableReadOnlyMemory(PEROM)and128bytesRAM.ThedeviceismanufacturedusingAtmel’shighdensitynonvolatilememorytechnologyandiscompatiblewiththeindustrystandardMCS-51?instructionsetandpinout.Thechipcombinesaversatile8-bitCPUwithFlashonamonolithicchip;theAtmelAT89C51isapowerfulmicrocomputerwhichprovidesahighlyflexibleandcosteffectivesolutiontomanyembeddedcontrolapplications.Features:?CompatiblewithMCS-51?Products?4KBytesofIn-SystemReprogrammableFlashMemory?Endurance:1,000Write/EraseCycles?FullyStaticOperation:0Hzto24MHz?Three-LevelProgramMemoryLock?128x8-BitInternalRAM?32ProgrammableI/OLines?Two16-BitTimer/Counters?SixInterruptSources?ProgrammableSerialChannel?LowPowerIdleandPowerDownModesTheAT89C51providesthefollowingstandardfeatures:4KbytesofFlash,128bytesofRAM,32I/Olines,two16-bittimer/counters,afivevectortwo-levelinterruptarchitecture,afullduplexserialport,on-chiposcillatorandclockcircuitry.Inaddition,theAT89C51isdesignedwithstaticlogicforoperationdowntozerofrequencyandsupportstwosoftwareselectablepowersavingmodes.TheIdleModestopstheCPUwhileallowingtheRAM,timer/counters,serialportandinterruptsystemtocontinuefunctioning.ThePowerDownModesavestheRAMcontentsbutfreezestheoscillatordisablingallotherchipfunctionsuntilthenexthardwarereset.BlockDiagramPinDescription:VCCSupplyvoltage.GNDGround.Port0：Port0isan8-bitopendrainbidirectionalI/Oport.AsanoutputporteachpincansinkeightTTLinputs.When1sarewrittentoport0pins,thepinscanbeusedashighimpedanceinputs.(Sink/flow)Port0mayalsobeconfiguredtobethemultiplexedloworderaddress/databusduringaccessestoexternalprogramanddatamemory.InthismodeP0hasinternalpull-ups.Port0alsoreceivesthecodebytesduringFlashprogramming,andoutputsthecodebytesduringprogramverification.Externalpull-upsarerequiredduringprogramverification.Port1：Port1isan8-bitbidirectionalI/Oportwithinternalpull-ups.ThePort1outputbufferscansink/sourcefourTTLinputs.When1sarewrittentoPort1pinstheyarepulledhighbytheinternalpull-upsandcanbeusedasinputs.Asinputs,Port1pinsthatareexternallybeingpulledlowwillsourcecurrent(IIL)becauseoftheinternalpull-ups.Port1alsoreceivesthelow-orderaddressbytesduringFlashprogrammingandverification.Port2：Port2isan8-bitbidirectionalI/Oportwithinternalpull-ups.ThePort2outputbufferscansink/sourcefourTTLinputs.When1sarewrittentoPort2pinstheyarepulledhighbytheinternalpull-upsandcanbeusedasinputs.Asinputs,Port2pinsthatareexternallybeingpulledlowwillsourcecurrent(IIL)becauseoftheinternalpull-ups.Port2emitsthehigh-orderaddressbyteduringfetchesfromexternalprogrammemoryandduringaccessestoexternaldatamemorythatuses16-bitaddresses(MOVX@DPTR).Inthisapplicationitusesstronginternalpull-upswhenemitting1s.Duringaccessestoexternaldatamemoriesthatuse8-bitaddresses(MOVX@RI),Port2emitsthecontentsoftheP2SpecialFunctionRegister.Port2alsoreceivesthehigh-orderaddressbitsandsomecontrolsignalsduringFlashprogrammingandverification.Port3：Port3isan8-bitbidirectionalI/Oportwithinternalpull-ups.ThePort3outputbufferscansink/sourcefourTTLinputs.When1sarewrittentoPort3pinstheyarepulledhighbytheinternalpull-upsandcanbeusedasinputs.Asinputs,Port3pinsthatareexternallybeingpulledlowwillsourcecurrent(IIL)becauseofthepull-ups.Port3alsoservesthefunctionsofvariousspecialfeaturesoftheAT89C51aslistedbelow:PortpinalternatefunctionsP3.0rxd(serialinputport)P3.1txd(serialoutputport)P3.2^int0(externalinterrupt0)P3.3^int1(externalinterrupt1)P3.4t0(timer0externalinput)P3.5t1(timer1externalinput)P3.6^WR(externaldatamemorywritestrobe)P3.7^rd(externaldatamemoryreadstrobe)Port3alsoreceivessomecontrolsignalsforFlashprogrammingandverification.RST：Resetinput.Ahighonthispinfortwomachinecycleswhiletheoscillatorisrunningresetsthedevice.ALE/PROG：AddressLatchEnableoutputpulseforlatchingthelowbyteoftheaddressduringaccessestoexternalmemory.Thispinisalsotheprogrampulseinput(PROG)duringFlashprogramming.InnormaloperationALEisemittedataconstantrateof1/6theoscillatorfrequency,andmaybeusedforexternaltimingorclockingpurposes.Note,however,thatoneALEpulseisskippedduringeachaccesstoexternalDataMemory.Ifdesired,ALEoperationcanbedisabledbysettingbit0ofSFRlocation8EH.Withthebitset,ALEisactiveonlyduringaMOVXorMOVCinstruction.Otherwise,thepinisweaklypulledhigh.SettingtheALE-disablebithasnoeffectifthemicrocontrollerisinexternalexecutionmode.PSEN：ProgramStoreEnableisthereadstrobetoexternalprogrammemory.WhentheAT89C51isexecutingcodefromexternalprogrammemory,PSENisactivatedtwiceeachmachinecycle,exceptthattwoPSENactivationsareskippedduringeachaccesstoexternaldatamemory.EA/VPP：ExternalAccessEnable.EAmustbestrappedtoGNDinordertoenablethedevicetofetchcodefromexternalprogrammemorylocationsstartingat0000HuptoFFFFH.Note,however,thatiflockbit1(LB1)isprogrammed,EAwillbeinternallylatched(fastenwithalatch)onreset.EAshouldbestrappedtoVCCforinternalprogramexecutions.Thispinalsoreceivesthe12-voltprogrammingenablevoltage（VPP)duringFlashprogramming,forpartsthatrequire12-voltVPP.XTAL1：Inputtotheinvertingoscillatoramplifierandinputtotheinternalclockoperatingcircuit.XTAL2：Outputfromtheinvertingoscillatoramplifier.OscillatorCharacteristics：XTAL1andXTAL2aretheinputandoutput,respectively,ofaninvertingamplifierwhichcanbeconfiguredforuseasanon-chiposcillator,asshowninFigure1.Eitheraquartzcrystalorceramicresonatormaybeused.Todrivethedevicefromanexternalclocksource,XTAL2shouldbeleftunconnectedwhileXTAL1isdrivenasshowninFigure2.Therearenorequirementsonthedutycycleoftheexternalclocksignal,sincetheinputtotheinternalclockingcircuitryisthroughadivide-by-twoflip-flop,butminimumandmaximumvoltagehighandlowtimesspecificationsmustbeobserved.IdleMode：Inidlemode,theCPUputsitselftosleepwhilealltheonchipperipheralsremainactive.Themodeisinvokedbysoftware.Thecontentoftheon-chipRAMandallthespecialfunctionsregistersremainunchangedduringthismode.Theidlemodecanbeterminatedbyanyenabledinterruptorbyahardwarereset.Itshouldbenotedthatwhenidleisterminatedbyahardwarereset,thedevicenormallyresumesprogramexecution,fromwhereitleftoff,uptotwomachinecyclesbeforetheinternalresetalgorithmtakescontrol.On-chiphardwareinhibitsaccesstointernalRAMinthisevent,butaccesstotheportpinsisnotinhibited.ToeliminatethepossibilityofanunexpectedwritetoaportpinwhenIdleisterminatedbyreset,theinstructionfollowingtheonethatinvokesIdleshouldnotbeonethatwritestoaportpinortoexternalmemory.StatusofExternalPinsDuringIdleandPowerDownModesmodeProgrammemoryALE^psenPort0Port1Port2Port3idleinternal11datadatadataDataIdleExternal11floatDatadataDataPowerdownInternal00DataDataDataDataPowerdownExternal00floatdataDatadataPowerDownModeInthepowerdownmodetheoscillatorisstopped,andtheinstructionthatinvokespowerdownisthelastinstructionexecuted.Theon-chipRAMandSpecialFunctionRegistersretaintheirvaluesuntilthepowerdownmodeisterminated.Theonlyexitfrompowerdownisahardwarereset.ResetredefinestheSFRsbutdoesnotchangetheon-chipRAM.TheresetshouldnotbeactivatedbeforeVCCisrestoredtoitsnormaloperatinglevelandmustbeheldactivelongenoughtoallowtheoscillatortorestartandstabilize.ProgramMemoryLockBitsOnthechiparethreelockbitswhichcanbeleftunprogrammed(U)orcanbeprogrammed(P)toobtaintheadditionalfeatureslistedinthetablebelow:LockBitProtectionModesProgramlockbitsProtectiontypeLb1Lb2Lb31UUUNoprogramlockfeatures2PUUMovcinstructionsexecutedfromexternalprogrammemoryaredisablefromfetchingcodebytesfrominternalmemory,^eaissampledandlatchedonreset,andfurtherprogrammingoftheflashdisabled3PPUSameasmode2,alsoverifyisdisable.4PPPSameasmode3,alsoexternalexecutionisdisabled.Whenlockbit1isprogrammed,thelogiclevelattheEApinissampledandlatchedduringreset.Ifthedeviceispoweredupwithoutareset,thelatchinitializestoarandomvalue,andholdsthatvalueuntilresetisactivated.ItisnecessarythatthelatchedvalueofEAbeinagreementwiththecurrentlogiclevelatthatpininorderforthedevicetofunctionproperly.ProgrammingtheFlash：TheAT89C51isnormallyshippedwiththeon-chipFlashmemoryarrayintheerasedstate(thatis,contents=FFH)andreadytobeprogrammed.Theprogramminginterfaceacceptseitherahigh-voltage(12-volt)oralow-voltage(VCC)programenablesignal.ThelowvoltageprogrammingmodeprovidesaconvenientwaytoprogramtheAT89C51insidetheuser’ssystem,whilethehigh-voltageprogrammingmodeiscompatiblewithconventionalthirdpartyFlashorEPROMprogrammers.TheAT89C51isshippedwitheitherthehigh-voltageorlow-voltageprogrammingmodeenabled.Therespectivetop-sidemarkinganddevicesignaturecodesarelistedinthefollowingtable.Vpp=12vVpp=5vTop-sidemarkAT89C51xxxxyywwAT89C51xxxx-5yywwsignature(030H)=1EH(031H)=51H(032H)=FFH(030H)=1EH(031H)=51H(032H)=05HTheAT89C51codememoryarrayisprogrammedbyte-bybyteineitherprogrammingmode.Toprogramanynonblankbyteintheon-chipFlashProgrammableandErasableReadOnlyMemory,theentirememorymustbeerasedusingtheChipEraseMode.ProgrammingAlgorithm:BeforeprogrammingtheAT89C51,theaddress,dataandcontrolsignalsshouldbesetupaccordingtotheFlashprogrammingmodetableandFigures3and4.ToprogramtheAT89C51,takethefollowingsteps.1.Inputthedesiredmemorylocationontheaddresslines.2.Inputtheappropriatedatabyteonthedatalines.3.Activatethecorrectcombinationofcontrolsignals.4.RaiseEA/VPPto12Vforthehigh-voltageprogrammingmode.5.PulseALE/PROGoncetoprogramabyteintheFlasharrayorthelockbits.Thebyte-writecycleisself-timedandtypicallytakesnomorethan1.5ms.Repeatsteps1through5,changingtheaddressanddatafortheentirearrayoruntiltheendoftheobjectfileisreached.DataPolling:TheAT89C51featuresDataPollingtoindicatetheendofawritecycle.Duringawritecycle,anattemptedreadofthelastbytewrittenwillresultinthecomplementofthewrittendatumonPO.7.Oncethewritecyclehasbeencompleted,truedataarevalidonalloutputs,andthenextcyclemaybegin.DataPollingmaybeginanytimeafterawritecyclehasbeeninitiated.Ready/Busy:TheprogressofbyteprogrammingcanalsobemonitoredbytheRDY/BSYoutputsignal.P3.4ispulledlowafterALEgoeshighduringprogrammingtoindicateBUSY.P3.4ispulledhighagainwhenprogrammingisdonetoindicateREADY.ProgramVerify:IflockbitsLB1andLB2havenotbeenprogrammed,theprogrammedcodedatacanbereadbackviatheaddressanddatalinesforverification.Thelockbitscannotbeverifieddirectly.Verificationofthelockbitsisachievedbyobservingthattheirfeaturesareenabled.ChipErase:TheentireFlashProgrammableandErasableReadOnlyMemoryarrayiserasedelectricallybyusingthepropercombinationofcontrolsignalsandbyholdingALE/PROGlowfor10ms.Thecodearrayiswrittenwithall“1”s.Thechiperaseoperationmustbeexecutedbeforethecodememorycanbere-programmed.ReadingtheSignatureBytes:Thesignaturebytesarereadbythesameprocedureasanormalverificationoflocations030H,031H,and032H,exceptthatP3.6andP3.7mustbepulledtoalogiclow.Thevaluesreturnedareasfollows.(030H)=1EHindicatesmanufacturedbyAtmel(031H)=51Hindicates89C51(032H)=FFHindicates12Vprogramming(032H)=05Hindicates5VprogrammingProgrammingInterfaceEverycodebyteintheFlasharraycanbewrittenandtheentirearraycanbeerasedbyusingtheappropriatecombinationofcontrolsignals.Thewriteoperationcycleisselftimedandonceinitiated,willautomaticallytimeitselftocompletion.單片機溫度控制系統(tǒng)中英文翻譯資料AT89C51的概況AT89C51是美國ATMEL公司生產(chǎn)的低電壓，高性能CMOS8位單片機，片內(nèi)含4Kbytes的快速可擦寫的只讀程序存儲器（PEROM）和128bytes的隨機存取數(shù)據(jù)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，兼容標準MCS-51產(chǎn)品指令系統(tǒng)，片內(nèi)置通用8位中央處理器（CPU）和flish存儲單元，功能強大AT89C51單片機可為您提供許多高性價比的應(yīng)用場合，可靈活應(yīng)用于各種控制領(lǐng)域。主要性能參數(shù)：與MCS-51產(chǎn)品指令系統(tǒng)完全兼容4K字節(jié)可重復(fù)寫flash閃速存儲器1000次擦寫周期全靜態(tài)操作：0HZ－24MHZ三級加密程序存儲器128*8字節(jié)內(nèi)部RAM32個可編程I/O口2個16位定時／計數(shù)器6個中斷源可編程串行UART通道低功耗空閑和掉電模式功能特性概述AT89C51提供以下標準功能：4K字節(jié)flish閃速存儲器，128字節(jié)內(nèi)部RAM，32個I/O口線，兩個16位定時／計數(shù)器，一個5向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。同時，AT89C51可降至0HZ的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止CPU的工作，但允許RAM，定時／計數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存RAM中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個硬件復(fù)位。引腳功能說明Vcc：電源電壓GND：地P0口：P0口是一組8位漏極開路型雙向I/O口，也即地址/數(shù)據(jù)總線復(fù)位口。作為輸出口用時，每位能吸收電流的方式驅(qū)動8個邏輯門電路，對端口寫“1”在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。P1口：P1是一個帶內(nèi)部上拉電阻的8位雙向I/O口，P1的輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。對端口寫“1”Flash編程和程序校驗期間，P1接受低8位地址。P2口：P2是一個帶有內(nèi)部上拉電阻的8位雙向I/O口，P2的輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。對端口寫“1”在訪問外部程序存儲器獲16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX@DPTR指令）時，P2口送出高8位地址數(shù)據(jù)。在訪問8位地址的外部數(shù)據(jù)存儲器（如執(zhí)行MOVX@RI指令）時，P2口線上的內(nèi)容（也即特殊功能寄存器（SFR）區(qū)中R2寄存器的內(nèi)容），在整個訪問期間不改變。Flash編程或校驗時，P2亦接受高地址和其它控制信號。P3口：P3口是一組帶有內(nèi)部上拉電阻的8位雙向I/O口。P3口輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。對P3口寫入“1”時，他們被內(nèi)部上拉電阻拉高并可作為輸出口。做輸出端時，被外部拉低的P3口將用上拉電阻輸出電流（Iil）。P端口引腳第二功能P3.0rxd(串行輸入口)P3.1txd(串行輸出口)P3.2^int0(外中斷0)P3.3^int1(外中斷1)P3.4t0(定時/計數(shù)器0)P3.5t1(定時/計數(shù)器1)P3.6^WR(外部數(shù)據(jù)存儲器寫選通)P3.7^RD(外部數(shù)據(jù)存儲器讀選通)P3口還接收一些用于flash閃速存儲器編程和程序校驗的控制信號。RST：復(fù)位輸入。當振蕩器工作時，RST引腳出現(xiàn)兩個機器周期以上高電平將使單片機復(fù)位。ALE/PROG：當訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE（地址所存允許）輸出脈沖用于所存地址的低8位字節(jié)。即使不訪問外部存儲器，ALE仍以時鐘振蕩頻率的1/6輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖。對flash存儲器編程期間，該引腳還用于輸入編程脈沖（^PROG）。如有不要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。該外置位后，只要一條MOVX和MOVC指令A(yù)LE才會被激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應(yīng)設(shè)置ALE無效。PSEN：程序存儲允許（^PSEN）輸出是外部程序存儲器的讀選通信號，當AT89C51由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩個^PSEN有效，即輸出兩個脈沖。在此期間，當訪問外部數(shù)據(jù)存儲器，這兩次有效的^PSEN信號不出現(xiàn)。EA/VPP:外部訪問允許。欲使CPU僅訪問外部程序存儲器（地址為0000HFFFFH），EA端必須保持低電平（接地）。需注意的是;如果加密位LB1被編程，復(fù)位時內(nèi)部會鎖存EA端狀態(tài)。如EA端為高電平（接VCC端），CPU則執(zhí)行內(nèi)部程序存儲器中的指令。Flash存儲器編程時，該引腳加上+12V的編程允許電源VPP，當然這必須是該器件是使用12V編程電壓VPP.XTAL1:振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸出端。XTAL2:振蕩器反相放大器的輸出端。時鐘振蕩器：AT89C51中有一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。這個放大器與作為反饋的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路參見圖5。外接石英晶體（或陶瓷諧振器）及電容C1、C2接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外接電容C1、C2雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器的穩(wěn)定性、起振的難易程度及溫度穩(wěn)定性，如果使用石英晶體，我們推薦電容使用30PF+10PF，而如使用陶瓷諧振器建議選擇40PF+10PF。用戶也可以采用外部時鐘。采用外部時鐘的電路如圖5右所示。這種情況下，外部時鐘脈沖接到XTAL1端，即內(nèi)部時鐘發(fā)生器的輸入端，XTAL2則懸空由于外部時鐘信號是通過一個2分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應(yīng)符合產(chǎn)品技術(shù)要求?？臻e模式：在空閑工作模式狀態(tài)，CPU保持睡眠狀態(tài)而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。此時，片內(nèi)RAM和所有特殊功能寄存器的內(nèi)容保持不變。空閑模式可由任何允許的中斷請求或硬件復(fù)位終止。終止空閑工作模式的方法有兩種，其一是任何一條被允許中斷的事件被激活，即可終止空閑工作模式。程序會首先響應(yīng)中斷，進入中斷服務(wù)程序，執(zhí)行完中斷服務(wù)程序并僅隨終端返回指令，下一條要執(zhí)行的指令就是使單片機進入空閑模式那條指令后面的一條指令。其二是通過硬件復(fù)位也可將空閑工作模式終止，需要注意的是，當由硬件復(fù)位來終止空閑模式時，CPU通常是從激活空閑模式那條指令的下一條指令開始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復(fù)位操作，硬件復(fù)位脈沖要保持兩個機器周期（24個時鐘周期）有效，在這種情況下，內(nèi)部禁止CPU訪問片內(nèi)RAM，而允許訪問其它端口。為了避免可能對端口產(chǎn)生以外寫入，激活空閑模式的那條指令后一條指令不應(yīng)該是一條對端口或外部存儲器的寫入指令。空閑和掉電模式外部引腳狀態(tài)模式程序存儲器ALE^PSENPORT0PORT1PORT2PORT3空閑模式內(nèi)部11數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)空閑模式外部11浮空數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)掉電模式內(nèi)部00數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)掉電模式外部00浮空數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)掉電模式在掉電模式下，震蕩器停止工作，進入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi)RAM和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。退出掉電模式的唯一方法是硬件復(fù)位，復(fù)位后將重新定義全部特殊功能寄存器但不改變RAM中的內(nèi)容，在VCC恢復(fù)到正常工作電平前，復(fù)位應(yīng)無效，且必須保持一定時間以使振蕩器重啟動并穩(wěn)定工作。程序存儲器的加密：AT89C51可使用對芯片上的3個加密位進行編程（P）或不編程（U）來得到如下表所示的功能：加密位保護功能表程序加密位保護類型LB1LB2LB31UUU沒有程序保護功能2PUU禁止從外部程序存儲器中執(zhí)行MOVC指令讀取內(nèi)部程序存儲器的內(nèi)容3PPU除上表功能外，還禁止程序校驗4PPP除以上功能外，同時禁止外部執(zhí)行當加密位LB1被編程時，在復(fù)位期間，EA端的邏輯電平被采樣并鎖存，如果單片機上電后一直沒有復(fù)位，則鎖存起的初始值是一個隨機數(shù)，且這個隨機數(shù)會一直保持到真正復(fù)位為止。為使單片機能正常工作，被鎖存的EA電平值必須與該引腳當前的邏輯電平一致。此外，加密位只能通過整片擦除的方法清除。FLASH閃速存儲器的編程：AT89C51單片機內(nèi)部有4K字節(jié)的FLASHPEROM,這個FLASH存儲陣列出廠時已處于擦除狀態(tài)（即所有存儲單元的內(nèi)容均為FFH），用戶隨時可對其進行編程。編程接口可接收高電平（+12V）或低電平（VCC）的允許編程信號，低電平編程模式適合于用戶再線編程系統(tǒng)，而高電平編程模式可與通用EPROM編程器兼容。AT89C51單片機中，有些屬于低電壓編程方式，而有些則是高電平編程方式，用戶可從芯片上的型號和讀取芯片內(nèi)的簽名字節(jié)獲得該信息，見下表。Vpp=12vVpp=5v芯片頂面標識AT89C51xxxxyywwAT89C51xxxx-5yyww簽名字節(jié)(030H)=1EH(031H)=51H(032H)=FFH(030H)=1EH(031H)=51H(032H)=05HAT89C51的程序存儲器陣列是采用字節(jié)寫入方式編程的，每次寫入一個字節(jié)，要對整個芯片內(nèi)的PEROM程序存儲器寫入一個非空字節(jié)，必須使用片擦除的方式將整個存儲器的內(nèi)容清除。編程方法：編程前，需按表1、圖3和圖4所示設(shè)置好地址，數(shù)據(jù)及控制信號，AT89C51編程方法如下：1.在地址線上加上要編程單元的地址信號。2.在數(shù)據(jù)線上加上要寫入的數(shù)據(jù)字節(jié)。3.激活相應(yīng)的控制信號。4.在高電壓編程方式時，將^EA/VPP端加上+12V編程電壓。5.每對FLASH存儲陣列寫入一個字節(jié)或每寫入一個程序加密位，加上一個ALE/^PROG編程脈沖，改變編程單元的地址和寫入的數(shù)據(jù)，重復(fù)1—5步驟，直到全部文件編程結(jié)束。每個字節(jié)寫入周期是自身定時地，通常約為1.5ms。數(shù)據(jù)查詢：AT89C51單片機用數(shù)據(jù)查詢方式來檢測一個寫周期是否結(jié)束，在一個寫周期中，如需要讀取最后寫入的那個字節(jié)，則讀出的數(shù)據(jù)的最高位（P0.7）是原來寫入字節(jié)最高位的反碼。寫周期完成后，有效的數(shù)據(jù)就會出現(xiàn)在所有輸出端上，此時，可進入下一個字節(jié)的寫周期，寫周期開始后，可在任意時刻進行數(shù)據(jù)查詢。READY/^BUSY：字節(jié)編程的進度可通過“RDY/^BSY”輸出信號監(jiān)測，編程期間，ALE變?yōu)楦唠娖健癏”后P3.4(RDY/^BSY)端電平被拉低，表示正在編程狀態(tài)（忙狀態(tài)）。編程完成后，P3.4變?yōu)楦唠娖奖硎緶蕚渚途w狀態(tài)。程序校驗：如果加密位LB1、LB2沒有進行編程，則代碼數(shù)據(jù)可通過地址和數(shù)據(jù)線讀回原編寫的數(shù)據(jù)。加密位不可能直接變化。證實加密位的完成通過觀察它們的特點和能力。芯片擦除：利用控制信號的正確組合（表1）并保持ALE/^PROG引腳10ms的低電平脈沖寬度即可將PEROM陣列（4k字節(jié)）整片擦除，代碼陣列在擦除操作中將任何非空單元寫入“1”，這步驟需要再編程之前進行。讀片內(nèi)簽名字節(jié)：AT89C51單片機內(nèi)有3個簽名字節(jié)，地址為030H、031H和032H。用于聲明該器件的廠商、型號和編程電壓。讀簽名字節(jié)的過程和單元030H、031H和032H的正常校驗相仿，只需將P3.6和P3.7保持低電平，返回值意義如下：（030H）=1EH聲明產(chǎn)品由ATMEL公司制造。（031H）=51H聲明為AT89C51單片機。（032H）=FFH聲明為12V編程電壓。（032H）=05H聲明為5V編程電壓。編程接口：采用控制信號的正確組合可對FLASH閃速存儲陣列中的每一代碼字節(jié)進行寫入和存儲器的整片擦除，寫操作周期是自身定時的，初始化后它將自動定時到操作完成。英文原文DescriptionTheat89s52isalow-power,high-performanceCMOS8-bitmicrocomputerwith4KbytesofFlashProgrammableandErasableReadOnlyMemory(PEROM)and128bytesRAM.ThedeviceismanufacturedusingAtmel’shighdensitynonvolatilememorytechnologyandiscompatiblewiththeindustrystandardMCS-51?instructionsetandpinout.Thechipcombinesaversatile8-bitCPUwithFlashonamonolithicchip,theAtmelat89s52isapowerfulmicrocomputerwhichprovidesahighlyflexibleandcosteffectivesolutiontomanyembeddedcontrolapplications.Features:?CompatiblewithMCS-51?Products?4KBytesofIn-SystemReprogrammableFlashMemory?Endurance:1,000Write/EraseCycles?FullyStaticOperation:0Hzto24MHz?Three-LevelProgramMemoryLock?128x8-BitInternalRAM?32ProgrammableI/OLines?Two16-BitTimer/Counters?SixInterruptSources?ProgrammableSerialChannel?LowPowerIdleandPowerDownModesTheat89s52providesthefollowingstandardfeatures:4KbytesofFlash,128bytesofRAM,32I/Olines,two16-bittimer/counters,afivevectortwo-levelinterruptarchitecture,afullduplexserialport,on-chiposcillatorandclockcircuitry.Inaddition,theat89s52isdesignedwithstaticlogicforoperationdowntozerofrequencyandsupportstwosoftwareselectablep