JESD204協(xié)議規(guī)范-正文-中文版翻譯

4.7設(shè)備時鐘（deviceclock）器件時鐘（deviceclock）是JESD204B系統(tǒng)中每個單元的時序參考。每個發(fā)送器和接收器設(shè)備必須從時鐘發(fā)生器電路接收其設(shè)備時鐘，該時鐘發(fā)生器電路為源時鐘，從一個共同源產(chǎn)生所有設(shè)備時鐘。設(shè)備時鐘信號可以具有與幀或多幀的不同周期，并且設(shè)備負(fù)責(zé)從設(shè)備時鐘周期生成幀時鐘周期和/或多幀時鐘周期。器件時鐘，幀時鐘和多幀時鐘頻率之間允許的頻率關(guān)系取決于JESD204B子類，如下所示：?子類0：由設(shè)備實現(xiàn)者指定。

?子類1：多幀周期應(yīng)為設(shè)備時鐘周期的整數(shù)倍。

?子類2：多幀周期應(yīng)為設(shè)備時鐘周期的整數(shù)倍。另外，TX設(shè)備時鐘周期應(yīng)為RX設(shè)備時鐘周期的整數(shù)倍，或者RX設(shè)備時鐘周期應(yīng)為TX設(shè)備時鐘周期的整數(shù)倍。4.8幀時鐘和本地多幀時鐘（flameclockandlocalmultiflameclock）幀時鐘域形成應(yīng)用層和JESD204鏈路層之間的接口。對于數(shù)據(jù)以多幀排列的鏈路（對于支持確定性延遲的鏈路和/或具有多個通道的鏈路是強(qiáng)制的），多幀與這些設(shè)備中的（本地）多幀時鐘（LMFC）的邊沿對齊。每個發(fā)送器和接收器設(shè)備必須接收一個單獨的設(shè)備時鐘信號，從中可以導(dǎo)出幀和多幀周期。設(shè)備時鐘可以以幀或多幀時鐘的頻率提供。一個幀或多幀時鐘不是直接提供給設(shè)備時鐘輸入，而是在設(shè)備內(nèi)派生出來的，稱為“本地”時鐘。如果多幀時鐘是在一個設(shè)備中派生出來的，那么子類1設(shè)備的LMFC相位由采樣SYSREF輸入決定，子類2設(shè)備的LMFC相位SYNC~的上升沿決定。幀和多幀時鐘應(yīng)符合以下要求：?所有發(fā)送器和接收器設(shè)備的幀周期必須相同。?所有發(fā)送器和接收器設(shè)備的多幀周期必須相同。?JESD204系統(tǒng)中的所有幀時鐘和多幀時鐘必須從一個相同源時鐘派生。?在每個設(shè)備中，幀時鐘和LMFC必須相位對齊。?幀時鐘和LMFC的相位應(yīng)由檢測到SYSREF信號處于激活狀態(tài)的設(shè)備時鐘邊沿決定（對于第1子類設(shè)備）。?幀時鐘的相位應(yīng)在檢測到同步解除后由“調(diào)整時鐘”邊緣決定。（適用于第2子類設(shè)備）?設(shè)備可以選擇允許以細(xì)粒度增量調(diào)整LMFC（和幀時鐘）相位對準(zhǔn)。這是為了在一個系統(tǒng)中的所有設(shè)備中提供完全對齊LMFC的靈活性。4.9SYNC接口SYNC接口用作從接收器到發(fā)送器的對時序要求嚴(yán)格的返回路徑。它應(yīng)與接收設(shè)備的內(nèi)部幀時鐘同步。如果需要在SYNC接口上進(jìn)行信息傳遞（子類0和子類2操作所需）的特定要求，烈建議與Tx幀時鐘保持同步。SYNC接口只包含一個信號，由SYNC~表示。波形符號表示信號為低電平有效。在差分接口的情況下，信號的真實部分是低電平有效。圖11顯示了與SYNC~信號相關(guān)的關(guān)鍵時序規(guī)范，SYNC~信號對于需要向后兼容JESD204A的子類0和子類2確定性延遲設(shè)備都是必需的。4.通道間設(shè)備同步接口（Lane-to-laneinter-devicesynchronizationinterface）對于不支持確定性等待時間的設(shè)備（即，子類0），不同接收器設(shè)備（DAC）之間的同步將需要單獨的接口來同步用于通道對齊的本地時序參考。該接口期望能與幀時鐘同步。建議該接口使用與設(shè)備時鐘接口相同的電氣特性。設(shè)備用戶無需為通道間設(shè)備同步接口生成單獨的時鐘信號。對于支持確定性延遲的設(shè)備，不需要這個單獨的設(shè)備間同步接口。4.11SYSREF信號在子類1確定性延遲系統(tǒng)中，SYSREF信號被分發(fā)到系統(tǒng)中的所有設(shè)備,目的是識別設(shè)備時鐘邊沿，該邊沿用于對齊內(nèi)部LMFC和幀時鐘的相位。由于LMFC和幀時鐘通常與字符時鐘對齊，因此在調(diào)整LMFC和幀時鐘時，可能需要同時調(diào)整字符時鐘的相位。SYSREF可以是周期性，單次觸發(fā)（選通脈沖型）或“間隙”周期性信號。它是一個由設(shè)備時鐘采樣的高電平有效信號。設(shè)備必須能夠支持在設(shè)備時鐘上升沿時采樣SYSREF，但也可以選擇允許在設(shè)備時鐘下降沿采樣SYSREF。對于周期性或“間隙”周期性SYSREF信號，周期應(yīng)為LMFC周期的整數(shù)倍。設(shè)備內(nèi)的LMFC和幀時鐘應(yīng)與設(shè)備時鐘采樣邊沿相位對齊，采樣SYSREF值在該邊緣從0->1轉(zhuǎn)換。系統(tǒng)中的所有設(shè)備都不必生成相同的SYSREF信號。但是，要求以SYSREF能被系統(tǒng)中所有設(shè)備有效采樣的確定關(guān)系的方式產(chǎn)生到所有設(shè)備的SYSREF信號。下圖13所示為說明這一概念（使用設(shè)備時鐘上升沿對SYSREF進(jìn)行采樣）并顯示同步采樣兩個設(shè)備上有效SYSREF信號的時序圖。JESD204B鏈路上的延遲不確定性是由系統(tǒng)內(nèi)Tx和Rx設(shè)備中的LMFCs相位對齊的不確定性造成的。最小化延遲不確定性依賴于TX和RX中以由在同一時刻發(fā)生的事件來控制的幀時鐘和LMFC的生成。對于子類1設(shè)備，此時刻對應(yīng)于檢測到SYSREF信號由0->1轉(zhuǎn)換的設(shè)備時鐘周期。因此，建議系統(tǒng)實施者遵循這些準(zhǔn)則，以盡量減少Tx和RxLMFCs之間的相位對齊偏移。必須最小化系統(tǒng)中設(shè)備時鐘輸入之間的偏差。必須在系統(tǒng)內(nèi)分發(fā)SYSREF（與設(shè)備時鐘源同步），以便在設(shè)備接收器上實現(xiàn)最大的建立/保持一致性。理想情況下，SYSREF應(yīng)具有相對于器件時鐘的時序關(guān)系，如圖14所示。但是，對于非常高速的器件時鐘，可能無法滿足SYSREF建立/保持時間要求。通過控制SYSREF信號的相位相對于對其進(jìn)行采樣的器件的建立/保持時間要求，可以最小化JESD204B鏈路上的延遲不確定性。通過控制設(shè)備相對采樣的建立/保持時間要求的SYSREF信號相位，可以最大限度地減少通過JESD204B鏈路產(chǎn)生的延遲不確定性。強(qiáng)烈建議對SYSREF和設(shè)備時鐘使用相同類型的信號類型，以保持精確的時序關(guān)系。圖14顯示了與SYSREF~信號相關(guān)的關(guān)鍵時序規(guī)范。此處未規(guī)定這些參數(shù)的值，但發(fā)送器和接收器設(shè)備規(guī)范應(yīng)規(guī)定這些值。tSU_S(min)andtH_S(min):SYSREF的建立和保持時間，與器件SYSREF引腳的器件時鐘有關(guān)。Sublcass1發(fā)送器和接收器設(shè)備必須指定這些參數(shù)。傳輸層傳輸層將轉(zhuǎn)換樣本映射到非加擾八位字節(jié)。JESD204為此映射提供了幾個選項：?單個轉(zhuǎn)換器到單通道鏈路?同一設(shè)備中的多個轉(zhuǎn)換器連接到單通道鏈路?單個轉(zhuǎn)換器到多通道鏈路?同一設(shè)備中的多個轉(zhuǎn)換器連接到多通道鏈路此外，可以在多點鏈路上組合多個轉(zhuǎn)換器設(shè)備的接口。但是，這不是一個特殊的映射情況。傳輸層映射僅適用于單個轉(zhuǎn)換器設(shè)備的樣本，即通過單個鏈路傳輸。一組樣本和/或部分樣本被分組到F個八位字節(jié)框架中。在許多應(yīng)用中，幀時鐘將具有與采樣時鐘相同的頻率。但是，JESD204允許每個幀周期內(nèi)每個轉(zhuǎn)換器傳輸多次采樣數(shù)據(jù)。每個轉(zhuǎn)換器在每一個幀周期內(nèi)的采樣次數(shù)S必須始終為整數(shù)。這對于最小化SERDES電路和敏感模擬部件之間的串?dāng)_是必要的。每次采樣作為一組N'位傳輸，由N個數(shù)據(jù)位，可選控制位CS和可選尾位T組成。幀結(jié)束時可能需要額外的尾位（tailbits）來將每個幀周期每個通道的整個八位字節(jié)數(shù)填滿。5.1.2單通道數(shù)據(jù)映射5.1.2.1無過采樣的用戶數(shù)據(jù)映射沒有過采樣的映射是參照圖17指定的。一個設(shè)備包含M個轉(zhuǎn)換器，每個轉(zhuǎn)換器每次采樣產(chǎn)生n個數(shù)據(jù)位。圖片中所有項目的編號方案從0開始。在示例中，最左邊的位是最高有效位（msb），最右邊的位是最低有效位（lsb）。以下步驟描述了將樣本映射到八位字節(jié)的過程：將采樣數(shù)據(jù)映射到線性軸，從轉(zhuǎn)換器0開始，然后是轉(zhuǎn)換器1等，直到所有采樣數(shù)據(jù)都完成映射；將采樣數(shù)據(jù)映射到words。當(dāng)采樣數(shù)據(jù)不包含控制位時，這些words的個數(shù)與采樣數(shù)據(jù)相同。當(dāng)特定于樣本的控制位可用時，有兩個選項：轉(zhuǎn)換words是在每個轉(zhuǎn)換采樣數(shù)據(jù)的LSB后附加相關(guān)的控制位而形成的。轉(zhuǎn)換words與相應(yīng)的采樣數(shù)據(jù)相同?？刂莆槐环纸M為單獨的控制字，該控制字附加在采樣數(shù)據(jù)之后，控制字的第一個比特對應(yīng)于轉(zhuǎn)換器0的控制位，控制字中的下一個比特對應(yīng)于轉(zhuǎn)換器1的控制位，以此類推。如果CF是幀中控制字的數(shù)量，對于單通道映射CF=0或CF=1，則每幀周期發(fā)送的words總數(shù)因此是M+CF。通過添加tailbits對不是4bit整數(shù)倍的words進(jìn)行擴(kuò)展到最小可能組成的半字節(jié)組（半個八比特組），擴(kuò)展在圖17中用“NG”表示。此步驟是可選的，在最高線路效率優(yōu)先于映射中更容易重新配置的情況下可以忽略。因此，轉(zhuǎn)換words可以通過添加控制位和/或tailbits擴(kuò)展到N'≥N比特的長度，其中N'是4的整數(shù)倍。注意，對于CF=0，控制位被認(rèn)為是數(shù)據(jù)字的一部分，數(shù)據(jù)和控制位之間不會有tailbits，但在控制位之后可能需要一個或多個tailbit。對于CF=1，數(shù)據(jù)和控制位是不同的字，并且在每次采樣的數(shù)據(jù)位之后可能需要一個或多個tailbit。如有必要，添加tailbits使最后一步映射之后的總位數(shù)為8的整數(shù)倍。將前一步驟中獲得的序列重新分組為F個八位字節(jié)。如果需要填充一個半字節(jié)組，在每個采樣數(shù)據(jù)的末尾插入尾位。在這個例子中，新的映射方法每幀需要一個額外的八位字節(jié)。CF=0，半字拓展，單通道的4×12位轉(zhuǎn)換器＋控制位+tailbits，沒有控制字。CF=1，4×12位轉(zhuǎn)換器，將控制位分組成一個控制字，可以減少尾位的數(shù)量，并使得轉(zhuǎn)換幀變得更短。5.1.2.2過采樣的數(shù)據(jù)映射過采樣映射類似于無過采樣的映射。在映射下一個轉(zhuǎn)換器的數(shù)據(jù)之前，每個轉(zhuǎn)換器將進(jìn)行S次采樣而不只是一次。CF=1，4×12位轉(zhuǎn)換器兩次過采樣的映射+控制字，一個轉(zhuǎn)換器一次采樣添加一個控制位，剛好組成1個八字節(jié)，無需添加tailbits。5.1.3多通道數(shù)據(jù)映射對于由L通道組成的鏈路，映射方法與單通道相同，然而，在最后一步中，會得到了一排L*F個八位字節(jié)組。第一個F八位字節(jié)通過第0通道傳輸，下一個F八位字節(jié)通過第1通道傳輸，以此類推，最后一個F八位字節(jié)通過第L-1通道傳輸。相比單通道數(shù)據(jù)映射，多通道映射需要注意下列參數(shù)：參數(shù)HD控制是否將一次采樣數(shù)據(jù)劃分到多個通道。在低密度模式（HD=0）中，如果需要，通過在組中的最后一個完整半字節(jié)組（NG）之后添加更多尾位（T），可以避免一組F八位字節(jié)末尾的一部分轉(zhuǎn)換字。在高密度模式（HD=1）中，轉(zhuǎn)換字可能在通道邊界處斷開。參數(shù)CF，每個鏈路每一幀周期的控制字總數(shù)，控制哪些通道將攜帶控制字的。CF=0表示不使用控制字。其他允許的值可以是和通道數(shù)L或轉(zhuǎn)換器個數(shù)M的比值。L通道分為L/CF個通道，每個通道傳輸M/CF轉(zhuǎn)換器的采樣。在這些采樣數(shù)據(jù)之后會插入一個控制字，每bit是這些采樣的控制位。如果控制字適合單通道，則不允許在通道邊界上被斷開。圖23顯示了一個16×11位轉(zhuǎn)換器的映射，每次采樣有兩個控制位，不使用控制字。注意，控制位將每個11位采樣數(shù)據(jù)擴(kuò)展到一個13位字，通過尾位進(jìn)一步擴(kuò)展到四個半字節(jié)（16bit）。在一個幀周期內(nèi)，總共必須傳輸32個八位字節(jié)，例如，每幀使用8個通道傳輸，每個通道傳輸4個八位字節(jié)。圖24顯示了如何通過將所有控制位分組為一個控制字在最后一個通道上傳輸，將每個幀周期要傳輸?shù)陌宋蛔止?jié)總數(shù)減少到28。這樣就可以節(jié)省一條通道。但是，如果只有一小部分轉(zhuǎn)換器處于激活有效狀態(tài)，則可能無法節(jié)省需要通道數(shù)量。例如，只傳輸轉(zhuǎn)換器2的數(shù)據(jù)，在圖23的映射中激活通道1就足夠了，而通道0、1和6必須在圖24的映射中激活。圖25顯示了使用兩個控制字時同一轉(zhuǎn)換器的映射。此配置中不保存任何八位字節(jié)。第3道上有空間可以傳輸額外采樣數(shù)據(jù)，但是這在每組中要求傳輸?shù)攘哭D(zhuǎn)換器的數(shù)據(jù)時是禁止的。5.1.4尾位（tailbit）尾位（T）是為未加擾幀指定的，如果加擾器被使能啟用，尾位與數(shù)據(jù)位一起通過加擾器饋送（見第5.2款）。為了避免尾位阻止或顯著減少幀同步符號的生成，尾位應(yīng)符合以下要求之一：?從幀到幀的尾位序列相同，或?序列由基于至少一個多項式的偽隨機(jī)發(fā)生器生成。應(yīng)該注意的是，如果不使用加擾，恒定尾位可能會導(dǎo)致虛假譜線。5.1.5空閑模式5.1.5.1空閑模式是指連接到同一鏈路的一個或多個轉(zhuǎn)換器處于非激活狀態(tài)，但接口保持激活狀態(tài)且?guī)Y(jié)構(gòu)不變的狀態(tài)。在每個鏈路有多個轉(zhuǎn)換器的系統(tǒng)中，轉(zhuǎn)換器可能與其他轉(zhuǎn)換器共享其部分所有八位字節(jié)。因此，非激活的轉(zhuǎn)換器不能標(biāo)記在數(shù)據(jù)鏈路層上，例如，通過8B10B代碼中的控制符號。相反，可以使用特定于采樣點的控制位來實現(xiàn)這一目的。也可以通過控制接口傳遞非激活轉(zhuǎn)換器的信息（見4.13）。5.1.5.2虛擬樣本非活動轉(zhuǎn)換器的樣本由虛擬樣本替換。虛擬樣本沒有其他要求，它們不會阻止對齊字符的生成（見5.3.3.4），無論是否啟用加擾（見5.2）。虛擬樣本可以在應(yīng)用層中生成，在應(yīng)用層中可能不知道虛擬樣本中的哪些位將映射到幀的最后一個八位字節(jié)。因此，為了避免可能干擾對齊字符的生成，建議所有虛擬位符合與尾位相同的要求（見5.1.4）。偽隨機(jī)位是一個很好的選擇，因為當(dāng)禁用加擾時，它們將避免傳輸頻譜中的峰值。另一種選擇是用傳輸層測試序列替換非活動轉(zhuǎn)換器的樣本（見5.1.6）。但是，如果控制位作為測試序列的一部分進(jìn)行切換，則標(biāo)記非激活轉(zhuǎn)換器的可能控制位應(yīng)在整個測試序列中保持恒定。5.1.6測試模式5.1.6.1傳輸層測試模式是這樣一種狀態(tài)，即來自或連接到同一鏈路的所有轉(zhuǎn)換器的數(shù)據(jù)樣本被預(yù)先確定的測試樣本替換。如果用戶數(shù)據(jù)包含控制位，則用測試控制位替換控制位。測試樣本和控制位根據(jù)當(dāng)前用戶數(shù)據(jù)格式映射，如果啟用加擾，則加擾。通過控制接口將JESD204設(shè)備置于測試模式，見4.13。注：測試樣本的生成和檢測在應(yīng)用層中進(jìn)行。JESD204鏈路本身不需要為了傳輸層測試的特殊模式。JESD204規(guī)定了具有多幀周期性的長傳輸層測試模式，以及具有單幀周期性的短傳輸層測試模式。使用其他測試模式是可選的。一般來說，運輸層測試測試樣本應(yīng)符合下列要求：?測試樣本和可能的控制位的模式應(yīng)重復(fù)。周期應(yīng)為最短一幀周期的整數(shù)幀周期。?模式應(yīng)使接收器能夠找到模式的連續(xù)周期之間的邊界。......5.2加擾雖然不強(qiáng)制啟用加擾，但JESD204TX和RX設(shè)備應(yīng)支持加擾八位字節(jié)數(shù)據(jù)，如下所示。每通道具有1個加擾器和除擾器。從功能上講，它們位于傳輸層和鏈路層之間，如圖27所示。為鏈路啟用加擾/解擾包括激活屬于鏈路的每個通道上的各個擾碼器/解擾器。不允許只運行在鏈路中的某些通道包含加擾數(shù)據(jù)的混合模式。加擾的主要目的是避免當(dāng)相同八位字節(jié)數(shù)據(jù)在幀與幀之間重復(fù)時將產(chǎn)生的頻譜峰值，光譜峰會導(dǎo)致敏感應(yīng)用中的電磁兼容性或干擾問題。通過混疊，它們也會在數(shù)據(jù)轉(zhuǎn)換器中引起與代碼相關(guān)的直流偏移。加擾的另一個優(yōu)點是它使頻譜數(shù)據(jù)獨立，從而使可能的頻率選擇效應(yīng)對電氣接口不會引起與數(shù)據(jù)相關(guān)的誤差。然而，轉(zhuǎn)換器中的所有數(shù)字操作（包括加擾）都會產(chǎn)生一定量的開關(guān)噪聲，因此可能存在禁用加擾的應(yīng)用。5.1.2.1加擾多項式擾碼多項式應(yīng)為該多項式的周期足夠長（32,767位）以滿足敏感無線電應(yīng)用的頻譜要求，同時允許解擾器在兩個八位字節(jié)中自同步。5.1.2.2加擾器位順序加擾器和解擾器通過逐幀處理發(fā)送/接收的數(shù)據(jù)的串行實現(xiàn)來定義。如圖28所示，首先移動幀的最左邊的位。5.2.3擾頻器類型擾頻器應(yīng)為自同步類型。串行實現(xiàn)和并行實現(xiàn)的公式如圖29所示。5.2.4和圖30中定義了一個可選的加擾器。擾頻器和解擾器的并行實現(xiàn)示例如附錄D所示。5.2.4早期同步選項如果使用，將在用戶數(shù)據(jù)開始時啟用加擾。根據(jù)圖29實現(xiàn)的加擾器將在代碼組同步（CGS）和初始通道對齊序列（ILAS）傳輸期間被旁路。啟用加擾器后，必須先接收兩個八位字節(jié)，然后才能在加擾器和解擾器中的狀態(tài)寄存器進(jìn)行同步，并且解擾器開始生成正確的數(shù)據(jù)。為了避免在啟動時丟失用戶數(shù)據(jù)，可以實現(xiàn)一個可選的加擾器，其中未加擾的八位字節(jié)也通過狀態(tài)寄存器。在加擾和非加擾操作之間的選擇是使用加擾邏輯的使能信號進(jìn)行的。在接收器處，解擾器輸入始終可以連接到8B/10B解碼器輸出，而解擾器輸出端可以輸出原始數(shù)據(jù)或解擾數(shù)據(jù)。改進(jìn)型加擾器的串行實現(xiàn)和并行實現(xiàn)方程如圖30所示。備選加擾器的并行實現(xiàn)示例如圖D.3所示。5.2.5初始狀態(tài)當(dāng)輸入數(shù)據(jù)是初始狀態(tài)的重復(fù)副本時，5.2.3和5.2.4中描述的加擾器以及許多其他常用的自同步加擾器將產(chǎn)生重復(fù)輸出。這樣的重復(fù)輸出會導(dǎo)致頻譜域出現(xiàn)峰值，從而導(dǎo)致電磁干擾（EMI）。為了盡量減少重復(fù)輸出的發(fā)生，加擾器必須被初始化為一種在傳輸層產(chǎn)生不可能連續(xù)重復(fù)的八位字節(jié)數(shù)據(jù)的狀態(tài)。對于具有最高索引的八個存儲元件，推薦的初始狀態(tài)為“1”，對于剩余的七個存儲元件，推薦的初始狀態(tài)為“0”。解擾器中不需要預(yù)設(shè)，因為它是自我同步的。在5.2.4中定義的替代加擾器中，也不需要預(yù)置，因為加擾開始時的初始狀態(tài)將由最后兩個未加擾的八位字節(jié)確定。5.2.6加擾禁用在某些應(yīng)用中，加擾的缺點超過了好處。在這種情況下，轉(zhuǎn)換器制造商可以自行決定提供禁用（解）擾碼器的方法。因此，邏輯設(shè)備應(yīng)具有禁用（解）加擾的選項。5.3數(shù)據(jù)鏈路層5.3.18B/10B編碼8b/10b編碼用于在傳輸前對數(shù)據(jù)進(jìn)行編碼。8b/10b編碼在工業(yè)上得到了廣泛的應(yīng)用，并證明了其魯棒性。8b/10b代碼具有以下特性：?足夠的位轉(zhuǎn)換密度（每10位符號3到8個轉(zhuǎn)換），以允許接收器恢復(fù)時鐘。?使用的控制符號：?為了建立10位符號邊界的接收器同步，?標(biāo)記幀或其他數(shù)據(jù)序列的開始和結(jié)束，以及?實現(xiàn)串行通道之間的對齊。?平衡（可采用交流耦合）。?檢測單個位錯誤。有關(guān)8b/10b編碼和解碼的完整說明，請參閱參考1第36.2條。5.3.2傳輸順序幀內(nèi)容從左到右進(jìn)行處理，即從MSB到LSB。串行化后，首先傳輸8b/10b代碼組的最左邊的位，即位“a”（參考1，第36.2.4條）。5.3.3鏈路操作5.3.3.1代碼組同步（CGS）代碼組同步（CGS）通過以下過程實現(xiàn)。雖然針對多個接收器和發(fā)射器進(jìn)行了描述，但相同的過程適用于單個接收器和發(fā)射器：?接收方通過同步接口發(fā)出同步請求。?發(fā)射器發(fā)出/K/=/K28.5/符號流。?接收器同步，然后等待至少四個連續(xù)/K/符號的正確接收。?接收器根據(jù)7.1中概述的指導(dǎo)停用同步請求。該過程的后續(xù)步驟取決于發(fā)送器設(shè)備的確定性延遲子類。對于子類1和2發(fā)送器：?一旦檢測到所有接收器已停止其同步請求，發(fā)射器將繼續(xù)發(fā)射/K/符號，直到下一個LMFC邊界。（默認(rèn)操作應(yīng)該是使用下一個LMFC邊界，但設(shè)備可以可編程選擇允許使用稍后的LMFC邊界）。?在所選LMFC邊界之后的第一幀上，發(fā)射器發(fā)出初始通道對齊序列（ILAS）。'SYNC'轉(zhuǎn)換表示RX產(chǎn)生的SYNC~信號中的狀態(tài)變化?！癉ATA”轉(zhuǎn)換表示TX生成的數(shù)據(jù)中的狀態(tài)變化。5.3.3.2SYNC~信號組合在多通道情況下，屬于同一鏈路的所有接收器的同步請求被合并為一個信號，并同時向發(fā)送器設(shè)備發(fā)送。在多點鏈路上，允許（但不是強(qiáng)制）組合各個鏈路的同步請求。多點鏈路中的同步信號組合選項概述如下：?在接收器邏輯器件內(nèi)部，來自邏輯器件中每個鏈路的SYNC~信號應(yīng)組合并分配給所有ADC，或作為單獨的每個鏈路SYNC~信號分配給每個ADC。?在發(fā)送邏輯器件內(nèi)部，來自所有DAC器件的SYNC~信號可以首先被解碼，然后在發(fā)送邏輯器件中組合，或者作為單獨的每個鏈路SYNC~信號處理。圖33提供了SYNC~信號組合的示例，圖34提供了非組合SYNC~信號的示例。當(dāng)使用SYNC~信號組合時，只要單個接收器請求代碼組同步，連接到多點鏈路的所有發(fā)送器都將發(fā)送/K28.5/字符。不使用同步~信號組合時，只會影響請求代碼組同步的特定鏈路。對于多點鏈路，如果未實現(xiàn)確定性延遲（即JESD204A和子類0應(yīng)用），則必須使用SYNC~信號組合來確保發(fā)送器生成ILA在所有鏈路上正確對齊。5.3.3.3初始化幀同步在鏈路啟動時，通過以下方式實現(xiàn)幀同步：?在代碼組同步（CGS）期間，發(fā)送器始終發(fā)送/K28.5/字符的完整幀。?代碼組同步（CGS）后，接收器假定第一個非/k28.5/符號標(biāo)記為幀的開始。如果發(fā)送器發(fā)出初始通道對齊序列（ILAS）（見5.3.3.5），第一個非/k28.5/符號將始終為/k28.0/。?接收器假定每一個F八位字節(jié)開始一個新幀。5.3.3.4幀對齊監(jiān)視和校正5.3.3.4.1對齊字符通過對齊字符監(jiān)視幀對齊，對齊字符由發(fā)送器在幀結(jié)束時的某些條件下嵌入。在檢查到它們的接收不太可能是由于通道上的位錯誤引起時，接收器將其幀重新同步到對齊字符。通常，重新同步將需要在相同的意外位置重復(fù)接收有效的對齊字符，然而，如果幀對齊的丟失可能是最近的通道重新排列的結(jié)果（這可能發(fā)生在一些接收器實現(xiàn)中，例如，在初始通道對齊期間，見5.3.3.4.4），則無需在同一個位置等待重復(fù)對齊字符。對齊字符應(yīng)為幀對齊字符/F/=/K28.7/，但是，如果通道的兩側(cè)都支持通道同步，則應(yīng)在多幀的最后一幀中使用通道對齊字符/A/=/K28.3/。多幀在5.3.3.5中定義，注意，/F/=0xFC和/A/=0x7C。字符替換取決于是啟用還是禁用加擾以及是否支持通道同步。除NMCDA-SL外，所有設(shè)備類都需要進(jìn)行通道同步（參見第9節(jié)）。5.3.3.4.2無加擾的字符替換如果通道兩側(cè)支持通道同步，則在傳輸層（見5.1）數(shù)據(jù)傳輸期間，發(fā)送器和接收器中的字符替換應(yīng)如下：?當(dāng)當(dāng)前幀中的最后一個八位字節(jié)與多幀末尾不一致時，等于前一幀中的最后一個八位字節(jié)時，發(fā)送器應(yīng)替換當(dāng)前的最后一個八位字節(jié)，并將其編碼為控制字符/F/=/k28.7/。但是，如果在前一幀中已經(jīng)傳輸了一個對齊字符，則應(yīng)對原始八位字節(jié)進(jìn)行編碼。?當(dāng)多幀結(jié)束時當(dāng)前幀中的最后一個八位字節(jié)等于前一幀中的最后一個八位字節(jié)時，發(fā)送器應(yīng)替換當(dāng)前的最后一個八位字節(jié)并將其編碼為控制字符/A/=/K28.3/，即使控制字符已在前一幀中傳輸。?接收到/F/或/A/符號后，接收器應(yīng)將其替換為在前一幀中相同位置解碼或使用的八位字節(jié)值。如果通道的至少一側(cè)不支持通道同步（即，對于NMCDA-SL類設(shè)備，請參見第9節(jié)），在傳輸層（見5.1）傳輸數(shù)據(jù)期間，發(fā)送器和接收器中的字符替換應(yīng)為如下：?當(dāng)前幀中的最后一個八位字節(jié)等于前一幀中的最后一個八位字節(jié)時，發(fā)送器應(yīng)使用/K28.7/替換當(dāng)前的最后一個八位字節(jié)。但是，如果在前一幀中已經(jīng)發(fā)送了/K28.7/符號，則應(yīng)發(fā)送實際的八位字節(jié)。?收到/K28.7/符號后，接收器應(yīng)將其替換為前一幀中相同位置解碼的數(shù)據(jù)八位字節(jié)的值。注：“幀或多幀中的最后一個八位字節(jié)”表示在給定通道上傳輸?shù)膸蚨鄮械淖詈笠粋€八位字節(jié)，因此每個通道中的字符替換功能是獨立的。5.3.3.4.3加擾的字符替換如果通道的兩側(cè)都支持通道同步，則在傳輸層（見5.1）傳輸數(shù)據(jù)期間，發(fā)送器和接收器中的字符替換應(yīng)如下：?當(dāng)幀中的最后一個加擾八位字節(jié)等于0xFC但不在多幀的末尾時，發(fā)送器應(yīng)將其編碼為控制字符/F/。?當(dāng)多幀中的最后一個加擾八位字節(jié)等于0x7C時，發(fā)送器應(yīng)將其編碼為控制字符/A/。?收到/F/或/A/符號后，接收器應(yīng)將相應(yīng)的數(shù)據(jù)八位字節(jié)0xFC或0x7C輸入到解擾器。如果通道的至少一側(cè)不支持通道同步（即，對于NMCDA-SL類設(shè)備，請參見第9節(jié)），在傳輸層（見5.1）傳輸數(shù)據(jù)期間，發(fā)送器和接收器中的字符替換應(yīng)為如下：?當(dāng)前幀中最后一個加擾的八位位組等于D28.7時，發(fā)送器應(yīng)將其替換為/K28.7/?收到/K28.7/符號后，接收器應(yīng)將D28.7輸入解擾器。注：“幀或多幀中的最后一個八位字節(jié)”表示在給定通道上傳輸?shù)膸蚨鄮械淖詈笠粋€八位字節(jié)，因此每個通道中的字符替換功能是獨立的。5.3.3.4.4RX中的幀對齊校正啟用后，校準(zhǔn)校正應(yīng)按以下方式進(jìn)行：?如果在相同位置檢測到兩個連續(xù)的有效對齊字符，而不是假設(shè)的幀結(jié)束，而沒有在兩個對齊字符之間的預(yù)期位置接收（有效或無效）對齊字符，則接收器將幀重新對齊到接收到的對齊字符的位置。?但是，在可能導(dǎo)致幀對齊錯誤的通道重新對齊之后，接收器將其幀重新對齊到第一個接收的有效對齊字符，見注1。?接收方應(yīng)有一個選項來禁用此列表中前面項目中描述的重新同步，因為沒有加擾，某些類型的周期性數(shù)據(jù)可能無法生成用于可靠檢測幀錯位的對齊字符，禁用重新同步過程的另一個原因可能是幀重新對齊可能導(dǎo)致通道對齊或延遲錯誤的實現(xiàn)，見注3。注1：如果在通道對齊后在單獨的緩沖區(qū)中進(jìn)行幀對齊，則由通道緩沖區(qū)中的非整數(shù)幀重新對齊需要在幀緩沖區(qū)中進(jìn)行額外的重新對齊，以避免幀邊界的移動。注2：如果在通道對齊后在單獨的緩沖區(qū)中執(zhí)行幀對齊，則通道和幀在通道對齊緩沖區(qū)的輸出處相互對齊。因此，單獨的幀對齊緩沖器的調(diào)整范圍應(yīng)足夠小，以確保在幀對齊緩沖器的輸出處保持通道對齊。注3：如果使用相同的靈活緩沖區(qū)進(jìn)行通道和幀對齊，則通道重新對齊將保證正確的幀對齊，因為通道對齊字符可以兼作幀對齊字符。然而，幀重新對齊可能導(dǎo)致不正確的通道對齊或鏈路延遲，因為在緩沖器的調(diào)整范圍內(nèi)可能存在多個幀重新對齊位置。注4當(dāng)啟用加擾時，平均256個幀中的一個將以對齊字符結(jié)束。在沒有加擾的情況下，對齊字符的頻率取決于采樣數(shù)據(jù)和樣本到幀的映射。大多數(shù)實際信號將映射到幀結(jié)尾處的隨機(jī)或準(zhǔn)隨機(jī)八位字節(jié)，并生成頻率約為每256幀一個的對齊字符。然而，對于某些初始相位值，具有與采樣時鐘的諧波頻率關(guān)系的無噪聲周期信號可能根本不產(chǎn)生對準(zhǔn)字符。通常，這個問題可以通過信號上的少量隨機(jī)噪聲來糾正。然而，可能存在這樣的單一情況，即在非加擾模式下不能可靠地執(zhí)行對準(zhǔn)監(jiān)視。5.3.3.4.5初始通道同步在用戶有效載荷數(shù)據(jù)開始之前執(zhí)行初始通道同步。初始通道同步程序遵循其他標(biāo)準(zhǔn)的原則，例如XAUI標(biāo)準(zhǔn)，參考文獻(xiàn)，6，第48.2條。在明確定義的時間點，所有發(fā)送器都發(fā)出專用的通道對齊字符/A/=/K28.3/。由于不同的通道延遲，接收器可以在不同時間接收這些對準(zhǔn)字符。通過接收/A/，每個接收器將后續(xù)數(shù)據(jù)存儲在緩沖存儲器中并向其他接收器指示標(biāo)志（“ready”），指示緩沖器已包含有效的對齊起始點。當(dāng)所有接收器都獲取了它們的“對齊接收”標(biāo)志時，它們開始在同一時間點將接收的數(shù)據(jù)傳播到后續(xù)的數(shù)據(jù)處理邏輯/功能，其中同步是基于公共信號的（“start”）。對于支持確定性延遲的JESD204B設(shè)備，該“start”信號在6.1中定義。本規(guī)范還允許在主接收器中接收到對齊字符后的指定時間執(zhí)行此對齊過程，如果其他接收器無法同時在自己的緩沖區(qū)中找到對齊字符，則會發(fā)出錯誤信號。通過初始通道對齊序列（ILAS）實現(xiàn)初始通道同步，這個同步操作是在代碼組同步（CGS）之后立即開始的。初始通道對齊序列（ILAS）永遠(yuǎn)不會被加擾，由ADC發(fā)送的初始通道對齊序列（ILAS）恰好由4個多幀組成，子類1和2DAC所需的初始通道對齊序列（ILAS）也恰好由4個多幀組成。具有多個子類0DAC設(shè)備的配置可能需要額外的多幀來實現(xiàn)通道對齊。因此，在邏輯器件中，初始通道對齊序列（ILAS）的長度應(yīng)該可編程為4到至少256個多幀。多幀被定義為一組K個連續(xù)幀，其中K在1到32之間，并且每個多幀的八位字節(jié)數(shù)在17到1024之間：ceil(17/F)≤K≤min(32,floor(1024/F))每個多幀以/R/=/K28.0/開頭，以/A/結(jié)尾。/R/是用于對接收器指示多幀是初始通道對齊序列的一部分。/A/標(biāo)記多幀的結(jié)束，用于通道和幀同步。第二個多幀從第三個符號開始應(yīng)包含有關(guān)從發(fā)送器到接收器的JESD204鏈路的配置信息，第二個符號中的固定字符/K28.4/是對接收器的額外確認(rèn)，即配置數(shù)據(jù)將開始。初始通道對齊序列（ILAS）的內(nèi)容在8.2和8.3中作了進(jìn)一步規(guī)定。5.3.3.6通道對齊監(jiān)測與校正在初始幀和通道對齊之后，緊接著就是對齊監(jiān)視模式。通過/A/=/K28.3/字符監(jiān)視通道對齊，這些字符由發(fā)送器在復(fù)幀結(jié)束時的某些條件下嵌入，在幀對齊監(jiān)視下進(jìn)一步指定插入，見5.3.3.4，通常情況下，并非所有通道都會同時傳輸/A/字符。但是，每個接收器可以根據(jù)本地定時參考分別檢查字符/A/的到達(dá)，并進(jìn)行必要的校準(zhǔn)。當(dāng)滿足以下三個條件時，多通道模式下的每個接收器都可以從更高級別的應(yīng)用程序?qū)邮跈?quán)執(zhí)行動態(tài)重新對齊：?可靠地檢測到未對準(zhǔn)，AND?找到了可靠的新對齊位置，AND?數(shù)據(jù)保留在對齊數(shù)據(jù)緩沖區(qū)中，可以重新對齊。重新對準(zhǔn)的授權(quán)通過4.13中定義的控制接口授予接收器。通道的重新對準(zhǔn)規(guī)則與幀相似（見5.3.3.4.4）?如果在同一位置檢測到兩個連續(xù)的有效/A/符號，而在兩個/A/符號之間沒有在多幀的假定結(jié)束端的預(yù)期位置接收到（有效或無效的）/A/符號，則接收器應(yīng)將通道重新對準(zhǔn)新接收的/A/符號的位置。?如果最近的幀重新對齊是最有可能導(dǎo)致通道對齊丟失的原因，則接收器將重新對齊其通道幀，使其位于第一個接收/A/符號的意外位置。見5.3.3.4.4。注1：只有當(dāng)本地時序參考正確時，動態(tài)重新對準(zhǔn)才能正確恢復(fù)車道延遲。如果由于本地時序參考相位變化而檢測到通道錯位，動態(tài)重新對準(zhǔn)最終會將所有通道對準(zhǔn)同一基準(zhǔn)，但鏈路的延遲會改變。為了避免延遲變化的可能性，除了動態(tài)重新對齊之外，子類1和2接收器還可以通過SYSREF或SYNC~信號來啟動LMFC重新對齊。所有子類的接收器也可以請求鏈路重新同步，作為動態(tài)重新對齊的替代方案。注2：如果使用單獨的緩沖區(qū)進(jìn)行通道和幀對齊，則通道重新對齊可能需要額外的幀重新對齊，請參見5.3.3.4.4。5.3.3.7鏈路重初始化在某些錯誤條件下，參見7.6.3，接收器可以通過響應(yīng)同步請求來請求重新初始化鏈路。如果所有接收器都在同一設(shè)備內(nèi)，則所有同步請求都可以對設(shè)備中的所有接收器可見。這樣，設(shè)備內(nèi)部同步請求可用于重新初始化設(shè)備中所有接收器中的幀和通道同步。另一種方法是通過發(fā)送器重置接收器。因為來自鏈路上的所有接收器和可選地多點鏈路上的同步請求被組合成同時呈現(xiàn)給所有發(fā)送器的單個SYNC~信號（見5.3.3.2），所有發(fā)送器將開始發(fā)送/K/=/K28.5/符號基于來自任何接收器的任何同步請求。另外，發(fā)送器可以通過將其狀態(tài)機(jī)移動到SYNC狀態(tài)并發(fā)出/K/符號流來請求重新初始化鏈路。屬于MDCA設(shè)備類的接收器（見第9節(jié)）在接收到/K/符號流時，應(yīng)返回初始幀和通道對齊狀態(tài)，如圖45所示（7.2）。為了保證足夠長的/K/符號流，同步請求的最小持續(xù)時間在7.6.4中定義。6確定性延遲許多JESD204系統(tǒng)包含各種數(shù)據(jù)處理元素，這些元素分布在不同的時鐘域中，并通過接口導(dǎo)致模糊的延遲。這些模糊不清導(dǎo)致從上電到上電或鏈接重建的鏈路上出現(xiàn)不可重復(fù)的延遲，JESD204B為此提供了兩種可能的機(jī)制，定義為子類1和子類2操作。鏈路上的確定延遲定義為從TX設(shè)備上的并行幀數(shù)據(jù)輸入到RX設(shè)備上的并行幀數(shù)據(jù)輸出，均在幀時鐘域內(nèi)測量（參考圖C.4和圖C.7）。鏈路上的延遲應(yīng)可編程為至少與幀時鐘周期一樣小的單位，并且從通電周期到通電周期以及跨鏈路再同步事件應(yīng)該是可重復(fù)的，前提是輔助定時信號滿足設(shè)備輸入處的要求規(guī)范。在鏈路上實現(xiàn)確定性延遲涉及兩個要求：在TX設(shè)備中，ILA（初始通道對齊）生成必須在“明確定義的時間點”在所有通道上同時啟動（這也確保了在定義明確的時間點同時初始化所有通道上ILA之后的用戶數(shù)據(jù)）。Tx設(shè)備中ILA生成（以及用戶數(shù)據(jù)生成）的“明確定義的時間點”是檢測到SYNC~上升沿后的第一個LMFC邊界。雖然TX設(shè)備必須能夠在檢測到SYNC~上升沿后在第一個LMFC邊界上生成ILA，但設(shè)備還可以支持可編程數(shù)量的附加LMFC邊界，以便在啟動ILA序列之前等待。在RX設(shè)備中，必須緩沖每個通道上的輸入數(shù)據(jù)，以解決TXSERDES通道，物理通道和RXSERDES通道之間的偏差。必須在“明確定義的時間點”同時釋放所有通道上RX緩沖器（即允許傳播的數(shù)據(jù)）。RX緩沖器釋放的“明確定義的時間點”是LMFC邊界之后的可編程幀周期數(shù)，該可編程幀周期數(shù)稱為Rx緩沖延遲（RBD）。有關(guān)要使用的LMFC邊界的詳細(xì)信息，請參閱本節(jié)中給出的示例。上面提到的ILA生成和RX緩沖區(qū)釋放校準(zhǔn)與Tx和Rx設(shè)備中的LMFC有關(guān)。因此，以最小不確定性實現(xiàn)確定性延遲依賴于盡可能緊密地在TX和RX設(shè)備中調(diào)整LMFC。為了實現(xiàn)確定性延遲協(xié)議的正確性能，系統(tǒng)實現(xiàn)者必須遵守以下要求：?多幀的長度必須大于任何鏈路上的最大可能延遲。（鏈接延遲在下面的示例中定義）?RBDxTf（幀周期）的值必須大于任何鏈路上的最大可能延遲。（鏈接延遲在下面的示例中定義）?就幀周期而言，RBD的值必須在1和K之間。上述3個要求的目的是確保RBD足夠大以保證在釋放Rx彈性緩沖器之前Tx數(shù)據(jù)將達(dá)到所有通道的Rx緩沖器。JESD204B鏈路上產(chǎn)生的延遲等于RBDxTf。JESD204B鏈路的確定性延遲要求RX設(shè)備能夠緩沖所有通道上的傳入ILA或用戶數(shù)據(jù)，直到可以釋放Rx彈性緩沖區(qū)。必須在LMFC邊界之后釋放緩沖區(qū)RBD幀周期。為了釋放彈性緩沖區(qū)，必須滿足以下條件：?有效數(shù)據(jù)必須存在于所有激活通道的Rx彈性緩沖區(qū)中o如果ILA序列通過Rx彈性緩沖區(qū)，上面提到的“有效數(shù)據(jù)”將是ILA序列的開始o(jì)如果ILA序列未通過Rx彈性緩沖區(qū)，則上述“有效數(shù)據(jù)”將是ILA完成后出現(xiàn)的采樣數(shù)據(jù)。在這種情況下，Rx彈性緩沖區(qū)將比上述情況晚4個多幀才釋放（因為在子類1設(shè)備的ILA序列中有4個多幀）。鏈路上的延遲可以表示為：DelayLINK=ΔTLMFC=TX延遲+通道延遲+RX延遲，具有以下定義：TX延遲：從并行TXILA生成（與LMFC邊界對齊）到TXSerDes輸出ILA的延遲。通道延遲：通過外部物理信道的延遲。RX延遲：RXSerDes輸入到彈性緩沖輸出的延遲。ILA的開始和/或用戶數(shù)據(jù)的開始將出現(xiàn)在彈性緩沖器輸出處，其對齊等于LMFC邊界+RBD幀周期。ΔTLMFC：鏈路上的總延遲，可以表示為ILA/用戶數(shù)據(jù)開始寫入鏈路的TXLMFC上升沿與RXLMFC+Tf*RBD邊沿（當(dāng)ILA啟動時/用戶數(shù)據(jù)出現(xiàn)在RX彈性緩沖區(qū)的輸出端）之間的延遲。Rx彈性緩沖器所需的最小尺寸等于數(shù)據(jù)最早可能到達(dá)Rx彈性緩沖器輸入端與下一個Rx彈性緩沖器“釋放機(jī)會”之間的差，后者在每個LMFC邊界之后出現(xiàn)RBD幀周期。6.3子類1的確定性延遲對于子類1設(shè)備，使用指定為“SYSREF”的信號在TX和RX設(shè)備中創(chuàng)建正確對齊的LMFC信號，該信號必須分配給所有轉(zhuǎn)換器和邏輯設(shè)備。通過使用高度精確的SYSREF/器件時鐘信號對，可以最大限度地降低系統(tǒng)中的延遲不確定性。雖然它不是強(qiáng)制性的，但建議從生成TX和RX設(shè)備時鐘的同一設(shè)備生成SYSREF。4.8和4.11中提供了對SYSREF信號的要求和本地時鐘的調(diào)整能力。由于允許的SYSREF信號類型的多樣性（周期性、一次觸發(fā)（選通類型）或“間隙”周期性），可能不支持SYSREF生成的所有選項的時鐘發(fā)生器設(shè)備的多樣性，以及為了適應(yīng)系統(tǒng)在正常運行期間停用SYSREF，子類1設(shè)備要求適用：?RX邏輯設(shè)備應(yīng)能夠發(fā)出'生成SYSREF'請求，該請求使時鐘發(fā)生器（或其他SYSREF生成設(shè)備）能夠為系統(tǒng)中的所有設(shè)備生成一個或多個SYSREF脈沖。如果啟用，則只要鏈路在SYNC~接口上發(fā)出重新同步請求，就會發(fā)出“生成SYSREF”請求。

?TX邏輯設(shè)備應(yīng)能夠發(fā)出'生成SYSREF'請求，該請求使時鐘發(fā)生器（或其他SYSREF生成設(shè)備）能夠為系統(tǒng)中的所有設(shè)備生成一個或多個SYSREF脈沖。如果啟用，則只要鏈路在SYNC~接口上發(fā)出重新同步請求，就會發(fā)出“生成SYSREF”請求。?TX和RX設(shè)備應(yīng)能夠根據(jù)下一個檢測到的SYSREF脈沖確定是否調(diào)整本地幀和多幀時鐘的相位對齊。此功能的實現(xiàn)細(xì)節(jié)留給設(shè)備實現(xiàn)者，但下面列出了三個可能的選項：o器件可以檢查每個SYSREF脈沖，以確定LMFC和幀時鐘的現(xiàn)有相位校準(zhǔn)是否需要調(diào)整。o可以通過器件輸入引腳或控制接口命令指示器件使用下一個檢測到的SYSREF脈沖強(qiáng)制LMFC和本地幀相位對齊。o可以通過器件輸入引腳或控制接口命令指示器件忽略所有之后的SYSREF脈沖。應(yīng)當(dāng)注意，對于子類1設(shè)備，僅在設(shè)備初始化或鏈路出現(xiàn)故障并請求重新同步請求的情況下，才需要基于SYSREF的LMFC和幀時鐘相位重新對齊。此外，子類1設(shè)備必須符合與SYSREF時序相關(guān)的以下要求：?TX和RX器件應(yīng)指定從采樣SYSREF的器件時鐘沿到LMFC上升沿的功能延遲。對于需要等于完整復(fù)幀周期的確定性延遲的應(yīng)用，RBD的值應(yīng)設(shè)置為“K”。這會強(qiáng)制Rx彈性緩沖區(qū)準(zhǔn)確地在多幀邊界上釋放。圖36提供了說明該場景的時序圖。示例：確定性延遲的LMFC調(diào)整等于多幀周期在圖36中，從SYSREF采樣高電平到LMFC上升沿，TX和RX設(shè)備具有相同的設(shè)備時鐘周期延遲。這會導(dǎo)致Tx和Rx設(shè)備中出現(xiàn)相同的LMFC。當(dāng)RX設(shè)備在所有通道上實現(xiàn)了代碼組同步時，它將在隨后的任何LMFC上升沿處取消SYNC~輸出。然后，TX設(shè)備對該停用的SYNC~信號進(jìn)行采樣，并開始在隨后的LMFC上升沿傳輸ILA序列（圖36中使用了第一個可用的LMFC上升沿）。然后，RX設(shè)備將檢測所有通道上的ILA序列的開始，并將這些數(shù)據(jù)輸入每個通道的彈性存儲緩沖區(qū)。在下一個LMFC上升沿上，RX設(shè)備將檢測到所有通道上存在有效的ILA數(shù)據(jù)，并將釋放所有彈性存儲緩沖區(qū)。從RX設(shè)備得到的數(shù)據(jù)輸出與JESD204B鏈路上1個多幀的固定延遲對齊。示例：LMFC調(diào)整以最小化確定性延遲對于需要不同的確定延遲的應(yīng)用程序（即，當(dāng)嘗試最小化鏈路間的延遲或所需的Rx彈性存儲緩沖區(qū)大小時），RBD應(yīng)小于“k”。圖37提供了一個說明這種情況的時序圖。在圖37中，從SYSREF采樣高電平到LMFC上升沿，TX和RX設(shè)備具有相同的幀周期延遲，從而在TX和RX設(shè)備中產(chǎn)生相同的LMFC。然而，在本例中，Rx設(shè)備使用RDB<k來提供Rx彈性緩沖區(qū)“釋放機(jī)會”，該“釋放機(jī)會”不與LMFC邊界對齊。當(dāng)RX設(shè)備在所有通道上實現(xiàn)了代碼組同步時，它將在隨后的任何LMFC上升沿處取消SYNC~輸出。然后，TX設(shè)備對該停用的SYNC~信號進(jìn)行采樣，并開始在隨后的LMFC上升沿傳輸ILA序列（圖37中使用了第一個可用的LMFC上升沿）。然后，RX設(shè)備將檢測所有通道上的ILA序列的開始，并將這些數(shù)據(jù)輸入每個通道的彈性存儲緩沖區(qū)。在下一個“釋放機(jī)會”（即LMFC上升沿之后的RBD幀時鐘周期）時，RX設(shè)備將檢測到所有通道上存在有效的ILA數(shù)據(jù)，并將釋放所有彈性存儲緩沖區(qū)。RX設(shè)備產(chǎn)生的數(shù)據(jù)輸出與通過JESD204B鏈路的固定RBD幀周期延遲一致。6.4子類2的確定性延遲......7.1代碼組同步（CGS）接收設(shè)備中的代碼組同步是通過以下方式獲得和維護(hù)的：?在鏈路啟動時，接收器發(fā)出同步請求，發(fā)送器發(fā)出字符/k/=/k28.5/?接收器取消同步請求，如下所示：o子類0設(shè)備：在正確接收四個連續(xù)/k/字符后的任何幀邊界上。o子類1和2設(shè)備：正確接收四個連續(xù)/k/字符后在任何LMFC邊界上?正確接收另外四個8B/10B字符后，接收器將認(rèn)為完成代碼組同步?收到無效代碼后，接收器進(jìn)入檢查狀態(tài)。?如果在接收器處于檢查狀態(tài)時收到三個額外的無效代碼，則聲明失去同步。?接收器在接收到四個有效代碼后退出檢查狀態(tài)并返回正常操作。同步請求通過SYNC接口傳送到發(fā)送器，在4.9中進(jìn)一步說明。同步請求被編碼為低有效SYNC~信號，并且可以僅在RX設(shè)備中的幀時鐘的上升沿改變狀態(tài)。此外，如上所述，可以取消同步請求的幀時鐘邊沿如下：?子類0設(shè)備：任何幀時鐘上升沿。?子類1或2：對應(yīng)于LMFC邊界的任何幀時鐘上升沿。SYNC~信號上同步請求的最小持續(xù)時間是5幀加9個八位字節(jié)。進(jìn)一步的時序要求在4.9中規(guī)定。代碼組同步在圖44的接收器狀態(tài)機(jī)中示出。在每個狀態(tài)中，解碼器處理一個代碼組。表14中解釋了變量的含義。Icounter：計數(shù)器在CS_CHECK階段用于計算無效符號的數(shù)量INVALID：由接收器置位，表示當(dāng)前符號是無效的符號，給定當(dāng)前運行的差異。K_received：當(dāng)當(dāng)前符號是控制字符k28.5時置位sync_request：當(dāng)檢測到丟失代碼組同步時由接收器產(chǎn)生。請注意，sync_request不直接驅(qū)動SYNC~，因為SYNC~有效/無效不僅僅基于此處描述的sync_request信號。VALID：由接收器置位，表示當(dāng)前符號是一個有效符號，給定當(dāng)前運行的差異。Vcounter：CS_CHECK階段中使用的計數(shù)器用于計算連續(xù)有效符號的數(shù)量允許接收器并且只有在活動同步請求期間才需要將代碼組邊界與接收到的comma字符對齊。在數(shù)據(jù)傳輸期間，由于比特錯誤，可以在兩個代碼組的邊界上檢測到comma。還可以在幀對齊符號/K28.7/和某些數(shù)據(jù)符號的邊界上生成偽comma。7.2初始幀同步初始幀同步過程在圖45和圖46所示的狀態(tài)機(jī)中說明。這些圖中使用的變量的含義在表15中說明。復(fù)位時，狀態(tài)機(jī)進(jìn)入初始狀態(tài)，八位字節(jié)計數(shù)器清零（歸零）。在重置時，代碼組同步（CGS）機(jī)器激活同步請求，該同步請求將在代碼組同步（CGS）期間將幀同步保持在其初始狀態(tài)。any_sync_request：由連接到鏈路的任何接收器聲明的同步請求。CHECK_ALIGNMENT：執(zhí)行幀對齊監(jiān)視，請參見子條款7.3F:每幀的八位字節(jié)數(shù)Kcounter:FS_CHECK階段使用的計數(shù)器用于計算K28.5符號的數(shù)量K_received：當(dāng)前符號是控制字符K28.5（有效或無效）時置位Ocounter：用于標(biāo)記當(dāng)前八位字節(jié)在幀中的位置的計數(shù)器。sync_request：當(dāng)檢測到代碼組同步丟失或另一個錯誤需要重新初始化時由接收器聲明。當(dāng)接收器解除其同步請求并且發(fā)送器已停止發(fā)送/K/符號時，狀態(tài)機(jī)進(jìn)入FS_DATA狀態(tài)。在FS_DATA狀態(tài)中，八位位組計數(shù)器計算幀中接收的八位位組的位置，在0和F-1之間。如果鏈路上的任何接收器發(fā)出同步請求，接收器應(yīng)返回FS_INIT狀態(tài)。在具有多個接收器設(shè)備的配置中，這僅可通過監(jiān)視/K/=/K28.5/符號的接收來實現(xiàn)，如圖45所示。如果收到K28.5符號，狀態(tài)機(jī)將進(jìn)入FS_CHECK狀態(tài)。在這種狀態(tài)下，八位位組計數(shù)器繼續(xù)運行，但是，如果連續(xù)接收到四個K28.5符號，則幀同步返回其初始狀態(tài)?；蛘撸瑑H用于配置單接收器設(shè)備的接收器可以監(jiān)視連接到鏈路的設(shè)備中所有接收器的同步請求，該替代方案如圖46所示。7.3幀對齊監(jiān)視和校正檢測和校正過程在圖47的偽代碼中說明。變量和函數(shù)的含義在表16中說明。應(yīng)該可以禁用幀對齊校正（RESET_OCTET_COUNTER），例如，通過控制接口，當(dāng)用戶數(shù)據(jù)沒有產(chǎn)生足夠的對齊字符以便可靠地檢測幀對齊錯誤時，或者當(dāng)需要避免幀重新對齊對通道對齊或鏈路延遲的可能影響時，請參見5.3.3.4.4。A_received：當(dāng)前符號（在通道對齊監(jiān)控中可能替換之前）等于控制字符K28.3時置位。注意：NMCDA-SLDAC中不需要檢測K28.3。CROSS_COUPLING：由于通道和幀對齊之間的交叉耦合，幀未預(yù)期對齊F:每幀的八位字節(jié)數(shù)F_received:當(dāng)前符號等于控制字符K28.7時置位Ocounter:用于標(biāo)記當(dāng)前八位字節(jié)在幀中的位置的計數(shù)器，八位字節(jié)索引從0開始。previous_AF_position：變量，用于存儲K28.3或K28.7符號在幀中的位置REPLACE_ALIGNMENT_CHARACTER：將解碼器輸出處的對齊字符替換為：?禁用加擾時，在前一幀中的相同位置解碼或使用的數(shù)據(jù)字符?啟用加擾時具有相同值的數(shù)據(jù)字符如果需要，在隨后的通道同步或通道對齊監(jiān)控中標(biāo)記K28.3字符的位置。RESET_OCTET_COUNTER：在接收下一個八位位組時將八位位組計數(shù)器重置為零VALID：由接收器聲明，表示當(dāng)前符號是有效符號，給定當(dāng)前運行的差異7.4初始通道同步單個設(shè)備內(nèi)的接收器應(yīng)能夠在初始通道對齊序列的四個多幀內(nèi)實現(xiàn)相互通道對齊，子類1和2設(shè)備將進(jìn)一步將傳入的對齊字符與四個多幀內(nèi)的內(nèi)部LMFC對齊。如果鏈路上的任何接收器發(fā)出同步請求，則多通道配置中的每個接收器應(yīng)準(zhǔn)備新的初始通道同步，MCDA設(shè)備類中的接收器（即支持多個接收器設(shè)備之間的對齊，見第9節(jié)）應(yīng)從接收4個連續(xù)的K28.5字符中檢測到這樣的請求。或者，僅用于具有單個接收器設(shè)備的配置的接收器應(yīng)監(jiān)視設(shè)備中連接到該鏈路的所有接收器的同步請求。7.5通道對齊監(jiān)視和校正檢測和校正過程在圖48的偽代碼中說明，變量和函數(shù)的含義在表17中說明。該過程與用于幀對齊監(jiān)視和校正的過程非常相似。但是，它包含一個額外的操作：當(dāng)對齊字符未到達(dá)預(yù)期位置時，建議通過設(shè)備類和子類支持的方法之一啟動LMFC之間的同步檢查。如果用戶數(shù)據(jù)不能產(chǎn)生足夠的對準(zhǔn)字符以便可靠地檢測對準(zhǔn)誤差，或者當(dāng)通過鏈路同步請求進(jìn)行通道重新對準(zhǔn)時，應(yīng)該可以禁用通道對準(zhǔn)校正（RESET_FRAME_COUNTER），參見5.3.3.6。A_received：當(dāng)前符號（在通道對齊監(jiān)控中可能替換之前）等于控制字符K28.3時置位。CROSS_COUPLING：由于框架和通道對齊之間的交叉耦合，通道未預(yù)期對齊Fcounter：計數(shù)器用于標(biāo)記復(fù)幀中當(dāng)前幀的位置，幀索引從0開始。K:多幀中幀數(shù)previous_A_position：變量，用于存儲K28.3符號的復(fù)幀中的位置REPLACE_AReplace：解碼器輸出的k28.3通過：?禁用加擾時，在前一幀的同一位置解碼或使用的數(shù)據(jù)字符?啟用加擾時的d28.3但是，如果在隨后的幀對準(zhǔn)監(jiān)測中需要K28.3的位置，則不得更換或標(biāo)記K28.3。RESET_FRAME_COUNTER：在接收下一幀時將幀計數(shù)器重置為零INITIATE_SYNC_CHECK：在屬于MCDA設(shè)備類（見第9條）的接收器中，如果通過控制接口授權(quán)，則通過設(shè)備類和子類支持的方法之一啟動LMFC之間的同步檢查。VALIDAsserted：由接收器指示當(dāng)前符號是一個有效符號，給定當(dāng)前運行的差異。8.2初始通道對齊序列八位替換規(guī)則。1.多八位替換規(guī)則。1.多幀中的第一個八位字節(jié)是0x1C/28.0/。2.多幀中的最后一個八位字節(jié)是0x7C/28.3/。3.第二個多幀的第二個八位字節(jié)是0x9C/28.4/。4.鏈路配置數(shù)據(jù)從第二個多幀的第3個八位字節(jié)開始。8b10b控制符號編碼：在8b10b控制符號編碼：在每次替換八位字節(jié)時應(yīng)用，除了嵌入鏈路配置數(shù)據(jù)8.3鏈路配置數(shù)據(jù)和編碼表20中總結(jié)了鏈路配置參數(shù)及其編碼。圖35中所示的鏈路配置數(shù)據(jù)旨在指定定義發(fā)送器設(shè)備使用的用戶數(shù)據(jù)格式的參數(shù)值，如5.1中所述，并指定有關(guān)發(fā)送器配置和功能的信息。在子類2邏輯器件（見9.1）中，鏈路配置數(shù)據(jù)還可以包含用于重新對齊接收器LMFC的命令。表21顯示了鏈路配置字段應(yīng)如何映射到八位字節(jié)。無法預(yù)見JESD204接口的所有未來應(yīng)用和配置。因此，表21中標(biāo)記為“X”的位可用于傳遞此處未指定的信息，或者如果它們變得太窄則擴(kuò)展現(xiàn)有字段。當(dāng)設(shè)備供應(yīng)商就使用當(dāng)前未指定的位達(dá)成共識時，可以在稍后階段將其添加到標(biāo)準(zhǔn)中。8.4SYNC信號解碼SYNC~信號從高到低的轉(zhuǎn)換應(yīng)被解釋為來自接收器的報告錯誤（見7.6.4）。如果TX設(shè)備在至少4個連續(xù)的本地幀時鐘周期內(nèi)檢測到低SYNC~信號，則它還應(yīng)將SYNC~脈沖解釋為同步請求。一旦SYNC~信號被解釋為同步請求，TX設(shè)備所需的行為取決于設(shè)備的確定性延遲子類：?設(shè)備子類1和2：子類1或2發(fā)送器應(yīng)發(fā)送連續(xù)的/K28.5/符號，直到SYNC~信號無效（即變?yōu)楦唠娖剑?。此時，發(fā)送器應(yīng)繼續(xù)發(fā)送連續(xù)的/K28.5/符號，直到滿足以下兩個條件：o/K28.5/符號生成至少持續(xù)1幀+9個八位字節(jié)o達(dá)到本地多幀周期的結(jié)束。（從/K28.5/生成到ILA生成的轉(zhuǎn)換必須在檢測到SYNC~信號無效之后可能的可編程數(shù)量的多幀邊界處發(fā)生，對于支持可編程多幀數(shù)量的設(shè)備，設(shè)備必須能夠在SYNC~信號解除激活后支持在第一個多幀邊界上生成ILA。高SYNC~信號應(yīng)始終被解釋為停用的重新同步請求，在子類0和1TX器件中，SYNC~的采樣應(yīng)在TX本地幀時鐘的上升沿發(fā)生。根據(jù)確定性延遲設(shè)備子類，以下延遲要求適用：?設(shè)備子類1或2：發(fā)送器從/k28.5/生成轉(zhuǎn)換到ILA生成的本地多幀時鐘周期的上升沿與發(fā)送器輸出處第一個非/k28.5/符號的第一位的出現(xiàn)之間的延遲應(yīng)在偏差預(yù)算的范圍內(nèi)保持不變。B.4.2單器件ADC應(yīng)用圖B.1說明了接口的典型實現(xiàn)，因為它適用于與單個邏輯器件通信的單個ADC器件。使用此配置，單個封裝包含一個或多個ADC，所有這些ADC均以幀時鐘速率（從ADC器件時鐘生成）進(jìn)行采樣。如前所述，轉(zhuǎn)換器的輸出數(shù)據(jù)由JESD204TX塊聚合，并通過一個或多個通道發(fā)送到接收邏輯設(shè)備。邏輯器件恢復(fù)時鐘并對JESD204RX模塊中的數(shù)據(jù)進(jìn)行解串。如果涉及多個通道，則邏輯設(shè)備RX塊還負(fù)責(zé)確保發(fā)送到應(yīng)用邏輯的數(shù)據(jù)流的對齊。雖然子類0,1和2中的所有三個允許使用器件時鐘為器件提供時鐘（而不是需要物理幀時鐘），但子類1和2還具有實現(xiàn)確定性延遲的條件。ADC設(shè)備時鐘和邏輯設(shè)備時鐘分別對標(biāo)記為TXSYSREF和RXSYSREF的信號進(jìn)行0->1轉(zhuǎn)換采樣，從而同步每個器件內(nèi)的LMFC相位。SYNC~信號有助于初始同步，并可用于在某些錯誤條件下重新初始化鏈路-并且在子類2中還用作從邏輯器件到ADC的定時參考信息的載波。在子類2中，邏輯器件充當(dāng)定時主機(jī)，其LMFC相位信息通過SYNC~解除聲明傳送到ADC。圖B.2顯示了在單個封裝中使用多個DAC的應(yīng)用。在此應(yīng)用中，邏輯器件使用一個或多個通道提供DAC采樣。在DAC器件的JESD204RX模塊中，數(shù)據(jù)被解串并提供給DAC。雖然子類0,1和2中的所有三個允許使用器件時鐘為器件提供時鐘（而不是需要物理幀時鐘），但子類1和2還具有實現(xiàn)確定性延遲的條件。在子類1中，分別通過邏輯器件時鐘和DAC器件時鐘對標(biāo)記為TXSYSREF和RXSYSREF的信號進(jìn)行0→1轉(zhuǎn)換采樣，從而使每個器件內(nèi)的LMFC相位同步。SYNC_信號有助于初始鏈路同步，報告解碼錯誤，并在必要時重新啟動同步過程。在子類2中，SYNC~解除聲明還攜帶DAC的LMFC的定時信息傳送到邏輯器件。在子類2中，邏輯器件充當(dāng)定時主器件，并將DAC器件的LMFC相位（從SYNC~采樣解釋）與其自身的LMFC相位進(jìn)行比較。在LMFC階段不匹配的情況下，不匹配信息通過ILA傳送到DAC。B.4.4多器件ADC應(yīng)用雖然該標(biāo)準(zhǔn)僅針對單個邏輯設(shè)備，但它支持使用多個轉(zhuǎn)換器設(shè)備的系統(tǒng)。如圖B.3a和B.3b所示，多個ADC設(shè)備可以連接到單個邏輯設(shè)備。另外，每個ADC設(shè)備可以使用一個或多個通道連接到邏輯設(shè)備。為使此多ADC應(yīng)用正常工作，邏輯器件的SYNC~信號必須連接到每個ADC器件，SYNC~信號允許邏輯器件在上電和發(fā)生故障時同步所有ADC器件。這種常見的組合SYNC~信號的方案如圖B.3a所示。在JESD204B的子類1和2中，可以向每個ADC器件發(fā)送單獨的SYNC~信號，在這兩個子類中，并非所有轉(zhuǎn)換器設(shè)備都必須同時發(fā)送它們的ILA序列，因為鏈路之間的對齊是通過同步它們的LMFC的機(jī)制來確保的。非組合SYNC~方案如圖B.3b所示。標(biāo)記為ADC器件時鐘的信號將以與每個ADC器件類似的方式傳輸。在子類1中，標(biāo)記為TXSYSREF的信號也將以與所有ADC器件類似的方式傳輸，從而可以在每個ADC的相同ADC器件時鐘邊沿對其0->1轉(zhuǎn)換進(jìn)行采樣。多器件DAC應(yīng)用如圖B.4所示。在邏輯器件內(nèi)部，可以可選地組合來自各種DAC器件的SYNC。在JESD204A和JESD204B的子類0中需要這種組合的SYNC方案。子類1和子類2設(shè)備不需要SYNC~合并。對于子類2設(shè)備，如果在系統(tǒng)中使用SYNC~合并，則SYNC~取消聲明檢測必須在SYNC~組合之前進(jìn)行。這是必要的，以便邏輯設(shè)備能夠通過使用其邏輯設(shè)備時鐘對每個DAC設(shè)備的輸入SYNC~進(jìn)行采樣的過程來確定各個DAC設(shè)備的LMFC的定時。像往常一樣，所有DAC的樣本都來自單個邏輯器件。DAC請求同步并使用SYNC~信號向邏輯設(shè)備報告檢測到的錯誤條件。多個DAC器件中的每一個都具有其自己的SYNC~信號到邏輯器件中。通向DAC的數(shù)據(jù)路徑可能表現(xiàn)出各種延遲。許多應(yīng)用需要兩個或更多DAC器件的模擬輸出之間的精確相位對準(zhǔn)?？梢允褂门c用于在單個DAC器件內(nèi)對準(zhǔn)的類似原理在不同DAC器件上對準(zhǔn)通道。在子類1中，標(biāo)記為RXSYSREF的信號將以與所有DAC器件類似的方式發(fā)送，使得其0->1轉(zhuǎn)換可以在每個DAC器件的相同DAC器件時鐘邊沿處被采樣。B.4.6用于抽取或過采樣ADC的接口抽取ADC器件與標(biāo)準(zhǔn)ADC器件非常相似。在使用JESD204標(biāo)準(zhǔn)傳輸ADC樣本的應(yīng)用中，非抽取ADC和抽取ADC器件之間的唯一區(qū)別是邏輯中存在額外的時鐘域。。。。。C.1發(fā)送器塊C.1.1通用結(jié)構(gòu)發(fā)送器塊的目的是獲取一個或多個數(shù)字采樣流并將它們轉(zhuǎn)換為一個或多個串行流。圖C.1顯示了單個鏈路的通用發(fā)送器結(jié)構(gòu)，相同的結(jié)構(gòu)可以用于ADC轉(zhuǎn)換器設(shè)備和邏輯設(shè)備。發(fā)送器設(shè)備按功能可以分為傳輸層，一個或多個鏈路和物理層。在傳輸層中，輸入的一個或多個樣本流被映射到具有幀數(shù)據(jù)的一個或多個并行通道。每個幀由固定的，特定于應(yīng)用程序的八位字節(jié)組成.JESD204，傳輸層在子條款5.1中指定。在鏈路層上，幀被編碼為8B/10B符號流，其經(jīng)由物理層作為跨越互連的串行比特流傳輸，鏈路層在第5.3節(jié)中規(guī)定。每個TX鏈路層監(jiān)視來自RX設(shè)備的輸入SYNC~信號。如果SYNC~信號在至少四個幀時鐘周期內(nèi)有效，則鏈路中的所有發(fā)送器進(jìn)入同步模式，直到RX設(shè)備禁用SYNC~。在多點鏈路上，一個邏輯設(shè)備將對齊數(shù)據(jù)發(fā)送到多個DAC設(shè)備，子類0需要組合TX設(shè)備中所有DAC設(shè)備的SYNC~信號，如圖C.2所示。SYNC~組合確保所有TX鏈路層將同時發(fā)送初始通道對齊序列。在子類1和2中，可以通過LMFC對齊多點鏈路的各個鏈路，并且不需要SYNC~組合。非組合SYNC~方案如圖C.3所示?？蛇x地，SYNC~組合也可以用在子類1和2中。但是，在子類2中，必須特別注意SYNC~組合不會阻止檢測DAC器件中各個LMFC的相位，見6.4.2.2。C.1.2TX鏈路層圖C.4概述了JESD204標(biāo)準(zhǔn)的TX鏈路層，幀數(shù)據(jù)首先被轉(zhuǎn)換為八位字節(jié)流，可選地，可以對數(shù)據(jù)進(jìn)行加擾。加擾的目的是避免信號頻譜中存在譜線。如果正確實施，這種加擾可以降低整個系統(tǒng)的模擬性能下降。在圖C.4中，加擾器在八位字節(jié)上運行，但加擾器可以在幀時鐘域中交替實現(xiàn)。在可選加擾后，對準(zhǔn)字符被替換，以監(jiān)控接收機(jī)中的幀和通道對準(zhǔn)。對齊字符替換原始數(shù)據(jù)符號，這樣接收器仍可以重建原始數(shù)據(jù)符號。在鏈路初始化時，發(fā)送初始通道對齊序列（ILAS）。所有數(shù)據(jù)都編碼為8B/10B符號，然后傳遞到物理層進(jìn)行串行化。C.1.3TX物理層TX物理層將TX鏈路層連接到互連，其操作如圖C.5所示。離開并行到串行轉(zhuǎn)換器的數(shù)據(jù)被傳遞到可選的脈沖整形/預(yù)加重塊。由于設(shè)備到設(shè)備的鏈路長度相對較短（通常小于20cm），并且有意將互連保持在最小值，因此，適當(dāng)實施本標(biāo)準(zhǔn)不需要這種預(yù)強(qiáng)調(diào)網(wǎng)絡(luò)。但是，如果應(yīng)用程序需要，例如在背板或電纜上實現(xiàn)標(biāo)準(zhǔn)，則可以選擇實現(xiàn)該標(biāo)準(zhǔn)。在可選的脈沖整形/預(yù)相位之后，信號被發(fā)送到CML驅(qū)動電路，該電路使用合適的傳輸線連接到接收器電路。C.2接收器塊C.2.1通用架構(gòu)Rx塊從一個或多個Tx塊捕獲串行流，并將該流轉(zhuǎn)換為一個或多個采樣流。圖C.6中相同的通用RX結(jié)構(gòu)可用于DAC和邏輯設(shè)備。但是，對于“MCDA”設(shè)備類中的DAC，僅在子類0中需要通道到通道的設(shè)備間同步接口（參見第9條關(guān)于設(shè)備分類）。RX設(shè)備的功能可分為傳輸層，一個或多個鏈路層和物理層。在物理層中，傳入的數(shù)據(jù)流用于恢復(fù)串行時鐘，然后使用串行時鐘對數(shù)據(jù)進(jìn)行解串操作。在鏈路層中，解串后的數(shù)據(jù)被解碼成八位字節(jié)，然后重新組織成幀。然后，幀由RX傳輸層處理，在傳輸層它們以幀時鐘速率映射到一個或多個采樣流中。RX塊中所有接收器的錯誤報告和同步請求都編碼在共享SYNC~信號上。C.2.2RX鏈路層圖C.7概述了標(biāo)準(zhǔn)的RX鏈路層。使用參考文獻(xiàn)1中所述的8b/10b解碼器對來自物理層的并行符號進(jìn)行解碼。如果檢測到解碼錯誤，則將它們報告給RX控制器在發(fā)生錯誤或需要重新初始化時生成SYNC~信號以標(biāo)記給發(fā)送器。在8b/10b解碼之后，任何替換字符都將恢復(fù)到八位字節(jié)流中。如果數(shù)據(jù)在發(fā)送器上被加擾，它也會通過接收器的可選解擾器傳遞。解擾后，數(shù)據(jù)被還原為其原始采樣數(shù)據(jù)格式。在具有多個通道或多個設(shè)備的應(yīng)用中，在最終封裝階段可能需要FIFO和適當(dāng)?shù)目刂茩C(jī)制來同步多個通道。C.2.3RX物理層RX物理層將互連接口連接到RX鏈路層，RX物理層的操作如圖C.8所示。輸入信號傳遞給可選的均衡器。由于鏈路長度相對較短（通常小于20cm），并且有意將互連保持在最小值，因此不需要該均衡器來支持該標(biāo)準(zhǔn)。但是，如果應(yīng)用程序要求它跨底板或電纜傳輸樣本，則可以選擇實現(xiàn)它。除此之外，數(shù)據(jù)流進(jìn)入時鐘恢復(fù)并進(jìn)行解串化，然后將其傳遞到設(shè)備的鏈路層進(jìn)行進(jìn)一步處理。D并行加擾器和解擾器實現(xiàn)擾頻器和解擾器是在它們的串行實現(xiàn)形式中定義的。然而，在實際硬件中，使用等效的并行實現(xiàn)可能比較有利。并行實現(xiàn)可以從擾碼器定義中的并行更新方程（圖29和圖30）合成。在8位的實現(xiàn)中，這種綜合利用了這樣一個事實，即加擾位si+8在一個并行時鐘周期之后緊跟著加擾位si。這樣，圖29的并行更新方程被轉(zhuǎn)換成圖D.1的8位加擾器和圖D.2的8位解擾器。類似地，圖30的替代擾碼器的并行更新等式被變換為圖D.3的備選8比特擾碼器。在16位實現(xiàn)中，合成基于以下事實：加擾位Si在加擾位Si+16之后恰好在一個并行時鐘周期之后。這樣，導(dǎo)出了圖D.4的16位加擾器和圖D.5的16位解擾器。。請注意，16位實現(xiàn)的缺點是兩