數(shù)字電路與邏輯設(shè)計(jì)智慧樹知到期末考試答案章節(jié)答案2024年青島大學(xué)

數(shù)字電路與邏輯設(shè)計(jì)智慧樹知到期末考試答案+章節(jié)答案2024年青島大學(xué)邏輯函數(shù)的無關(guān)項(xiàng)包括（

）

答案:任意項(xiàng)###約束項(xiàng)T觸發(fā)器的主要功能包括（

）

答案:翻轉(zhuǎn)###保持邏輯代數(shù)中的三種基本運(yùn)算是（

）。

答案:與###或###非時序電路的等價狀態(tài)是指在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個次態(tài)去的兩個狀態(tài)。

答案:對普通編碼器在任意時刻允許多個輸入請求編碼信號有效。

答案:錯如果在一定條件下，邏輯函數(shù)可以簡化成或，則可以判定存在競爭-冒險現(xiàn)象。

答案:對將十進(jìn)制數(shù)的十個數(shù)字編成二進(jìn)制代碼的過程叫做BCD編碼。

答案:對格雷碼每一位的狀態(tài)變化都沒有規(guī)律可循。

答案:錯與非運(yùn)算的規(guī)則是：輸入變量中只要有1個

0

，結(jié)果就是

0

；只有當(dāng)全部輸入變量都是

1

時，結(jié)果才是

1

。（

）

答案:錯CMOS電路是電流控制器件。

答案:錯約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將約束項(xiàng)當(dāng)作1，也可當(dāng)作0。（）

答案:對D觸發(fā)器的現(xiàn)態(tài)是與原態(tài)無關(guān)的。（

）

答案:對根據(jù)對偶規(guī)則，如果2個邏輯式相等，則他們的對偶式也相等。（

）

答案:對凡是采用主從SR結(jié)構(gòu)的觸發(fā)器，無論其邏輯功能如何，一定是脈沖觸發(fā)方式。

答案:對A+AB=A+B。（）

答案:錯十進(jìn)制的整數(shù)不能轉(zhuǎn)換為等值的二進(jìn)制數(shù)。（

）

答案:錯邏輯函數(shù)的公式化簡法很容易判斷其結(jié)果是否最簡。

答案:錯數(shù)字電路中，驅(qū)動門的拉電流是指其輸出低電平時的電流。

答案:錯常用的26個英文字符的大小寫在計(jì)算機(jī)中是用其ASCⅡ碼來表示的。

答案:對移位寄存器的右移是指從高位移到低位。

答案:錯用清零法來改變由8位二進(jìn)制加法計(jì)數(shù)器的模值，可以實(shí)現(xiàn)（）模值范圍的計(jì)數(shù)器。

答案:1~256下列邏輯函數(shù)表達(dá)式中可能存在競爭冒險的是（）

答案:F=(A+B)(B?+C)在下列各圖中,異或邏輯Y對應(yīng)的邏輯圖是(

)

答案:L=AB+C的對偶式為（）

答案:(A+B)C有S1，S2兩個狀態(tài)，條件（）可以確定S1和S2不等價。

答案:次態(tài)不同半導(dǎo)體數(shù)碼管的每個顯示線段都是由()構(gòu)成的。

答案:發(fā)光二極管全體最大項(xiàng)之積為（

）。

答案:1把代碼的特定含義翻譯出來的過程稱為()。

答案:譯碼下列存儲器需要定期刷新的是（）

答案:DRAM計(jì)算機(jī)的層次存儲系統(tǒng)中，高速緩存通常采用（）構(gòu)成。

答案:SRAMTTL集成芯片74LS138是3/8線譯碼器，譯碼器為輸出低電平有效，若輸入為A2A1A0=110時，輸出Y7?Y6?Y5?Y4?Y3?Y2?Y1?Y0?為（）

答案:10111111在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為（）

答案:m2和m8設(shè)計(jì)一個能存放8位二進(jìn)制代碼的寄存器,需要由()個觸發(fā)器構(gòu)成

答案:8在正常工作狀態(tài)下，既可以讀操作又可以寫操作的存儲器為（）。

答案:RAM用低電平為輸出有效的譯碼器實(shí)現(xiàn)組合邏輯電路時,還需要()。

答案:與非門用清零法來改變由兩位十進(jìn)制數(shù)的加法計(jì)數(shù)器的模值，可以實(shí)現(xiàn)（）模值范圍的計(jì)數(shù)器。

答案:1~100在組合邏輯電路的分析和設(shè)計(jì)方法中,都要用到的工具是(

)。

答案:真值表指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)的電路應(yīng)該是（）

答案:移位寄存器以下關(guān)于十進(jìn)制代碼的編碼方案中，屬于無權(quán)碼的是（）

答案:余3碼用與非門組成的基本RS觸發(fā)器，不能正常工作的觸發(fā)信號組合是（）。

答案:SD′=0，RD′=0屬于組合邏輯電路的部件是（）

答案:編碼器ROM存儲器具有（）功能。

答案:只讀隨機(jī)存取存儲器具有（）功能。

答案:讀/寫從制造工藝上考慮，雙極型的存儲器比MOS型的存儲器功耗低，集成度高。

答案:錯EPROM比E2PROM具有更快的擦除改寫速度。

答案:錯從開關(guān)速度方面考慮，DRAM芯片比SRAM芯片速度快。

答案:錯由于DRAM的存儲單元的結(jié)構(gòu)非常簡單，所以它所能達(dá)到的集成度遠(yuǎn)高于SRAM。

答案:對存儲容量為8K×8位的ROM存儲器，其地址線為（）條。

答案:13計(jì)算機(jī)的層次存儲系統(tǒng)中，主存通常采用（）構(gòu)成。

答案:DRAM靜態(tài)存儲器的存儲單元是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加門控管而構(gòu)成的。

答案:對只能按地址讀出信息，而不能寫入信息的存儲器為（）

答案:ROM2K×16b的存儲器芯片，其存儲容量有（）

答案:4096B移位寄存器的左移是指從低位移到高位。

答案:錯一個4位移位寄存器原來的狀態(tài)為0000,如果串行輸入始終為1,則經(jīng)過4個移位脈沖后寄存器的內(nèi)容為()。

答案:1111已知Q3Q2Q1Q0是同步十進(jìn)制計(jì)數(shù)器的觸發(fā)器輸出,若以Q3作進(jìn)位,則其周期和正脈沖寬度是()。

答案:10個CP脈沖,正脈沖寬度為2個CP周期同步清除計(jì)數(shù)器是指()的計(jì)數(shù)器

答案:清除信號與時鐘信號同時有效才能清除的構(gòu)成模值為256的二進(jìn)制計(jì)數(shù)器,需要()級觸發(fā)器。

答案:8計(jì)數(shù)器除了能對輸入脈沖進(jìn)行計(jì)數(shù)，還能作為分頻器用。

答案:對同步計(jì)數(shù)器是指()的計(jì)數(shù)器

答案:各觸發(fā)器時鐘端連在一起,統(tǒng)一由系統(tǒng)時鐘控制若4位同步二進(jìn)制加法計(jì)數(shù)器當(dāng)前的狀態(tài)是0111,下一個輸入時鐘脈沖后,其內(nèi)容變?yōu)?)

答案:1000時序電路不含有記憶功能的器件。

答案:錯可以用來實(shí)現(xiàn)并/串轉(zhuǎn)換和串/并轉(zhuǎn)換的器件是()

答案:移位寄存器8位移位寄存器可以存放()位二進(jìn)制代碼。

答案:8由或非門構(gòu)成的基本RS鎖存器的約束條件是SDRD=0。

答案:對關(guān)于各種觸發(fā)器的描述，下列說法錯誤的是（）

答案:脈沖觸發(fā)器的次態(tài)只考慮CLK下降沿到達(dá)時輸入的邏輯狀態(tài)，從而決定次態(tài)的變化。脈沖觸發(fā)器比邊沿觸發(fā)器的的抗干擾性好。

答案:錯鎖存器或觸發(fā)器的0態(tài)是指（）

答案:Q=0,Q?=1主從JK觸發(fā)器在CLK=1期間，存在一次性變化。

答案:對T?觸發(fā)器的功能是時鐘脈沖每作用一次，翻轉(zhuǎn)一次，因此可以作為四分頻器使用。

答案:錯下列說法正確的是（）

答案:主從JK觸發(fā)器沒有空翻現(xiàn)象T觸發(fā)器中，當(dāng)T=1時，觸發(fā)器實(shí)現(xiàn)（）功能。

答案:計(jì)數(shù)邊沿結(jié)構(gòu)的基礎(chǔ)JK觸發(fā)器是在CLK時鐘的（）觸發(fā)的。

答案:上升沿主從RS觸發(fā)器在CLK=1期間，RS之間不存在約束。

答案:錯編碼器74HC148的輸出信號輸出選通標(biāo)志有效表示編碼器工作并且有有效編碼信號輸入。

答案:錯在組合邏輯電路中，任意時刻電路的輸出只跟當(dāng)前輸入的有關(guān)，而與電路原來的狀態(tài)無關(guān)。

答案:對異或邏輯門完成的運(yùn)算也稱為模2加。

答案:對當(dāng)門電路的2個輸入信號同時向相同方向跳變時，由于變化的速度不一樣而在輸出端產(chǎn)生錯誤的尖峰脈沖，這種現(xiàn)象稱為競爭-冒險現(xiàn)象。（）

答案:錯用代碼代表特定信號或者將代碼賦予特定含義的過程稱為()

答案:編碼在組合邏輯電路的常用設(shè)計(jì)方法中,可以用()來表示邏輯抽象的結(jié)果。

答案:真值表用高電平為輸出有效的譯碼器實(shí)現(xiàn)組合邏輯電路時,還需要()

答案:或門組合邏輯電路的競爭-冒險是由于()引起的。

答案:電路中存在延遲在下列電路中,只有()屬于組合邏輯電路。

答案:數(shù)據(jù)選擇器TTL集成芯片74LS138是3/8線譯碼器，譯碼器為輸出低電平有效，若輸入為A2A1A0=101時，輸出Y7?Y6?Y5?Y4?Y3?Y2?Y1?Y0?為（）

答案:11011111一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有（）個數(shù)據(jù)信號輸出。

答案:8一個64選1的數(shù)據(jù)選擇器有（）個選擇控制信號輸入端。

答案:6只考慮本位數(shù)而不考慮低位來的進(jìn)位的加法稱為()。

答案:半加在二進(jìn)制譯碼器中,若輸入有4位代碼,則輸出有()個信號。

答案:16數(shù)字電路中，驅(qū)動門的輸出低電平最大值VOLmax與負(fù)載門G2輸入低電平最大值VILmax的關(guān)系應(yīng)滿足VOLmax≤VILmax。

答案:對下列門電路工作速度最快的一種是（）。

答案:TTL數(shù)字電路中，驅(qū)動門的灌電流是指其輸出高電平時的電流。

答案:錯漏極開路的門電路可以將輸出端直接接在一起實(shí)現(xiàn)線與功能，漏極開路的門門電路在工作時必須要將輸出端經(jīng)下拉電阻接到地上。

答案:錯對TTL與非門多余輸入端的處理，不能將它們（）。

答案:接地

答案:CMOS或非門為實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)目偩€結(jié)構(gòu)，要選用（）門電路。

答案:三態(tài)

答案:對OD門的中文含義是集電極開路門電路。

答案:錯輸出端可直接連在一起實(shí)現(xiàn)“線與”邏輯功能的門電路是（）。

答案:OC因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。

答案:錯邏輯變量的取值，1比0大。

答案:錯相鄰最小項(xiàng)是指只有1個變量不同的最小項(xiàng)。（）

答案:對函數(shù)F=AB+BC+AC與P=A?B?+B?C?+A?C?()

答案:互為反函數(shù)n個變量可以構(gòu)成()個最小項(xiàng)。

答案:2n對任一邏輯式Y(jié)，若將其中所有的與換成或，或換成與，0換成1，1換成0，原變量換成反變量，反變量換成原變量，則得到的結(jié)果就是Y的對偶式。

答案:錯標(biāo)準(zhǔn)或與式是由()構(gòu)成的邏輯表達(dá)式。

答案:最大項(xiàng)之積邏輯函數(shù)F=(A+BC?)?(A+B),當(dāng)ABC的取值為()時,F=1。

答案:011根據(jù)對偶規(guī)則，已知等式A（B+C）=AB+AC成立，則等式A+BC=（A+B）（A+C）()

答案:必然成立在邏輯函數(shù)中，對于變量的任一組取值，任意兩個最小項(xiàng)的乘積為（）；對于變量的任一組取值，全體最小項(xiàng)之和為（）。

答案:0，1函數(shù)F=((A+B)?+(B+C)?+(C+A)?)?是最簡()表達(dá)式。

答案:或非或非在邏輯函數(shù)中,約束項(xiàng)是不可能或不允許出現(xiàn)的變量取值組合，其值總是等于1。

答案:錯兩個數(shù)相減一定不會產(chǎn)生溢出現(xiàn)象。

答案:錯周圍環(huán)境的溫度屬于模擬量。

答案:對十進(jìn)制數(shù)28.43的余3BCD碼是()

答案:01011011.01110110十進(jìn)制數(shù)127.25對應(yīng)二進(jìn)制數(shù)為()。

答案:1111111.01判斷兩個符號相同的二進(jìn)制數(shù)相加會產(chǎn)生溢出的依據(jù)是符號位是否發(fā)生變化。

答案:對在數(shù)字電路和計(jì)算機(jī)中,只用()種符號來表示信息

答案:2以下關(guān)于格雷碼的特點(diǎn)描述正確的是()

答案:相鄰2個代碼之間只有1位不同將二進(jìn)制、八進(jìn)制和十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的共同規(guī)則是()。

答案:按權(quán)展開負(fù)零的補(bǔ)碼表示為（）

答案:000…00常用的26個英文字符的大小寫在計(jì)算機(jī)中是用其8421BCD碼來表示的。

答案:錯數(shù)字信號是在數(shù)值上和時間上都是不連續(xù)的,()是數(shù)字信號的典型代表

答案:矩形波表示一個三位十進(jìn)制數(shù)至少需要（）位二進(jìn)制數(shù)。

答案:10三態(tài)輸出門電路的三種輸出狀態(tài)為（

）

答案:1態(tài)###0態(tài)###高阻態(tài)邏輯函數(shù)的表示方法有（

）

答案:邏輯式###邏輯圖###波形圖###真值表關(guān)于十進(jìn)制小數(shù)轉(zhuǎn)換為二進(jìn)制的方法的描述中，正確的是（

）

答案:乘2直到小數(shù)為0為止###結(jié)果從上往下取用74161構(gòu)成八進(jìn)制加計(jì)數(shù)器時，可采用的方法為（

）。

答案:異步清零###同步置數(shù)兩個1位二進(jìn)制數(shù)A和B比較的結(jié)果有（

）。

答案:AB###A=B十六進(jìn)制數(shù)據(jù)比同樣位數(shù)的二進(jìn)制數(shù)據(jù)表示的數(shù)據(jù)范圍大。

答案:對同一種邏輯功能的觸發(fā)器可以用不同的電路結(jié)構(gòu)實(shí)現(xiàn)。

答案:對由與非門構(gòu)成的基本RS鎖存器的約束條件是SDRD=0。

答案:錯

答案:錯在邏輯函數(shù)中，對于變量的任一組取值，全體最小項(xiàng)之和為1。

答案:對數(shù)據(jù)分配器其功能相當(dāng)于多輸出的單刀多擲開關(guān)。

答案:對在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語言信號是數(shù)字信號。

答案:錯根據(jù)對偶規(guī)則，如果2個邏輯式相等，則他們的對偶式不一定相等。

答案:對OC門的中文含義是漏極開路門電路。

答案:錯T?觸發(fā)器的功能是時鐘脈沖每作用一次，翻轉(zhuǎn)一次，因此可以作為二分頻器使用。

答案:對用同一種電路結(jié)構(gòu)形式可以作成不同邏輯功能的觸發(fā)器。

答案:對組合邏輯電路的競爭-冒險是由于電路有多個輸入引起的。

答案:錯16個觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是162。

答案:錯在邏輯函數(shù)中，對于變量的任一組取值，全體最大項(xiàng)之積為1。

答案:錯超前進(jìn)位加法器的工作特點(diǎn)是指在輸入每位的加數(shù)和被加數(shù)時，同時獲得該位全加的進(jìn)位信號，而無需等待最低位的進(jìn)位信號。

答案:對從集成度方面考慮，SRAM芯片高于DRAM芯片。

答案:錯異步時序電路中各觸發(fā)器的狀態(tài)都是同時翻轉(zhuǎn)的。

答案:錯減法運(yùn)算可以轉(zhuǎn)換成加法運(yùn)算和求補(bǔ)運(yùn)算來完成。

答案:對八路數(shù)據(jù)分配器的地址輸入端有8個。

答案:錯用BCD代碼表示十進(jìn)制數(shù)時，最高位和最低位的0不可以省略。（

）

答案:對以下編碼中，零的表示形式是唯一的編碼是（）

答案:補(bǔ)碼5變量的最小項(xiàng)應(yīng)為（

）個.

答案:32能使邏輯函數(shù)F=A+B+C+D均為1的輸入變量組合是()。

答案:1101,0001,0100,1000用低電平為輸出有效的譯碼器實(shí)現(xiàn)組合邏輯函數(shù)電路時,還需要()。

答案:與非門3/8線譯碼器，若譯碼器為輸出高電平有效，若輸入為A2A1A0=011時，輸出Y7Y6Y5Y4Y3Y2Y1Y0為（）

答案:00001000用來判斷電路全部輸入中1的個數(shù)奇偶性的電路稱為()。

答案:奇偶校驗(yàn)器對于N溝道增強(qiáng)型MOS管，當(dāng)其漏極輸出為高電平時，此時MOS工作在（）

答案:截止區(qū)N個觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長度（進(jìn)制數(shù)）為（）的計(jì)數(shù)器。

答案:2N###2N16位移位寄存器可以存放()位二進(jìn)制代碼。

答案:16在二進(jìn)制譯碼器中,若輸入有3位代碼,則輸出有()信號。

答案:8個相同為“0”，不同為“1”它的邏輯關(guān)系是（）

答案:異或時序邏輯電路中必須有（）.

答案:時鐘信號異步計(jì)數(shù)器是指()的計(jì)數(shù)器