數(shù)字電子電路第三章

1．了解時序邏輯電路的特點和基本組成。2．了解基本RS觸發(fā)器、同步RS觸發(fā)器的電路組成和邏輯功能。3．掌握J(rèn)K觸發(fā)器、D觸發(fā)器、T觸發(fā)器的邏輯功能。4．能識讀常用集成觸發(fā)器的引腳，具有應(yīng)用集成JK、D觸發(fā)器組裝電路的能力。5．掌握寄存器、計數(shù)器的功能和常見類型。6．能識讀常用寄存器、計數(shù)器集成電路的引腳，具有安裝寄存器和計數(shù)器應(yīng)用電路的能力。觸摸式電子開關(guān)

時序邏輯電路框圖（1）時序邏輯電路是在組合邏輯電路的基礎(chǔ)上接入反饋回路而構(gòu)成（這種反饋回路至少有一條）；（2）在反饋回路中含有存儲單元?！?-1

RS觸發(fā)器觸發(fā)器定義：具有記憶一位二進制數(shù)碼功能的邏輯部件。一、基本RS觸發(fā)器基本RS觸發(fā)器又稱直接復(fù)位—置位觸發(fā)器或RS鎖存器?；綬S觸發(fā)器a)邏輯電路b)邏輯符號1．電路組成2．邏輯功能輸入輸出狀態(tài)功能說明00×禁止010置0101置111保持基本RS觸發(fā)器的特性【例】設(shè)基本RS觸發(fā)器輸入信號波形如圖所示，觸發(fā)器初態(tài)為Q=1、。試畫出Q端的信號波形。解：波形圖二、同步RS觸發(fā)器定義：由時鐘脈沖控制的RS觸發(fā)器。1．電路組成同步RS觸發(fā)器a)邏輯電路b)邏輯符號2．邏輯功能（1）無時鐘脈沖作用時（CP=0），控制門G3、G4關(guān)閉，R、S輸入信號不起作用。觸發(fā)器保持原有狀態(tài)不變。（2）有時鐘脈沖輸入時（CP=1），控制門G3、G4打開，觸發(fā)器輸出狀態(tài)由輸入端R、S信號決定。3．特性表時鐘脈沖CP輸入輸出功能說明RSQn+10××Qn保持100Qn保持1011置11100置0111×禁止同步RS觸發(fā)器的特性表時鐘脈沖只決定觸發(fā)器狀態(tài)轉(zhuǎn)換的時刻，而觸發(fā)器轉(zhuǎn)換為何種狀態(tài)要受觸發(fā)器輸入信號的控制?！纠吭O(shè)同步RS觸發(fā)器輸入信號波形及時鐘脈沖波形如圖所示，Q初態(tài)為0，試畫出Q端的信號波形。波形圖4．邏輯表達式和特性方程由特性表可以寫出Qn+1的邏輯表達式：上述邏輯表達式可以進一步簡化為：

同步RS觸發(fā)器的邏輯表達式可表示為：RS=0上式也稱為特性方程，或狀態(tài)方程，RS=0，稱為同步RS觸發(fā)器的約束條件，表示R、S不可同時為1。根據(jù)Qn、R、S三個變量的8種取值，并遵守RS=0的約束條件，可畫出圖所示的卡諾圖。按卡諾圖化簡，可得到同樣結(jié)果。卡諾圖4．狀態(tài)圖定義：觸發(fā)器的轉(zhuǎn)換規(guī)律，還可以利用圖形的方式加以形象表示，稱為狀態(tài)轉(zhuǎn)換圖，簡稱狀態(tài)圖。同步RS觸發(fā)器的狀態(tài)圖三、邊沿觸發(fā)RS觸發(fā)器時鐘脈沖信號上升沿觸發(fā)RS觸發(fā)器波形下降沿觸發(fā)RS觸發(fā)器波形RS觸發(fā)器的邏輯符號§3-2

JK觸發(fā)器JK觸發(fā)器邏輯符號a)上升沿觸發(fā)b)下降沿觸發(fā)74LS112雙JK觸發(fā)器a)實物圖b)引腳功能

一、JK觸發(fā)器的邏輯功能時鐘脈沖CP輸入現(xiàn)態(tài)Qn+1次態(tài)Qn功能說明JK0000保持00110100置001101001置110111101翻轉(zhuǎn)1110JK觸發(fā)器特性表輸入輸出功能說明JKQn+100Qn保持010置0101置111取反

JK觸發(fā)器特性簡表JK觸發(fā)器不僅可以避免輸出的不確定狀態(tài)，而且除了保持、置0、置1功能外，還增加了“取反”功能。由JK觸發(fā)器的特性可以寫出其特性方程：

JK觸發(fā)器狀態(tài)圖【例】JK觸發(fā)器符號及CP、J、K信號波形分別如圖a、b所示。設(shè)觸發(fā)器初始狀態(tài)為1，試畫出觸發(fā)器輸出端Q的波形。JK觸發(fā)器及波形圖a)JK觸發(fā)器邏輯符號b)波形圖解：由圖a可知，這是下降沿觸發(fā)的JK觸發(fā)器，由CP、J、K波形，根據(jù)JK觸發(fā)器的邏輯功能，可畫出Q波形如圖b所示。由圖知，在第4～8個CP脈沖作用期間，J、K均為高電平，每輸入一個脈沖，Q端的狀態(tài)就改變一次。這時Q端的方波頻率為時鐘頻率的二分之一，稱為二分頻。二、用JK觸發(fā)器構(gòu)成T觸發(fā)器用JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器輸入T輸出Qn+1功能說明0Qn保持1取反T觸發(fā)器狀態(tài)表T觸發(fā)器特性方程為：【例】圖為下降沿觸發(fā)T觸發(fā)器的CP和T波形，設(shè)Q初始狀態(tài)為0，試畫出輸出Q的波形。波形圖三、用JK觸發(fā)器構(gòu)成T′觸發(fā)器a)用JK觸發(fā)器構(gòu)成T′觸發(fā)器b)波形圖T′觸發(fā)器的特性方程為：觀察T′觸發(fā)器工作波形如圖a所示，將JK觸發(fā)器J、K相連在一起，接1；在CP端輸入1kHZ連續(xù)脈沖，用雙蹤示波器觀測CP、Q端波形，可測得波形如圖b所示?！?-3

D觸發(fā)器D觸發(fā)器邏輯符號a)上升沿觸發(fā)b)下降沿觸發(fā)CC4013雙D觸發(fā)器a)實物圖b)引腳排列一、D觸發(fā)器CC4013的功能1．異步置0和置1工程輸入輸出邏輯功能RDSDCPDQn+110××0異步置001××1異步置111××不允許RD

、SD的置0、置1功能2．邏輯功能

D觸發(fā)器邏輯功能輸入輸出邏輯功能RDSDCPDQn+10000同步置00011同步置100×Qn保持（CP無效）D觸發(fā)器的特性方程為：二、D觸發(fā)器和JK觸發(fā)器的相互轉(zhuǎn)換1．JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器JK觸發(fā)器的特性方程為：

D觸發(fā)器的特性方程為：將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，則要求二者的特性方程相等，即當(dāng)J=D，

時，上式即可成立。JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器2．D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器3.D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器用D觸發(fā)器構(gòu)成T′觸發(fā)器a)電路圖b)波形圖§3-4寄存器計算器作加法運算類型：數(shù)碼寄存器和移位寄存器兩種。寄存器容量有限，一般無法存放大容量數(shù)據(jù)（類似于超市寄存箱），而且寄存器一般只用于存放中間處理結(jié)果，這些數(shù)據(jù)隨時變更，因此要求存取速度要快。一、數(shù)碼寄存器四位數(shù)碼寄存器二、單向移位寄存器四位右移寄存器CP脈沖被寄存數(shù)碼A0=1011并行輸出串行輸出說明Q0Q1Q2Q3Y=Q30000000將被存數(shù)碼1011從高位到低位依次送至FF0、FF1、FF2、FF3，經(jīng)4次右移，將被存數(shù)碼全部存入移位寄存器，Q3Q2Q1Q0=1011。1110000200100031101004111011

四位右移寄存器狀態(tài)表四位右移寄存器工作波形圖三、雙向移位寄存器雙向移位寄存器74LS194a)實物圖b)引腳排列c)邏輯符號74LS194的邏輯功表觀察四位雙向移位寄存器74LS194邏輯功能74LS194邏輯功能測試清除模式時鐘串行輸入輸出功能總結(jié)S1S0CPSLSRD0D1D2D3Q0Q1Q2Q30×××××××××111↑××abcd101↑×0××××101↑×1××××101↑×0××××101↑×0××××110↑1×××××110↑1×××××110↑1×××××110↑1×××××100↑××××××四位雙向移位寄存器實驗記錄表移位寄存器的輸入、輸出方式型號位數(shù)輸入方式輸出方式移位方式74LS918串行串行右移74LS965串、并行串、并行右移74LS1954串、并行串、并行右移74LS1988串、并行串、并行雙向移位常用74LS系列移位寄存器四、移位寄存器的應(yīng)用74LS194構(gòu)成順序脈沖分配器CPQ0Q1Q2Q301000101002001030001順序脈沖分配器狀態(tài)表順序脈沖分配器波形圖用移位寄存器74LS194構(gòu)成循環(huán)彩燈控制電路a）電路圖b）狀態(tài)圖c）主循環(huán)波形圖如果要改變發(fā)光彩燈的循環(huán)方向，應(yīng)如何接線？§3-5計數(shù)器計數(shù)器的應(yīng)用一、二進制計數(shù)器定義：在時鐘脈沖作用下，各觸發(fā)器的狀態(tài)翻轉(zhuǎn)按二進制數(shù)碼規(guī)律計數(shù)的邏輯電路。1．異步加法計數(shù)器用JK觸發(fā)器構(gòu)成的四位二進制異步加法計數(shù)器計數(shù)脈沖CPQ3Q2Q1Q0計數(shù)脈沖CPQ3Q2Q1Q000000910011000110101020010111011300111211004010013110150101141110601101511117011116000081000四位二進制異步加法計數(shù)器狀態(tài)表四位二進制加法計數(shù)器狀態(tài)圖四位二進制加法計數(shù)器波形圖2．同步加法計數(shù)器用JK觸發(fā)器和兩個與門組成的四位二進制同步加法計數(shù)器3．異步減法計數(shù)器用JK觸發(fā)器構(gòu)成的四位二進制異步減法計數(shù)器輸入脈沖個數(shù)Q3Q2Q1Q000000111112111031101411005101161010710018100090111四位二進制減法計數(shù)器狀態(tài)表輸入脈沖個數(shù)Q3Q2Q1Q0100110110101120100130011140010150001160000171111續(xù)表二、十進制計數(shù)器十進制加法計數(shù)器狀態(tài)圖型號舉例名稱及功能TTL74LS161四位二進制同步計數(shù)器（異步清零可預(yù)置）74LS163四位二進制同步計數(shù)器（同步清零）74LS290二—五—十進制異步計數(shù)器74LS162四位十進制同步計數(shù)器（同步清零）74LS192四位十進制同步可逆計數(shù)器74LS160四位十進制同步計數(shù)器（直接清零）CMOSCC4017十進制計數(shù)/時序脈沖分配/分頻器CC40192十進制同步可逆計數(shù)器CC4518雙十進制同步計數(shù)器（有清除、時鐘允許）CC406014位二進制串行計數(shù)/分頻/振蕩器常用集成計數(shù)器三、任意進制（N進制）計數(shù)器1．反饋法（1）反饋清零法反饋清零法適用于有清零輸入端的集成計數(shù)器?！纠吭囉盟奈欢M制同步計數(shù)器74LS163構(gòu)成一個十二進制計數(shù)器。十二進制計數(shù)器主循環(huán)狀態(tài)圖解：

特性方程為二進制→十二進制計數(shù)器連接圖（2）反饋置數(shù)法反饋置數(shù)法適用于有預(yù)置數(shù)功能的集成計數(shù)器。

同步置數(shù)端歸0

反饋置數(shù)法可在74LS163計數(shù)循環(huán)狀態(tài)（0000—1111）中的任何一個狀態(tài)下進行。循環(huán)狀態(tài)圖2．級聯(lián)法【例】用74LS290構(gòu)成二十四進制計數(shù)器。解：74LS290二—十—五進制計數(shù)器a)實物圖b)引腳排列

R0（1）R0（2）S9（1）S9（2）Q3Q2Q1Q0110×0000×0××111001×0×計數(shù)0××計數(shù)××計數(shù)××計數(shù)二—十—五進制計數(shù)器74LS290功能表十進制計數(shù)器

74LS290構(gòu)成二十四進制計數(shù)器圖示為用六進制和十進制計數(shù)器級聯(lián)而成的六十進制計數(shù)器，試分析其計數(shù)原理。六十進制異步加法計數(shù)器4基本RS觸發(fā)器的組成及功能測試一、實訓(xùn)目的1．會用仿真軟件測試基本RS觸發(fā)器的邏輯功能。2．會用與非門構(gòu)成基本RS觸發(fā)器并測試其功能。3．熟悉集成基本RS觸發(fā)器的功能和使用方法。二、實訓(xùn)器材1．電子計算機（Multisim軟件）。2．?dāng)?shù)字電路實驗箱。3．5V直流電源。4．邏輯電平開關(guān)。5．邏輯電平顯示器。6．集成電路74LS00、74LS279（CC4044）。三、操作步驟1．用Multisim仿真軟件測試基本RS觸發(fā)器功能（1）用Multisim仿真軟件搭建電路基本RS觸發(fā)器功能測試（2）按表進行操作，撥動邏輯電平開關(guān)，逐次測