循序邏輯的應用(一)

1CH8 循序邏輯的應用(一)Teacher：D.Jin-HuaHong2Outline循序邏輯與組合邏輯之差別正反器之介紹移位暫存器之介紹實驗目的實驗項目3循序邏輯與組合邏輯之差別在前面所提到的都屬於“組合邏輯(CombinationalLogicCircuits)”電路，而之後將要介紹的是“循序邏輯(SequentialLogicCircuits)”。組合邏輯與循序邏輯ㄉ差異:組合邏輯:沒有記憶功能。循序邏輯:有記憶功能。記憶功能:紀錄目前輸出訊號狀態(tài)，作為與輸入訊號共同決定下一次輸出訊號的狀態(tài)。記憶功能大多用Filp-Flop(正反器)組成。一個Filp-Flop視為一個記憶單位，可記憶一個位元(Bit)。4循序邏輯之介紹(cont’)循序邏輯方塊圖:組合邏輯記憶元件循序邏輯輸出輸入5正反器之介紹J-KFilp-FlopDFilp-FlopTFilp-Flop6正反器之介紹(cont’)J-KFilp-Flop(a)J-K正反器符號(b)J-K正反器真值表7(c)J-K正反器的時序圖正反器之介紹(cont’)8正反器之介紹(cont’)DFilp-Flop(a)D型正反器符號(b)D型正反器真值表9(c)D型正反器的時序圖正反器之介紹(cont’)10正反器之介紹(cont’)TFilp-Flop(a)T型正反器符號(b)T型正反器真值表11(c)T型正反器的時序圖正反器之介紹(cont’)12移位暫存器之介紹串列輸入-串列輸出（Serialin-Serialout；SISO）。串列輸入-並列輸出（Serialin-Parallelout；SIPO）。並列輸入-串列輸出（Parallelin-Serialout；PISO）。並列輸入-並列輸出（Parallelin-Parallelout；PIPO）。13實驗目的瞭解正反器與閂鎖器之差別。瞭解正反器之簡單應用。瞭解正反器如何運用在資料傳輸上。14實驗項目項目一 J-K正反器基本實驗項目二 D型Latch實驗項目三 四位元可並行加載移位暫存器項目四 簡易循環(huán)廣告燈15項目一 J-K正反器基本實驗

(P11-21實作一)可使用7473連接，Vcc=5V，其內(nèi)部有2組正反器，使用其中一組完成J-K正反器功能，使用另外一組J-K正反器完成D型正反器與T型正反器功能，先將CLR控制腳接0或1。完成其真值表。模擬此電路的波形。指出此正反器之動作狀態(tài)。工作需求：QuartusII模擬、麵包板實作。16項目一 J-K正反器基本實驗(cont’)CLRCKJKQn+10xxx1xxx10010111011111111117項目一 J-K正反器基本實驗(cont’)J-K正反器18項目一 J-K正反器基本實驗(cont’)J-K正反器實現(xiàn)T型正反器19項目一 J-K正反器基本實驗(cont’)747320項目二 D型Latch實驗(P11-21實作二)使用4bitLatch7475，當Latch輸入控制E為1時，在DataBus（匯流排）上之資料D3至D0將出現(xiàn)在輸出端Q3至Q0，當Latch輸入控制E為0時，Q3至Q0則儲存原來的資料。連接此一基本電路，並完成下列真直表。完成其真值表。模擬出此電路的波形。連接此電路並量測其電壓。工作需求：QuartusII模擬、麵包板實作。21747522項目三 四位元可並行加載移位暫存器(cont’)使用7474，實現(xiàn)一個可由外部控制作為串列傳輸（左移、右移）或並列傳輸之電路，其電路圖如下。模擬出此電路的波形。連接此電路並量測其電壓。工作需求：QuartusII模擬、麵包板實作。若在沒有7474IC的情況下，你會用哪一顆IC來代替，並用代替的IC來實作電路。23747474747474747474153741537415374153並列輸入B並列輸入A並列輸入C並列輸入D24動作原理項目三 四位元可並行加載移位暫存器(cont’)74LS742574LS1532627項目四 簡易循環(huán)廣告燈請使用7474實現(xiàn)下面電路。SW1作為初始化，當SW1=0（打開）時，QAQBQCQD=0111,當SW1=1（關閉）時，資料作循環(huán)