dsp技術(shù)及應(yīng)用課后習(xí)題答案

dsp技術(shù)及應(yīng)用課后習(xí)題答案

dsp技術(shù)及應(yīng)用第一章：簡述典型實時數(shù)字信號處理系統(tǒng)組成局

部。

答:包括：抗混疊濾波器(Anti-aliasingfilter)＞模數(shù)轉(zhuǎn)換器

ADC(Analog-to-DigitalConverter)＞數(shù)字信號處理、數(shù)模轉(zhuǎn)換器

DAC(Digital-to-AnalogConverter)和抗鏡像濾波器(Anti-imagefilter)。

2.簡述X86處理器完成實時數(shù)字信號處理的優(yōu)缺點。

答：利用X86處理器完成實時數(shù)字信號處理。特點是處理器選擇

范圍寬，主板及外設(shè)資源豐富，有多種操作系統(tǒng)可供選擇，開發(fā)、調(diào)

試較為便利;缺點是數(shù)字信號處理實力不強(qiáng)，硬件組成較為困難，系

統(tǒng)體積、重量較大，功耗較高，抗環(huán)境影響實力較弱。

3,簡述數(shù)字信號處理器的主要特點。

答：⑴存儲器接受哈佛或者改良的哈佛構(gòu)造;⑵內(nèi)部接受了多級

流水;⑶具有硬件乘法累加單元乂4)可以實現(xiàn)零開銷循環(huán);⑸接受了特

別的尋址方式;⑹高效的特別指令乂7)具有豐富的片內(nèi)外設(shè)。

4.給出存儲器的兩種主要構(gòu)造，并分析其區(qū)分。

答：存儲器構(gòu)造分為兩大類：馮諾依曼構(gòu)造和哈佛構(gòu)造。馮諾依

曼構(gòu)造的特點是只有一個存儲器空間、一套地址總線和一套數(shù)據(jù)總線;

指令、數(shù)據(jù)都存放在這個存儲器空間中，統(tǒng)一支配地址，所以處理器

必需分時訪問程序和數(shù)據(jù)空間。哈佛構(gòu)造程序存儲器空間和數(shù)據(jù)存儲

器空間分開，具有多套地址、數(shù)據(jù)總線，哈佛構(gòu)造是并行體系構(gòu)造，

程序和數(shù)據(jù)存于不同的存儲器空間，每個存儲器空間獨立編址、獨立

訪問。

5.簡述選擇數(shù)字信號處理器所須要考慮的因素。

答：應(yīng)考慮運(yùn)算速度、算法格式和數(shù)據(jù)寬度、存儲器類型、功耗

和開發(fā)工具。經(jīng)濟(jì)法課后習(xí)題答案6.給出數(shù)字信號處理器的運(yùn)算速度

指標(biāo)，并給出其詳細(xì)含義。

答：常見的運(yùn)算速度指標(biāo)有如下幾種：

⑴指令周期：執(zhí)行一條指令所需的最短時間，數(shù)值等于主頻的

倒數(shù);指令周期通

常以ns(納秒)為單位。例如，運(yùn)行在200MHz的TMS320VC5510

的指令周期為5ns。

(2)MIPS：每秒百萬務(wù)指令數(shù)。

(3)MOPS：每秒百萬次操作數(shù)。

(4)MFLOPS：每秒百萬次浮點操作數(shù)。

(5)BOPS：每秒十億次操作數(shù)。

⑹MAC時間：一次乘法累加操作花費的時間。大局部DSP芯片

可在一個指令周

期內(nèi)完成MAC操作；

(7)FFT執(zhí)行時間：完成N點FFT所需的時間。FFT運(yùn)算是數(shù)字信

號處理中的典型

算法而且應(yīng)用很廣，因此該指標(biāo)常用于衡量DSP芯片的運(yùn)算實力。

dsp技術(shù)及應(yīng)用其次章

1.TMS320C55XDSP有哪些特征和優(yōu)點?(表2-2)

答：一個32位x16位指令緩沖隊列：緩沖變長指令并完成有

效的塊重復(fù)操作；兩個17位X17位的乘法累加器：在一個單周期執(zhí)

行雙乘法累加操作；

一個40位算術(shù)邏輯單元(ALU)：實現(xiàn)高精度算術(shù)和邏輯操作；

一個40位桶形移位存放器：能夠?qū)⒁粋€40位的計算結(jié)果最高向

左移31位或向右移32位；

一個16位算術(shù)邏輯單元(ALU)：對主ALU并行完成簡潔的算術(shù)操

作；

4個40位的累加器：保存計算結(jié)果，削減對存儲單元的訪問；

12條獨立總線，其中包括3條讀數(shù)據(jù)總線、2條寫數(shù)據(jù)總線、5

條數(shù)據(jù)地址總線、1條讀程序總線、1條程序地址總線：為各種計算

單元并行地供應(yīng)將要處理的指令和操作數(shù)利用C55x的并行機(jī)制的優(yōu)

八占、、J,

用戶可配置IDLE域：改良了低功耗電源管理的靈敏性。

2.TMS320C55XDSP的內(nèi)部構(gòu)造由哪幾局部組成?(圖2-1)

答：C55X有一條32位的程序數(shù)據(jù)總線(PB),5條16位數(shù)據(jù)總線

(BB、CB、DB、EB、FB)和1條24位的程序地址總線及5條23位的數(shù)

據(jù)地址總線，這些總線分別與CPU相連。總線通過存儲器接口單元(M)

與外部程序總線和數(shù)據(jù)總線相連，實現(xiàn)CPU對外部存儲器的訪問;指

令緩沖單元(I)、程序流程單元(P)、地址流程單元(A)和數(shù)據(jù)計算單元(D);

以及存儲器接口單元(M)。

3.簡述指令緩沖單元(I)、程序流程單元(P)、地址流程單元(A)和數(shù)

據(jù)計算單元(D)的組成和功能？

答：C55x的指令緩沖單元由指令緩沖隊列IBQ(lnstructionBuffer

Queue)和指令譯碼器組成。在每個CPU周期內(nèi)，I單元將從讀程序數(shù)

據(jù)總線接收的4B程序代碼放入指令緩沖隊列，指令譯碼器從隊列中

取6B程序代碼，依據(jù)指令的長度可對8位、16位、24位、32位和

48位的變長指令進(jìn)展譯碼，然后把譯碼數(shù)據(jù)送入P單元、A單元和D

單元去執(zhí)行。程序流程單元由程序地址產(chǎn)生電路和存放器組構(gòu)成。

程序流程單元產(chǎn)生全部程序空間的地址，并限制指令的讀取依次。

地址流程單元包括數(shù)據(jù)地址產(chǎn)生電路、算術(shù)邏輯電路和存放器組

構(gòu)成。數(shù)據(jù)地址產(chǎn)生電路(DAGEN)能夠接收來自I單元的立即數(shù)和來

自A單元的存放器產(chǎn)生讀取數(shù)據(jù)空間的地址。對于運(yùn)用間接尋址模式

的指令，由P單元向DAGEN說明接受的尋址模式。

數(shù)據(jù)計算單元由移位器、算術(shù)邏輯電路、乘法累加器和存放器組

構(gòu)成。D單元包含了CPU的主要運(yùn)算部件。D單元移位器能夠接收來

自I單元的立即數(shù)，能夠與存儲器、I/O空間、A單元存放器、D單元

存放器和P單元存放器進(jìn)展雙向通信，此外，還可以向D單元的ALU

和A單元的ALU供應(yīng)移位后的數(shù)據(jù)。

4.TMS320C55XDSP的流水線操作包括多少個階段?每一階段完

成什么操作？

答：兩個。第一階段是取流水線，即從內(nèi)存中取出32位的指令

包，放入指令緩沖隊(IBQ)中，然后為流水線的其次階段供應(yīng)48位的

指令包。其次階段是指執(zhí)行流水線，這局部的功能是對指令進(jìn)展解碼,

完成數(shù)據(jù)的存取和計算。

5.TMS320C55XDSP有哪些片上外設(shè)？

答：兩個20位的定時器。一個看門狗定時器。6通道干脆存儲

器存取限制器(DMA)。

外部存儲器接口(EMIF)。三個串口支持最多三個多通道緩沖串口

(McBSP)或最多兩個多媒體/平安數(shù)字卡接口。增加型主機(jī)接口(EHPI)

是一個16位的并行接口?？删幊替i相環(huán)(DPLL)時鐘發(fā)生器。USB全速

(12Mbps)從端口。12c主從接口。一個實時時鐘。

6.TMS320C55X的尋址空間是多少？當(dāng)CPU訪問程序空間和數(shù)據(jù)

空間時，運(yùn)用的地址是多少位的？

答：C55X的尋址空間為16MB,當(dāng)CPU從程序空間讀取程序代碼

時，運(yùn)用24位地址，當(dāng)訪問數(shù)據(jù)空間時，運(yùn)用23位的地址。但是在