EDA應(yīng)用技術(shù) 第2版 課件 16-二自由度云臺(tái)控制器編程下載課件

項(xiàng)目8二自由度云臺(tái)控制器編程下載編程下載的目的是將設(shè)計(jì)所生成的文件通過(guò)計(jì)算機(jī)下載到目標(biāo)器件，驗(yàn)證設(shè)計(jì)是否滿足實(shí)際要求或能否在實(shí)際中應(yīng)用。1.硬件電路連接設(shè)計(jì)的二自由度云臺(tái)控制器模塊輸入輸出端口如圖8.50所示。圖8.50控制器模塊輸入輸出端口項(xiàng)目8二自由度云臺(tái)控制器編程下載1.硬件電路連接

圖8.50控制器模塊輸入輸出端口【clk】為系統(tǒng)時(shí)鐘信號(hào)輸入端，與FPGA最小系統(tǒng)板所提供的50MHz時(shí)鐘信號(hào)相連接【kbrow[3..0]】為4×4矩陣鍵盤行信號(hào)輸入端，連接矩陣鍵盤行線【kbcol[3..0]】為4×4矩陣鍵盤列掃描信號(hào)輸出端，連接矩陣鍵盤列線【q[7..0]】為4數(shù)碼管動(dòng)態(tài)顯示段信號(hào)輸出端，連接4數(shù)碼管a-g及p管腳【w[3..0]】為數(shù)碼管動(dòng)態(tài)顯示位信號(hào)輸出端，分別連接4數(shù)碼管的公共端【pwm1】為控制舵機(jī)1的信號(hào)輸出端，連接舵機(jī)1的控制信號(hào)線【pwm2】為控制舵機(jī)2的信號(hào)輸出端，連接舵機(jī)2的控制信號(hào)線項(xiàng)目8二自由度云臺(tái)控制器編程下載2.輸入輸出連接原理圖

圖8.51二自由度云臺(tái)控制器與輸入輸出設(shè)備連接

輸入輸出元件4×4矩陣鍵盤、4數(shù)碼管、舵機(jī)1、舵機(jī)2等與FPGA最小系統(tǒng)板連接原理圖，如圖8.51所示。項(xiàng)目8二自由度云臺(tái)控制器編程下載2.輸入輸出連接原理圖

圖8.52二自由度云臺(tái)控制器與輸入輸出元件連接

輸入輸出設(shè)備4×4矩陣鍵盤、4數(shù)碼管、舵機(jī)1、舵機(jī)2等與FPGA最小系統(tǒng)板連接實(shí)物圖，如圖8.52所示。項(xiàng)目8二自由度云臺(tái)控制器編程下載3.編程下載（1）指定目標(biāo)器件芯片

根據(jù)EP2C5T144-FPGA最小系統(tǒng)板，指定目標(biāo)器件。（2）輸入輸出引腳鎖定

根據(jù)二自由度云臺(tái)控制器與輸入輸出設(shè)備連接原理圖8.51可知，二自由度云臺(tái)控制器輸入輸出端口與目標(biāo)芯片引腳的連接關(guān)系見(jiàn)表8.3。項(xiàng)目8二自由度云臺(tái)控制器編程下載3.編程下載（3）下載設(shè)計(jì)文件將PC機(jī)與目標(biāo)芯片相連接。將“USB-Blaster”下載電纜的一端連接到PC機(jī)的USB口，另一端接到FPGA最小系統(tǒng)板的JTAG