數(shù)字電子技術(shù)項(xiàng)目教程（第2版）教案 項(xiàng)目4　汽車尾燈控制電路的制作

教師備課紙第頁(yè)課題4.1概述4.2同步時(shí)序邏輯電路的分析方法課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)2教學(xué)目標(biāo)1.掌握時(shí)序邏輯電路的特點(diǎn)及與組合邏輯電路的區(qū)別；2.掌握時(shí)序邏輯電路的分析方法。教學(xué)重點(diǎn)時(shí)序邏輯電路的分析方法。教學(xué)難點(diǎn)時(shí)序邏輯電路的分析方法。學(xué)情分析學(xué)生已學(xué)過(guò)觸發(fā)器教學(xué)效果一般教后記學(xué)生能理解概念，但對(duì)時(shí)序邏輯電路的分析方法掌握有一定的難度。新課一、時(shí)序邏輯電路概述1．邏輯電路的分類：組合邏輯電路和時(shí)序邏輯電路。2．時(shí)序邏輯電路的特點(diǎn)：任一時(shí)刻電路的輸出信號(hào)不僅取決于當(dāng)前的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)。XZXZW組合電路存儲(chǔ)電路時(shí)序邏輯電路結(jié)構(gòu)框圖X代表時(shí)序電路輸入信號(hào)，Z代表時(shí)序電路輸出信號(hào)，W代表存儲(chǔ)電路的輸入信號(hào)，代表存儲(chǔ)電路的輸出信號(hào)，同時(shí)也是組合邏輯電路的部分輸入。時(shí)序邏輯電路的輸出方程Z(tn)=F[X(tn),(tn)]存儲(chǔ)電路的驅(qū)動(dòng)方程W(tn)=G[X(tn),(tn)]存儲(chǔ)電路的狀態(tài)方程(tn+1)=H[W(tn),(tn)]時(shí)序邏輯電路的分類按觸發(fā)脈沖輸入方式的不同可分為同步時(shí)序電路和異步時(shí)序電路。同步時(shí)序電路：指電路中各觸發(fā)器狀態(tài)的變化受同一個(gè)時(shí)鐘脈沖控制。異步時(shí)序電路：各觸發(fā)器狀態(tài)的變化不受同一個(gè)時(shí)鐘脈沖控制。二、同步時(shí)序電路的分析方法分析時(shí)序邏輯電路就是找出該電路的邏輯功能，即找出電路的輸出和它的狀態(tài)在輸入信號(hào)和時(shí)鐘信號(hào)作用下的變化規(guī)律。分析的步驟如下：（1）寫出邏輯圖中每個(gè)觸發(fā)器的驅(qū)動(dòng)方程（輸入方程）。驅(qū)動(dòng)方程就是各觸發(fā)器輸入端的邏輯表達(dá)式。如JK觸發(fā)器J和K的邏輯表達(dá)式，D觸發(fā)器D的邏輯表達(dá)式等。（2）將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特征方程，得出每個(gè)觸發(fā)器的狀態(tài)方程。（3）根據(jù)邏輯圖寫出電路的輸出方程（并非所有電路都有輸出方程）。即時(shí)序邏輯電路的輸出邏輯表達(dá)式，它通常為現(xiàn)態(tài)和輸入信號(hào)的函數(shù)。（4）根據(jù)電路的狀態(tài)方程、輸出方程列出狀態(tài)表。（5）根據(jù)狀態(tài)表，畫出狀態(tài)轉(zhuǎn)換圖。（6）根據(jù)狀態(tài)轉(zhuǎn)換圖判斷電路的邏輯功能。例4.1分析圖4.3所示的時(shí)序電路邏輯功能。CPCP=11D1DC1C1Q1Q2＆CQ1Q2圖4.3例4.1圖F1F21解:（1）寫出各個(gè)觸發(fā)器的驅(qū)動(dòng)方程（輸入方程）D1=D2=（2）根據(jù)驅(qū)動(dòng)方程及D觸發(fā)器特征方程，得出各觸發(fā)器的狀態(tài)方程=D1==D2=（3）寫出輸出方程表4.3狀態(tài)表C=表4.3狀態(tài)表（4）列出狀態(tài)表C00010011001011011001（5）畫出狀態(tài)轉(zhuǎn)換圖圖4.4狀態(tài)轉(zhuǎn)換圖圖4.4狀態(tài)轉(zhuǎn)換圖/C00011110/0/0/0/1（6）根據(jù)狀態(tài)轉(zhuǎn)換圖，總結(jié)邏輯功能從狀態(tài)轉(zhuǎn)換圖可以看出：該同步時(shí)序電路是同步四進(jìn)制加法計(jì)數(shù)器。課題4.3計(jì)數(shù)器及其應(yīng)用(一）課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)2教學(xué)目標(biāo)1.掌握時(shí)序邏輯電路的特點(diǎn)及與組合邏輯電路的區(qū)別；2.了解計(jì)數(shù)器的概?念。3.掌握二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器常用集成產(chǎn)品的功能及其應(yīng)?用。教學(xué)重點(diǎn)二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器常用集成產(chǎn)品的功能及其應(yīng)用；教學(xué)難點(diǎn)任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法學(xué)情分析學(xué)生已學(xué)過(guò)觸發(fā)器教學(xué)效果一般教后記學(xué)生能理解計(jì)數(shù)器的概念。復(fù)習(xí)組合邏輯電路的特點(diǎn)；新課一、計(jì)數(shù)器及其應(yīng)用能實(shí)現(xiàn)計(jì)數(shù)功能的電路稱為計(jì)數(shù)器。在計(jì)數(shù)功能的基礎(chǔ)上，計(jì)數(shù)器還可以實(shí)現(xiàn)計(jì)時(shí)、定時(shí)、分頻和自動(dòng)控制等功能。（一）計(jì)數(shù)器類型按計(jì)數(shù)器中各觸發(fā)器的翻轉(zhuǎn)是否同步，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)?器。按計(jì)數(shù)進(jìn)制分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器。當(dāng)?N=2n?時(shí)，計(jì)數(shù)器為二進(jìn)制計(jì)數(shù)器；當(dāng)?N≠2n?時(shí)，為非二進(jìn)制計(jì)數(shù)器。非二進(jìn)制計(jì)數(shù)器有十進(jìn)制計(jì)數(shù)器、六進(jìn)制計(jì)數(shù)器?等。按計(jì)數(shù)的增減趨勢(shì)分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。對(duì)輸入脈沖進(jìn)行遞增計(jì)數(shù)的計(jì)數(shù)器稱為加法計(jì)數(shù)器，進(jìn)行遞減計(jì)數(shù)的計(jì)數(shù)器稱為減法計(jì)數(shù)器。若在控制信號(hào)的作用下，既可以進(jìn)行加法計(jì)數(shù)又可以進(jìn)行減法計(jì)數(shù)的計(jì)數(shù)器，稱為可逆計(jì)數(shù)?器。按計(jì)數(shù)集成度分為小規(guī)模集成計(jì)數(shù)器和中規(guī)模集成計(jì)數(shù)器。（二）二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器就是按二進(jìn)制計(jì)數(shù)進(jìn)位規(guī)律進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。由?n?個(gè)觸發(fā)器組成的二進(jìn)制計(jì)數(shù)器稱為?n?位二進(jìn)制計(jì)數(shù)器，它可以累計(jì)=M?個(gè)有效狀態(tài)。M?稱為計(jì)數(shù)器的?；蛴?jì)數(shù)容量。若?n=1、2、3、4、…，則計(jì)數(shù)器的模?M=2、4、8、16、…，相應(yīng)的計(jì)數(shù)器稱為?1?位二進(jìn)制計(jì)數(shù)器、2?位二進(jìn)制計(jì)數(shù)器、3?位二進(jìn)制計(jì)數(shù)器、4?位二進(jìn)制計(jì)數(shù)器、….1.?工作原理以?3?位二進(jìn)制加法計(jì)數(shù)器為例，計(jì)數(shù)器清零后，輸出狀態(tài)從?000?開(kāi)始，即=000；第?1?個(gè)脈沖出現(xiàn)時(shí)，=001；第?2?個(gè)脈沖出現(xiàn)時(shí)，=010；…；第?8?個(gè)脈沖出現(xiàn)時(shí)，=111，完成計(jì)數(shù)過(guò)程。二進(jìn)制加法計(jì)數(shù)器波形圖如下左圖所示，其狀態(tài)轉(zhuǎn)換圖如下圖右所?示。二進(jìn)制減法計(jì)數(shù)器波形圖如下圖所示，其狀態(tài)轉(zhuǎn)換圖如下圖所示。圖1二進(jìn)制加法計(jì)數(shù)器波形圖圖2二進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖圖3二進(jìn)制減法計(jì)數(shù)器波形圖圖4二進(jìn)制減法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖2.?集成二進(jìn)制計(jì)數(shù)器集成二進(jìn)制計(jì)數(shù)器芯片有許多品種。74LS161?是?4?位二進(jìn)制同步計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置、清零功能。其引腳的排列及邏輯符號(hào)如下圖所示，邏輯功能如下表?所?示。引腳排列圖邏輯符號(hào)表174LS161?邏輯功能表CPCTTCTP×0××

0000↑10××D3D2D1D0×110×Q3Q2Q1Q0×11×0Q3Q2Q1Q0↑1111加法計(jì)數(shù)（1）74LS161?的引腳D3～D0：并行數(shù)據(jù)輸入端；Q3～Q0：計(jì)數(shù)輸出端；CTT、CTP：計(jì)數(shù)控制端；CP：時(shí)鐘輸入端，上升沿有效；CO：進(jìn)位輸出端，高電平有效；：異步清零端，低電平有效；：同步預(yù)置數(shù)端，低電平有?效。（2）74LS161?的功能①

異步清零：低電平有效，為異步方式清零。即當(dāng)清零控制端=0?時(shí)，輸出端全為零，與?CP?無(wú)?關(guān)。②

同步預(yù)置數(shù)：低電平有效。即在=1?的前提下，當(dāng)預(yù)置數(shù)端=0?時(shí)，在輸入端?D3D2D1D0?預(yù)置某個(gè)數(shù)據(jù)，則在?CP?脈沖上升沿的作用下，將?D3D2D1D0?端的數(shù)據(jù)置入到輸出端。③

保持：當(dāng)=1、=1?時(shí)，只要使能端?CTP?和?CTT?中有一個(gè)為低電平，就使計(jì)數(shù)器處于保持狀態(tài)。在保持狀態(tài)下，CP?不起作?用。④

計(jì)數(shù)：當(dāng)=1、=1、CTP=CTT=1?時(shí)，電路為?4?位二進(jìn)制加法計(jì)數(shù)器。在?CP?脈沖的作用下，電路按自然二進(jìn)制數(shù)遞加，即由?0000→0001→…→1111。當(dāng)計(jì)到?1111?時(shí)，進(jìn)位輸出端?CO=1。（三）十進(jìn)制計(jì)數(shù)器1.?工作原理用二進(jìn)制數(shù)碼表示十進(jìn)制的方法，稱為二-十進(jìn)制編碼，簡(jiǎn)稱?BCD?碼。8421BCD?碼是最常用也是最簡(jiǎn)單的一種十進(jìn)制編碼。常用的集成十進(jìn)制計(jì)數(shù)器多數(shù)按?8421BCD?編?碼。十進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖十進(jìn)制加法計(jì)數(shù)器清零后，輸出狀態(tài)從?0000?開(kāi)始，即=0000；第?1?個(gè)脈沖出現(xiàn)時(shí)，=0001；第?2?個(gè)脈沖出現(xiàn)時(shí)，=0010；…；第?8?個(gè)脈2.?集成十進(jìn)制計(jì)數(shù)器（1）集成同步十進(jìn)制加法計(jì)數(shù)器?CD4518CD4518?內(nèi)含兩個(gè)功能完全相同的同步十進(jìn)制加法計(jì)數(shù)器，每一個(gè)計(jì)數(shù)器均有兩個(gè)時(shí)鐘輸入端?CP?和?EN，若用時(shí)鐘上升沿觸發(fā)，則信號(hào)由?CP?端輸入，同時(shí)將?EN?端設(shè)置為高電平；若用時(shí)鐘下降沿觸發(fā)，則信號(hào)由?EN?端輸入，同時(shí)將?CP?端設(shè)置為低電平。CD4518?的?CR?為清零信號(hào)輸入端，當(dāng)在該端加高電平或正脈沖時(shí)，計(jì)數(shù)器各輸出端均為零電平。CD4518?的引腳排列如下圖??所示，邏輯功能如下表所示。CD4518?引腳排列圖CD4518?邏輯功能表輸入輸出CRCPEN1××全部為?00↑1加法計(jì)數(shù)00↓加法計(jì)數(shù)0↓×保持0×↑0↑001↓（2）集成異步計(jì)數(shù)器?74LS39074LS390?為雙二-五-十進(jìn)制異步計(jì)數(shù)器，在一片?74LS390?集成芯片中封裝了兩個(gè)二-五-十進(jìn)制異步計(jì)數(shù)器。CLR?為異步清零端，高電平有效；CP0、CP1?為脈沖輸入端，下降沿有效。其中?CP0?為二進(jìn)制計(jì)數(shù)器時(shí)鐘輸入端，CP1?為五進(jìn)制計(jì)數(shù)器時(shí)鐘輸入端；Q0、Q1、Q2、Q3?為計(jì)數(shù)器輸出端，其中?Q0?為二進(jìn)制計(jì)數(shù)器的輸出端，Q3、Q2、Q1?為五進(jìn)制計(jì)數(shù)器的輸出端。如需實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器功能，應(yīng)將外部時(shí)鐘接?CP0，Q0?與?CP1?相連或?qū)⑼獠繒r(shí)鐘接?CP1，Q3?與?CP0?相連，這兩種連接方式均可構(gòu)成十進(jìn)制計(jì)數(shù)器，但其編碼結(jié)果不同，前者為?8421BCD?碼，后者為?5421BCD?碼。74LS390?邏輯功能如下表所示，引腳排列圖及邏輯符號(hào)如下圖所示。74LS390?邏輯功能表輸入輸出CLRCP0CP1Q3Q2Q1Q0功

1××0000異步清零0↓×———0-1二進(jìn)制計(jì)數(shù)0×↓000～100—五進(jìn)制計(jì)數(shù)0↓Q00000～1001十進(jìn)制計(jì)數(shù)器（8421?碼）0Q3↓0000～1100十進(jìn)制計(jì)數(shù)器（5421?碼）（3）集成異步十進(jìn)制計(jì)數(shù)器?74LS29074LS290?是由一個(gè)二進(jìn)制計(jì)數(shù)器和一個(gè)五進(jìn)制計(jì)數(shù)器組合而成的，另外還有異步清零端和異步置數(shù)端。其引腳排列如圖?5.11?所示。其中，CP0、CP1?分別為二進(jìn)制計(jì)數(shù)器和五進(jìn)制計(jì)數(shù)器的時(shí)鐘輸入端，下降沿有效，S9（1）、S9（2）稱為置“9”端，R0（1）、R0（2）稱為置“0”端，、、、為輸出端，NC?表示空?腳。74LS390?引腳排列圖邏輯符號(hào)引腳排列圖74LS290?邏輯功能如下表所示。其功能介紹如?下。①置“9”功能：當(dāng)?S9（1）=S9（2）=1?時(shí)，不論其他輸入端狀態(tài)如何，計(jì)數(shù)器輸出=1001，而（1001）2=（9）10，故又稱為異步置數(shù)功?能。②置?“0”?功能：當(dāng)?S9（1）?和?S9（2）不全為?1?時(shí)，即?S9（1）·S9（2）=0，并且?R0（1）=R0（2）=1?時(shí)，不論其他輸入端狀態(tài)如何，計(jì)數(shù)器輸出=0000，故又稱為異步清零功能或復(fù)位功?能。③計(jì)數(shù)功能：當(dāng)?S9（1）和?S9（2）不全為?1，并且?R0（1）和?R0（2）不全為?1，輸入計(jì)數(shù)脈沖?CP?時(shí)，計(jì)數(shù)器開(kāi)始計(jì)?數(shù)。74LS290?邏輯功能表S9（1）S9（2）R0（1）R0（2）CP0CP1QDQCQBQA11

×××10010×11××0000×011××0000S9（1）·S9（2）=0R0（1）·R0（2）=0CP↓0二進(jìn)制0CP↓五進(jìn)制CP↓QA8421?十進(jìn)制QDCP↓5421?十進(jìn)制通過(guò)這個(gè)問(wèn)題引入時(shí)序電路。課題4.3計(jì)數(shù)器及其應(yīng)用(二）——任意進(jìn)制計(jì)數(shù)器課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)2教學(xué)目標(biāo)掌握任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方?法。教學(xué)重點(diǎn)任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。教學(xué)難點(diǎn)任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法學(xué)情分析學(xué)生已學(xué)過(guò)二進(jìn)制、十進(jìn)制計(jì)數(shù)器教學(xué)效果一般教后記學(xué)生對(duì)構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法掌握有一定的難度。復(fù)習(xí)計(jì)數(shù)器的分類；新課：一般將二進(jìn)制和十進(jìn)制以外的進(jìn)制統(tǒng)稱為任意進(jìn)制。要實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器，必須選擇使用一些集成二進(jìn)制或十進(jìn)制計(jì)數(shù)器的芯?片。一、用?74LS161?構(gòu)成任意進(jìn)制計(jì)數(shù)器設(shè)已有中規(guī)模集成計(jì)數(shù)器的模為M。需要得到一個(gè)N進(jìn)制計(jì)數(shù)器。通常有小容量法（N<M）和大容量法（N>M）兩種。1.N<M的情況采用直接清零法、預(yù)置數(shù)法、進(jìn)位輸出置最小數(shù)法來(lái)實(shí)現(xiàn)所需的任意進(jìn)制計(jì)數(shù)器。實(shí)現(xiàn)?N?進(jìn)制計(jì)數(shù)，所選用的集成計(jì)數(shù)器的模必須大于?N。a.直接清零法Ⅰ、它是利用芯片的復(fù)位端和與非門，將N所對(duì)應(yīng)的輸出二進(jìn)制代碼中等于“1”的輸出端，通過(guò)與非門反饋到集成芯片的復(fù)位端，使輸出回零。0000000100100011010001011010（過(guò)渡狀態(tài)）0000000100100011010001011010（過(guò)渡狀態(tài)）1001100001110110CTTCTPCPQ3Q2Q1Q0CRLD74LS1611CP&1（a）構(gòu)成電路直接清零法構(gòu)成十進(jìn)制計(jì)數(shù)器（b）計(jì)數(shù)過(guò)程Ⅲ、原理當(dāng)=“0”時(shí)，計(jì)數(shù)器輸出端復(fù)位清零。因=,故由“0”變?yōu)椤?”，計(jì)數(shù)器開(kāi)始對(duì)輸入CP脈沖進(jìn)行加法計(jì)數(shù)。當(dāng)?shù)?0個(gè)CP脈沖輸入時(shí)，=1010，與非門的輸入和同時(shí)為1，則與非門的輸出為“0”，即=“0”，使計(jì)數(shù)器復(fù)位清零，與非門的輸出又變?yōu)椤?”，即=“1”時(shí)，計(jì)數(shù)器又開(kāi)始重新計(jì)數(shù)。Ⅳ、存在問(wèn)題一有過(guò)渡狀態(tài)，上圖中1010為過(guò)渡狀態(tài),其出現(xiàn)時(shí)間很短暫；二可靠性問(wèn)題,因?yàn)樾盘?hào)在通過(guò)門電路或觸發(fā)器時(shí)會(huì)有時(shí)間延遲,使計(jì)數(shù)器不能可靠清零。通過(guò)這個(gè)問(wèn)題引入時(shí)序電路。b.預(yù)置數(shù)法Ⅰ、它是利用芯片的預(yù)置控制端和預(yù)置輸入端D3D2D1D0。（b）計(jì)數(shù)過(guò)程（即狀態(tài)轉(zhuǎn)換圖）00000001001000110110（b）計(jì)數(shù)過(guò)程（即狀態(tài)轉(zhuǎn)換圖）0000000100100011011001010100預(yù)置數(shù)法構(gòu)成七進(jìn)制計(jì)數(shù)器（a）構(gòu)成電路CTTCTPCPQ3Q2Q1Q0CRLD74LS1611CP&1Ⅲ、原理先令=CTP=CTT=“1”，再令預(yù)置輸入端D3D2D1D0=0000（即預(yù)置數(shù)為“0”），以此為初態(tài)進(jìn)行計(jì)數(shù)，從“0”到“6”共有七種狀態(tài)，“6”對(duì)應(yīng)的二進(jìn)制代碼為0110，將輸出端、通過(guò)與非門接至74LS161的預(yù)置控制端，電路如上圖（a）所示。若=0，當(dāng)CP脈沖上升沿到來(lái)時(shí)，計(jì)數(shù)器輸出狀態(tài)進(jìn)行同步預(yù)置，使=D3D2D1D0=0000，隨即==1，計(jì)數(shù)器又開(kāi)始隨外部輸入的CP脈沖重新計(jì)數(shù)，計(jì)數(shù)過(guò)程如上圖（b）所示。c.進(jìn)位輸出置最小數(shù)法Ⅰ、它是利用芯片的預(yù)置控制端和進(jìn)位輸出端CO，將CO端輸出經(jīng)非門送到端，令預(yù)置輸入端D3D2D1D0輸入最小數(shù)M’對(duì)應(yīng)的二進(jìn)制數(shù)，最小數(shù)M’=2-N。Ⅱ、電路及計(jì)數(shù)過(guò)程01111000100110101011011110001001101010111111111011011100（b）計(jì)數(shù)過(guò)程進(jìn)位輸出置最小數(shù)法構(gòu)成九進(jìn)制計(jì)數(shù)器（同步預(yù)置）COCPQ3Q2Q1Q0LD74LS1611（a）構(gòu)成電路0111D3D2D1D0?CTTCTP111Ⅲ、原理九進(jìn)制計(jì)數(shù)器N=9，對(duì)應(yīng)的最小數(shù)M’=2-9=7，（7）10=（0111）2，相應(yīng)的預(yù)置輸入端D3D2D1D0=0111，并且令=CTP=CTT=“1”，電路如上圖（a）所示，對(duì)應(yīng)狀態(tài)轉(zhuǎn)換圖如上圖（b）所示。2.N>M的情況Ⅰ、方法：先決定哪塊芯片為高位，哪塊芯片為低位，將低位芯片的進(jìn)位輸出端CO端與高位芯片的計(jì)數(shù)控制端CTP或CTT直接連接，外部計(jì)數(shù)脈沖同時(shí)從每片芯片的CP端輸入，再根據(jù)要求選取上述三種實(shí)現(xiàn)任意進(jìn)制的方法之一，完成對(duì)應(yīng)電路。Ⅱ、舉例：用74LS161芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器兩片74LS161的計(jì)數(shù)時(shí)鐘輸入端CP端均接同一個(gè)CP信號(hào)，利用芯片的計(jì)數(shù)控制端CTP、CTT和進(jìn)位輸出端CO，采用直接清零法實(shí)現(xiàn)二十四進(jìn)制計(jì)數(shù)，即將低位芯片的CO與高位芯片的CTP相連，將24÷16=1……8，把商作為高位輸出，余數(shù)作為低位輸出，對(duì)應(yīng)產(chǎn)生的清零信號(hào)同時(shí)送到每塊芯片的復(fù)位端，從而完成二十四進(jìn)制計(jì)數(shù)。電路如下圖所示。圖用74LS161芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器圖用74LS161芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器CPCOCPQ3Q2Q1Q0CR74LS161（高位）CTPCTTΔCPQ3Q2Q1Q0CR74LS161（低位）CTPCTTΔ111&二、用?74LS290?構(gòu)成任意進(jìn)制計(jì)數(shù)器1.構(gòu)成十進(jìn)制以內(nèi)任意計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器：CP?由?CP0?端輸入，端輸出，如下圖?（a）所?示。五進(jìn)制計(jì)數(shù)器：CP?由?CP1?端輸入，端輸出，如下圖（b）所?示。十進(jìn)制計(jì)數(shù)器（8421?碼）：和?CP1?相連，以?CP0?為計(jì)數(shù)脈沖輸入端，端輸出，如下圖（c）所?示。十進(jìn)制計(jì)數(shù)器（5421?碼）：和?CP0?相連，以?CP1?為計(jì)數(shù)脈沖輸入端，端輸出，如下圖（d）所?示。圖74LS290?構(gòu)成二進(jìn)制、五進(jìn)制和十進(jìn)制計(jì)數(shù)器圖直接清零法?74LS290?構(gòu)成的六進(jìn)制

計(jì)數(shù)器利用一片?74LS290?集成計(jì)數(shù)器芯片，可構(gòu)成從二進(jìn)制到十進(jìn)制之間任意進(jìn)制的計(jì)數(shù)器。74LS290?構(gòu)成二進(jìn)制、五進(jìn)制和十進(jìn)制計(jì)數(shù)器如上圖所示。若構(gòu)成十進(jìn)制以內(nèi)其他進(jìn)制，可以采用直接清零法。例如：?74LS290?構(gòu)成的六進(jìn)制計(jì)數(shù)器電路如右圖所示。其余進(jìn)制計(jì)數(shù)器請(qǐng)讀者自行分?析。直接清零法是利用芯片的置“0”端和與門，將?N?值所對(duì)應(yīng)的二進(jìn)制代碼中等于“1”的輸出反饋到置“0”端?R0（1）和?R0（2）來(lái)實(shí)現(xiàn)?N?進(jìn)制計(jì)數(shù)的，其計(jì)數(shù)過(guò)程中會(huì)出現(xiàn)過(guò)渡狀?態(tài)。2.構(gòu)成多位任意進(jìn)制計(jì)數(shù)器構(gòu)成計(jì)數(shù)器的進(jìn)制數(shù)與需要使用芯片的片數(shù)要相適應(yīng)。例如，用?74LS290?芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器，N=24，需要兩塊?74LS290?都連接成?8421?碼十進(jìn)制計(jì)數(shù)器，再?zèng)Q定哪塊芯片計(jì)高位（十位）（210=（00108421，哪塊芯片計(jì)低位（個(gè)位）（410=（01008421，將低位芯片的輸出端和高位芯片輸入端?CP0?相連，采用直接清零法實(shí)現(xiàn)二十四進(jìn)制計(jì)數(shù)。需要注意的是其中與門的輸出要同時(shí)送到每塊芯片的置“0”端?R0（1）、R0（2），實(shí)現(xiàn)電路如下圖所?示。圖8421BCD?碼二十四進(jìn)制計(jì)數(shù)器課題4.4寄存器課型理實(shí)一體授課班級(jí)集成電路23C1授課時(shí)數(shù)2教學(xué)目標(biāo)能分析寄存器的工作原理及應(yīng)用；2、掌握寄存器邏輯功能測(cè)試。教學(xué)重點(diǎn)寄存器的應(yīng)用教學(xué)難點(diǎn)寄存器的工作原理分析學(xué)情分析學(xué)生已學(xué)過(guò)計(jì)數(shù)器教學(xué)效果較好教后記對(duì)雙向移位寄存器的工作原理不太理解。復(fù)習(xí)1.同步計(jì)數(shù)器的特點(diǎn)；新課寄存器常用于接收、暫存、傳遞數(shù)據(jù)和指令等信息，主要由觸發(fā)器和控制門組成。一個(gè)觸發(fā)器有兩種穩(wěn)定狀態(tài)，可以存放一位二進(jìn)制數(shù)碼，存放?n?位二進(jìn)制數(shù)碼需要?n?個(gè)觸發(fā)器。寄存器按功能分為數(shù)據(jù)寄存器和移位寄存?器。一、數(shù)據(jù)寄存器數(shù)據(jù)寄存器又稱數(shù)據(jù)緩沖儲(chǔ)存器或數(shù)據(jù)鎖存器，其功能是接受、存儲(chǔ)和輸出數(shù)據(jù)。數(shù)據(jù)寄存器按其接受數(shù)據(jù)的方式又分為雙拍式和單拍式兩?種。1.?雙拍式數(shù)據(jù)寄存器（1）電路組成雙拍式4位二進(jìn)制數(shù)據(jù)寄存器的電路組成如下圖所?示。QQF3&QF3&QF3&QF3&清零接收D3D2D1D0（2）工作原理第一拍，在接收數(shù)據(jù)前，送入清零負(fù)脈沖至觸發(fā)器的置零端端，使觸發(fā)器輸出為0，完成輸出清零功能。第二拍，觸發(fā)器清零之后，當(dāng)接收脈沖為高電平“1”時(shí)，輸入數(shù)據(jù)D3D2D1D0，經(jīng)與非門送至對(duì)應(yīng)觸發(fā)器而寄存下來(lái)，在第二節(jié)拍完成接收數(shù)據(jù)任務(wù)。2.?單拍式數(shù)據(jù)寄存器（1）電路組成單拍式?4?位二進(jìn)制數(shù)據(jù)寄存器的電路組成如圖?5.20?所?示。（2）工作原理接收寄存數(shù)據(jù)只需一拍即可，無(wú)須先進(jìn)行清零，當(dāng)接收脈沖?CP?有效時(shí)，輸入數(shù)據(jù)直接存入觸發(fā)器，故稱為單拍式數(shù)據(jù)寄存?器。圖單拍式4位二進(jìn)制數(shù)據(jù)寄存器二、移位寄存器移位寄存器有單向和雙向移位寄存器之分。1.單向移位寄存器它只能將寄存的數(shù)據(jù)在相鄰位之間單方向移動(dòng)。按移動(dòng)方向分為左移移位寄存器和右移移位寄存器兩種類型。（1）右移移位寄存器電路（2）功能分析①寫相關(guān)方程式時(shí)鐘方程：CP0=CP1=CP2=CP3=CP↑驅(qū)動(dòng)方程：D0=DD1=D2=D3=②求狀態(tài)方程CP輸入數(shù)據(jù)D右移移位寄存器輸出000000111000200100311010411101將對(duì)應(yīng)的驅(qū)動(dòng)方程式分別代入D觸發(fā)器的特征方程中，進(jìn)行化簡(jiǎn)變換可得到狀態(tài)方程：=D（CP↑） =（CP↑）四位雙向移位寄存器1DF3C1≥11DF2C1≥11DF1四位雙向移位寄存器1DF3C1≥11DF2C1≥11DF1C1≥11DF0Q3Q2Q1Q0C1&&≥11移存脈沖CP右移輸入A控制M左移輸入B&&&&&&&③假定電路初態(tài)為零，而此電路輸入數(shù)據(jù)D在第一、二、三、四個(gè)CP脈時(shí)依次為?1、0、1、1，根據(jù)狀態(tài)方程可得對(duì)應(yīng)的電路輸出的變化情況，如表?5.5?所?示。沖時(shí)依次為1、0、1、1，根據(jù)狀態(tài)方程可得對(duì)應(yīng)的電路輸出的變化情況，如上表所示。時(shí)依次為?1、0、1、1，根據(jù)狀態(tài)方程可得對(duì)應(yīng)的電路輸出的變化情況如上表?所?示。④確定該時(shí)序電路的邏輯功能。由時(shí)鐘方程可知該電路是同步電路。輸出有兩種方式：數(shù)據(jù)從最右端依次輸出，稱為串行輸出；由端