數(shù)電第4版 課件 25計(jì)數(shù)器

按計(jì)數(shù)脈沖引入方式，分為異步和同步計(jì)數(shù)器按進(jìn)位制，分為二進(jìn)制、十進(jìn)制和N進(jìn)制計(jì)數(shù)器按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器1.計(jì)數(shù)器的分類(lèi)4.4計(jì)數(shù)器例：時(shí)序電路如圖所示，已知CP脈沖波形，畫(huà)出Q0~Q2的波形。CPQ1Q0Q2功能：計(jì)數(shù)、分頻、定時(shí)。0001000101100011010111110004.4.1異步二進(jìn)制計(jì)數(shù)器1.異步二進(jìn)制加法計(jì)數(shù)器的構(gòu)成規(guī)律（1）用T’觸發(fā)器構(gòu)成；（2）若觸發(fā)器要求用上升沿觸發(fā)，則應(yīng)用前級(jí)Q作為下級(jí)的CP，若觸發(fā)器要求用下降沿觸發(fā)，則應(yīng)用前級(jí)的Q作為下級(jí)的CP。4.4.1異步二進(jìn)制計(jì)數(shù)器2.異步二進(jìn)制減法計(jì)數(shù)器的構(gòu)成規(guī)律（1）用T’觸發(fā)器構(gòu)成；（2）若觸發(fā)器要求用上升沿觸發(fā)，則應(yīng)用前級(jí)Q作為下級(jí)的CP，若觸發(fā)器要求用下降沿觸發(fā)，則應(yīng)用前級(jí)的Q作為下級(jí)的CP。思考：如何用D觸發(fā)器構(gòu)成3位二進(jìn)制（8進(jìn)制）減法計(jì)數(shù)器。4.4.1異步二進(jìn)制計(jì)數(shù)器1.同步二進(jìn)制加法計(jì)數(shù)器以8進(jìn)制計(jì)數(shù)器為例，其狀態(tài)轉(zhuǎn)換規(guī)律為：Q0每來(lái)一個(gè)CP脈沖翻轉(zhuǎn)一次；Q1只有當(dāng)Q0為1時(shí)翻轉(zhuǎn)，其余保持；Q2只有當(dāng)Q1、Q0同時(shí)為1時(shí)翻轉(zhuǎn)，其余保持。T觸發(fā)器的狀態(tài)方程當(dāng)T=1時(shí)當(dāng)T=0時(shí)4.4.2同步二進(jìn)制計(jì)數(shù)器同步二進(jìn)制加法計(jì)數(shù)器的構(gòu)成規(guī)律:

（2）令T0=1，T1=Q0，T2=Q0Q1，T3=Q0Q1Q2……3位同步二進(jìn)制加計(jì)數(shù)器邏輯圖（1）用T觸發(fā)器構(gòu)成，既可上升沿觸發(fā)也可下降沿觸發(fā)；4.4.2同步二進(jìn)制計(jì)數(shù)器2.同步二進(jìn)制減法計(jì)數(shù)器構(gòu)成規(guī)律（1）用T觸發(fā)器；（2）令4.4.2同步二進(jìn)制計(jì)數(shù)器3.同步二進(jìn)制加減計(jì)數(shù)器構(gòu)成規(guī)律（1）用T觸發(fā)器；（2）令4.4.2同步二進(jìn)制計(jì)數(shù)器1.常用的集成計(jì)數(shù)器4.4.3中規(guī)模集成計(jì)數(shù)器型號(hào)時(shí)鐘計(jì)數(shù)功能清零預(yù)置數(shù)74160/162同步，↑十進(jìn)制加異/同步清零同步預(yù)置數(shù)74161/163同步，↑4位二進(jìn)制加異/同步清零同步預(yù)置數(shù)74LS190同步，↑十進(jìn)制加/減—異步預(yù)置數(shù)74LS191同步，↑4位二進(jìn)制加/減—異步預(yù)置數(shù)74LS192同步，↑十進(jìn)制加/減異步清零異步預(yù)置數(shù)74LS193同步，↑4位二進(jìn)制加/減異步清零異步預(yù)置數(shù)74161的主要功能：◆異步清零功能◆同步并行置數(shù)功能

◆同步二進(jìn)制加計(jì)數(shù)器◆保持功能4.4.3中規(guī)模集成計(jì)數(shù)器◆

所有的觸發(fā)器采用同一時(shí)鐘信號(hào)。外部CP脈沖為上升沿觸發(fā)。（1）異步清零功能◆

異步清零功能。當(dāng)RD=0時(shí)，Q3Q2Q1Q0=0000。004.4.3中規(guī)模集成計(jì)數(shù)器問(wèn)題：如何實(shí)現(xiàn)同步并行置數(shù)？如何實(shí)現(xiàn)同步計(jì)數(shù)？4.4.3中規(guī)模集成計(jì)數(shù)器用D觸發(fā)器實(shí)現(xiàn)同步并行置數(shù)；用T觸發(fā)器實(shí)現(xiàn)同步計(jì)數(shù)。問(wèn)題：如何用JK觸發(fā)器實(shí)現(xiàn)D觸發(fā)器和T觸發(fā)器？0111D01011T結(jié)論：當(dāng)LD=0時(shí)，邏輯功能為D觸發(fā)器；

當(dāng)LD=1時(shí)，邏輯功能為T(mén)觸發(fā)器。1011→1→0→1→1011111111T0≥1T1≥1T2≥1T3≥14.4.3中規(guī)模集成計(jì)數(shù)器（2）同步并行置數(shù)功能（）11110111111111T0≥1T1≥1T2≥1T3≥114.4.3中規(guī)模集成計(jì)數(shù)器（3）同步二進(jìn)制加計(jì)數(shù)器（）（4）保持功能（RD=1,LD=1時(shí)，EP

ET=0時(shí)）進(jìn)位輸出0000001111111114.4.3中規(guī)模集成計(jì)數(shù)器74161的邏輯符號(hào)74161的功能表LLLLd0

d1

d2

d3計(jì)數(shù)保持保持L××××××××HL××↑d0

d1

d2

d3HHHH↑××××HHL××××××HH×L×××××

RD

LD

ET

EP

CP

D0

D1

D2

D3

Q0

Q1

Q2Q34.4.3中規(guī)模集成計(jì)數(shù)器LLLLd0

d1

d2

d3計(jì)數(shù)保持保持L××××××××HL××↑d0

d1

d2

d3HHHH↑××××HHL××××××HH×L×××××

RD

LD

ET

EP

CP

D0

D1

D2

D3

Q0

Q1

Q2Q3應(yīng)用

××××1CP（1）實(shí)現(xiàn)同步二進(jìn)制加計(jì)數(shù)111計(jì)數(shù)輸出4.4.3中規(guī)模集成計(jì)數(shù)器計(jì)數(shù)器的VerilogHDL描述4.4.3中規(guī)模集成計(jì)數(shù)器清零rst預(yù)置數(shù)load計(jì)數(shù)使能en時(shí)鐘clk預(yù)置數(shù)據(jù)輸入d[3]d[2]d[1]d[0]計(jì)數(shù)狀態(tài)輸出q[3]q[2]q[1]q[0]進(jìn)位輸出rco0×××××××0000#10×↑d[3]d[2]d[1]d[0]d[3]d[2]d[1]d[0]#110↑××××保持#111↑××××計(jì)數(shù)#計(jì)數(shù)器的VerilogHDL描述4.4.3中規(guī)模集成計(jì)數(shù)器modulecnt16(clk,en,rst,load,d,rco,q);inputclk,en,rst,load;//時(shí)鐘，計(jì)數(shù)使能，清零，預(yù)置數(shù)input[3:0]d; //預(yù)置數(shù)據(jù)輸入端outputrco; //進(jìn)位輸出output[3:0]q; //計(jì)數(shù)狀態(tài)輸出reg[3:0]q; //數(shù)據(jù)類(lèi)型聲明計(jì)數(shù)器的VerilogHDL描述4.4.3中規(guī)模集成計(jì)數(shù)器always@(posedgeclk,negedgerst)//開(kāi)始always過(guò)程，聲明敏感信號(hào)beginif(!rst)q<=0; //實(shí)現(xiàn)異步清零elseif(!load)q<=d; //同步裝入預(yù)置數(shù)據(jù)elseif(en)q<=q+1; //加1計(jì)數(shù)elseq<=q;//輸出保持不變；endassignrco=((q==15)&&(en==1))?1:0;//產(chǎn)生進(jìn)位信號(hào)endmodule計(jì)數(shù)器的VerilogHDL描述4.4.3中規(guī)模集成計(jì)數(shù)器計(jì)數(shù)器的VerilogHDL描述4.4.3中規(guī)模集成計(jì)數(shù)器◆同步置數(shù)法◆反饋清零法4.4.4N進(jìn)制計(jì)數(shù)器例4.4-1采用“反饋清零法”實(shí)現(xiàn)同步10進(jìn)制加計(jì)數(shù)。000101000011001010011000011101100101000010010000出現(xiàn)一瞬間4.4.4N進(jìn)制計(jì)數(shù)器1010000101000011001010011000011101100101000001010000014.4.4N進(jìn)制計(jì)數(shù)器波形圖：100011000010101001101110000110010000000001004.4.4N進(jìn)制計(jì)數(shù)器例4.4-2采用“同步置數(shù)法”，用74161構(gòu)成十進(jìn)制加計(jì)數(shù)器。0000000101000011001010011000011101100101110111001011101011111110100100000思考：校驗(yàn)一下能否自啟動(dòng)4.4.4N進(jìn)制計(jì)數(shù)器思考題：畫(huà)出如圖所示計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖。4.4.4N進(jìn)制計(jì)數(shù)器1.確定計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖；“同步置數(shù)法”構(gòu)成N進(jìn)制計(jì)數(shù)器步驟：2.根據(jù)計(jì)數(shù)器的初態(tài)確定并行數(shù)據(jù)輸入端的連接；3.根據(jù)計(jì)數(shù)器的終態(tài)確定與非門(mén)輸入端的連接。思考題：利用74161實(shí)現(xiàn)初態(tài)為0100的七進(jìn)制加法計(jì)數(shù)器。4.4.4N進(jìn)制計(jì)數(shù)器例4.4-3試用兩片74161構(gòu)成100進(jìn)制計(jì)數(shù)器。11110000

方法一：先用兩片74161構(gòu)成256進(jìn)制計(jì)數(shù)器，然后再用“同步置數(shù)”法構(gòu)成100進(jìn)制計(jì)數(shù)器。4.4.4N進(jìn)制計(jì)數(shù)器11000001方法二：通過(guò)串行進(jìn)位的方法構(gòu)成256進(jìn)制計(jì)數(shù)器，再用“異步清零”法構(gòu)成100進(jìn)制計(jì)數(shù)器。4.4.4N進(jìn)制計(jì)數(shù)器方法三：當(dāng)M可分解成N1和N2