2023年計算機組成題庫

第一章

一、選擇題

1.馮?諾依曼機工作的基本方式的特點是_____O

A多指令流單數(shù)據(jù)流

B按地址訪問并順序執(zhí)行指令

C堆棧操作

D存貯器按內(nèi)容選擇地址

2.完整的計算機應涉及o

A運算器、存儲器、控制器；

B外部設備和主機；

C主機和實用程序；

D配套的硬件設備和軟件系統(tǒng)；

3.計算機硬件能直接執(zhí)行的只有____o

A.符號語言B機器語言C匯編語言D機器語言和匯編語言

第三章

一、選擇題

1.系統(tǒng)總線中控制線的功能是o

A提供主存、I/O接口設備的控制信號和響應信號

B提供數(shù)據(jù)信息

C提供時序信號

D提供主存、I/O接口設備的響應信號

2.系統(tǒng)總線地址的功能是。

A選擇主存單元地址；

B選擇進行信息傳瑜的設備；

C選擇外存地址；

D指定主存和I/。設備接口電路的地址；

3.同步傳輸之所以比異步傳輸具有較高的傳輸頻密是由于同步傳輸o

A不需要應答信號；

B總線長度較短；

C用一個公共時鐘信號進行同步；

D各部件存取時間較為接近；

4.采用串行接口進行七位ASCH碼傳送，帶有一位奇偶校驗位為1位起始位和

1位停止位，當波特率為9600波特時，字符傳送速率為o

A.960B.873C.1371D.480

5.在32位總線系統(tǒng)中，若時鐘頻率為500MHZ,傳送一個32位字需要5個時鐘

周期，則該總線系統(tǒng)的數(shù)據(jù)傳輸速率為MB/So

A200B400C600D800

二、填空題

1.在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為A.。就其

所傳送信息的性質(zhì)而言，在公共通路上傳送的信息涉及數(shù)據(jù)、B.、C.

信息。

2.總線控制重要涉及控制和控制。

第四章

I.計算機系統(tǒng)中的存貯器系統(tǒng)是指O

ARAM存貯器

BROM存貯器

C主存貯器

Dcache＞主存貯器和外存貯器

2.存儲單元是指o

A存放一個二進制信息位的存貯元B存放一個機器字的所有存貯元集合

C存放一個字節(jié)的所有存貯元集合D存放兩個字節(jié)的所有存貯元集合；

3.某一RAM芯片，其容量為512X8位，涉及電源和接地端，該芯片引出線的

最小數(shù)目應是______O

A23B25C50D19

4.某SRAM芯片，存儲容量為64Kxi6位，該芯片的地址線和數(shù)據(jù)線數(shù)目為

A64,16B16,64C64,8D16,16。

5.某計算機字長32位，其存儲容量為4MB,若按半字編址，它的尋址范圍是

A4MBB2MBC2MD1M

6.某計算機字長32位,其存儲容量為4MB,若按字編址，它的尋址范II是

A.IMB.4MBC.4MD.1MB

7.某計算機字長16位，它的存貯容量是64KB,若按字編址，那么它的尋址范

圍是______

A.64KB.32KC.64KBD.32KB

8.主存儲器是計算機系統(tǒng)的記憶設備，它重要用來。

A存放數(shù)據(jù)B存放程序C存放數(shù)據(jù)和程序D存放微程序

9.微型計算機系統(tǒng)中，操作系統(tǒng)保存在硬盤上，其主存儲器應當采用____o

ARAMBROMCRAM和ROMDCCP

10.某SRAM芯片，其容量為512X8位，涉及電源端和接地端，該芯片引出線

的最小數(shù)目應為O

A23B25C5()D19

11.EPROM是指_____o

A.讀寫存儲器B.只讀存儲器

C.閃速存儲器D.光擦除可編程只讀存儲器

12.以下四種類型的半導體存儲器中，以傳輸同樣多的字為比較條件，則讀出數(shù)

據(jù)傳輸率最高的是。

ADRAMBSRAMC閃速存儲器DEPROM

13.下面常見的只讀存儲器中，只能有生產(chǎn)廠家在生產(chǎn)芯片的過程中寫入,

用戶無法修改。

A.只讀ROMB.PROMC.EPROMDEEPROM

14.動態(tài)RAM是指.o

A工作時存儲內(nèi)容變化B工作中需動態(tài)地改變訪問地址

C每隔一定期間要對存儲內(nèi)容進行刷新D每次讀出后都需要根據(jù)原內(nèi)容重

寫一遍

14.交叉存貯器實質(zhì)上是一種存貯器，它能執(zhí)行獨立的讀寫

操作。

A模塊式，并行，多個B模塊式串行，多個

C整體式，并行，一個D整體式，串行，多個

15.主存貯器和CPU之間增長cache的目的是。

A解決CPU和主存之間的速度匹配問題

B擴大主存貯器容量

C擴大CPU中通用寄存器的數(shù)量

D既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量

16.cache用于存放主存數(shù)據(jù)的部分拷貝，主存單元地址與cache單元地址之間的

轉換工作由完畢。

A硬件B軟件C用戶D程序員

17.相朕存貯器是按進行尋址的存貯器。

A地址方式B堆棧方式C內(nèi)容指定方式D地址方式與堆棧方式

18.多總線結構的計算機系統(tǒng)，采用A方法，對提高系統(tǒng)的吞吐率最有效。

A多端口存貯器B提高主存的速度；

C交叉編址多模塊存貯器；D高速緩沖存貯器

19.cache存儲器的內(nèi)容應當與主存儲器的相應單元內(nèi)容。

A保持一致B可以不一致C無關D有關

2O.cache存儲器的速度應當比從主存儲器取數(shù)的速度。

A快B稍快C相同D慢

21cache存儲器的內(nèi)容是調(diào)入的。

A操作系統(tǒng)B執(zhí)行程序時逐步C指令系統(tǒng)設立的專用指令D軟件

22.采用虛擬存貯器的直要目的是o

A提高主存貯器的存取速度；

B擴大主存貯器的存貯空間，并能進行自動管理和調(diào)度；

C提高外存貯器的存取速度；

D擴大外存貯器的存貯空間；

23.常用的虛擬存儲系統(tǒng)由____兩級存儲器組成，其中輔存是大容量的磁表面

存儲器。

A.cache—主存B.主存一輔存C.cache—輔存D.通用寄存器一主存

24.虛擬存儲器的邏輯地址位數(shù)比物理地址___o

A多B少C相等D不一定

二、填空題：

1.對存儲器的規(guī)定是A.,B.,C.o為了解決這三方面的矛

盾計算機采用多級存儲體系結構。

2.主存儲器是計算機系統(tǒng)中的記憶設備，它重要用來存放o

3.相聯(lián)存儲器不按地址而是按A.訪問的存儲器，在cache中用來存放B.

，在虛擬存儲器中用來存放C.0

4.Cache是一種A.存儲器，是為了解決CPU和主存之間B.不匹配

而采用的一項重要硬件技術。

第5章輸入輸出系統(tǒng)

一選擇題

1.微型機系統(tǒng)中，主機和高速硬盤進行數(shù)據(jù)互換一般采用方式。

A.程序查詢B.程序中斷C.DMA

2.主機與設備傳送數(shù)據(jù)時，采用,主機與設備是串行工作。

A.程序查詢方式B.中斷方式C.DMA方式

3.主機與I/O設備傳送數(shù)據(jù)時，采用,CPU的效率最高。

A.程序查詢方式B.中斷方式C.DMA方式

4.中斷發(fā)生時，程序計數(shù)器內(nèi)容的保護和更新，是由完畢的。

A.硬件自動B.進棧指令和轉移指令C.訪存指令

5.中斷向量地址是。

A.子程序入口地址B中斷服務程序入口地址C中斷服務程序入口地

址的地址

6.采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)要占用的時間。

A.一個指令周期B一個機器周期C一個存儲周期

7.I/O編址方式通?？煞纸y(tǒng)一編址和不統(tǒng)一編址，o

A統(tǒng)一編址就是將I/O地址看做是存儲器地址的一部分，可用專門的I/O指令對

設備進行訪問

B不統(tǒng)一編址是指I/O地址和存儲器地址是分開的，所有對I/O訪問必須有專門

的I/O指令

C統(tǒng)一編址是指I/O地址和存儲器地址是分開的，所以可用訪存指令實現(xiàn)CPU

對設備的訪問

8.計算機的外部設備是指。

A磁盤機B輸入輸出設備C電源及空調(diào)設備

9.I/O采用統(tǒng)一編址時，進行輸入輸出操作的指令是。

A控制指令B訪存指令C輸入輸出指令

10.I/O采用不統(tǒng)一編力二時，進行輸入輸出操作的指令是。

A控制指令B訪存指令C輸入輸出指令

11.中斷服務程序的最后一條指令是o

A轉移指令B出棧指令C中斷返回指令

12DMA方式的接口電路中有程序中斷部件，其作用是o

A實現(xiàn)數(shù)據(jù)傳送B向CPU提出總線使用權C向CPU提出傳輸結束

13.鍵盤、鼠標、顯示器、打印機屬于設備。

A機一機通信B計算機信息存儲C人機交互

二.填空題

1.1/0接口電路通常具有、、和功能。

2.I/O的編址方式可分為和兩大類，前者需有獨立的I/O指令,

后者可通過指令和設備互換信息。

3.1/0和CPU之間不管是采用串行傳送還是并行傳送，它們之間的聯(lián)絡方式（定

期方式）可分為、、三種。

4.一次中斷解決過程大體可分為、、、和等

五個階段。

5.在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，

它們是、和o

6.單重中斷的中斷服務程序的執(zhí)行順序為、、、和

中斷返回。

7.多重中斷的中斷服務程序的執(zhí)行順序為、、、和

中斷返回。

8I/O與主機互換信息的方式中，方式設備與CPU串行工作，并且傳送

與主程序串行工作；方式傳送與主程序也是串行工作，但設備與CPU并

行工作，方式設備與CPU不僅并行工作，并且傳送與主程序也是并行工

作的。

第6章計算機的運算方法

一.選擇題

1.設存儲器位數(shù)為8位，機器數(shù)采用補碼形式(含1位符號位)。相應于十進制

數(shù)?27,寄存器內(nèi)容為o

A27HB9BHCE5H

2.對真值0表達形式唯一的機器數(shù)是。

A原碼B.補碼和移碼C反碼D以上都不對

3.某機字長8位，采用補碼形式(其中1位為符號位)，則機器數(shù)所能表達的范

圍是o

A?127~+127B?I28~+128C?128~+127

4.16位長的浮點數(shù)，其中階碼7位(含1位階符)，尾數(shù)9位(含1位數(shù)符)，

當浮點數(shù)采用原碼表達時，所能表達的數(shù)的范圍是；當采用補碼表達時,

所能表達的數(shù)的范圍是。

A-264-264(1-24)B-263-263(1-2-8)C-263-263(1-2-9)D-263(1-2-8)-263(1-2-8)

5.［x］補=1.000…0,它代表的真值是o

A-0B-lC+I

6.設［X］原=1.X|X2X3X4,當滿足下列時，X>-；成立。

AXI必為0,X2~X4至少有一個為1

BXI必為0,X2~X4任意

CXI必為1,X2~X4任意

7.設x為整數(shù)，［x］反=1,1111,相應的真值是o

A-15B-lC-0

8.在整數(shù)定點機中，機器數(shù)采用補碼，雙符號位，若它的十六進制表達為COH,

則它相應的真值是o

A-1B+3C-64

9.若9BH表達移碼(含1位符號位)，其相應的十進制數(shù)是o

A27B-27C-101D101

10.設寄存器內(nèi)容為10000000,若它等于0，則為。

A原碼B補碼C反碼D移碼

11.大部分計算機內(nèi)的減法是用實現(xiàn)。

A將被減數(shù)加到減數(shù)中B從被減數(shù)中減去減數(shù)

C補數(shù)的相加D從減數(shù)中減去被減數(shù)

12.在浮點機中，判斷原碼規(guī)格化形式的原則是o

A尾數(shù)的符號位與第一數(shù)位不同B尾數(shù)的第一數(shù)位為1,數(shù)符任意

C尾數(shù)的符號位與第一數(shù)位相同D階符與數(shù)符不同

13.在浮點機中，判斷補碼規(guī)格化形式的原則是。

A尾數(shù)的第一數(shù)位為1,數(shù)符任意B尾數(shù)的符號位與第一數(shù)位相同

C尾數(shù)的符號位與第一數(shù)位不同D階符與數(shù)符不同

14.設機器數(shù)字長8位（含1位符號位），若機器數(shù)BAH為原碼，則算術左移一

位得,算術右移一位得o

AF4H;EDHBB4H;6DHCF4H;9DHDB5H;EDH

15.運算器由許多部件組成，其核心部分是o

A數(shù)據(jù)總線B算術邏輯運算單元C累加寄存器D多路開關

16.設機器數(shù)字長為16位（含-1位符號位），若用補碼表達定點小數(shù)，則最大正

數(shù)為0

A1-215B1-2,5C2,5-lD215

17.計算機中表達地址時，采用o

A原碼B補碼C反碼D無符號數(shù)

18.浮點數(shù)的表達范圍和精度取決于o

A階碼的位數(shù)和尾數(shù)的機器數(shù)形式B階碼的機器數(shù)形式和尾數(shù)的位數(shù)

C階碼的位數(shù)和尾數(shù)的位數(shù)D階碼的機器數(shù)形式和尾數(shù)的機器數(shù)形式

19.在運算器中不包含。

A狀態(tài)寄存器B數(shù)據(jù)總線CALUD地址寄存器

20.在定點補碼運算器中，若采用雙符號位，當時表達結果溢出。

A雙符號位相同B雙符號位不同C兩個正數(shù)相加D兩個負數(shù)相加

21.在浮點數(shù)加減法的對階過程中，o

A將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊

B將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊

C將較大的階碼向較小的階碼看齊

D將較小的階碼向較大的階碼看齊

22.在浮點數(shù)中，當數(shù)的絕對值太大，以至于超過所能表達的數(shù)據(jù)時，稱為浮點

數(shù)的0

A正上溢B上溢C正溢D正下溢

二.填空題

1.機器數(shù)為補碼，字長16位（含1位符號位），用十六進制寫出相應于整數(shù)定

點機的最大正數(shù)補碼是,最小負數(shù)補碼是o

2.某整數(shù)定點機，字長8位（含1位符號位），當機器數(shù)分別采用原碼、補碼、

反碼及無符號數(shù)時，其相應的真值范圍分別為—、—、—、和—（均用

十進制表達）。

3.在整數(shù)定點機中，采用1位符號位，若寄存器內(nèi)容為1000（）（）00,當它分別表

達為原碼、補碼、反碼及無符號數(shù)時，其相應的真值范圍分別為一、一、一、

和—（均用十進制表達）。

4.采用浮點表達時，若尾數(shù)為規(guī)格化形式，則浮點數(shù)的表達范圍取決于—的

位數(shù)，精度取決于—的位數(shù)，—擬定浮點數(shù)的正負。

5.一個浮點數(shù)，當其尾數(shù)右移時，欲使其值不變，階碼必須o尾數(shù)右移一

位，階碼―o

6.若［x］反=1.01（）1（）11,則［-x］產(chǎn)o

7.最少需用一位二進制數(shù)就能表達任一四位長的十進制無符號整數(shù)。

8.正數(shù)原碼算術移位時,一位不變，空位補—o負數(shù)原碼算術移位時,一位

不變，空位補O

9.正數(shù)補碼算術移位時,一位不變，空位補—o負數(shù)補碼算術左移時,一位

不變，低位補—o負數(shù)補碼算術右移時，一位不變，高位補—。

10.正數(shù)原碼左移時，一位不變，高位丟1,結果—,右移時低位丟—，

結果引起誤差。負數(shù)原碼左移時，一位不變，高位丟1,結果—，右移時低

位丟—，結果對的。

11.在補碼一位乘法中，設［x］訃為被乘數(shù)，［yh卜為乘數(shù)，若ynyn+i（yn+i為低位）=00,

應執(zhí)行操作，若ynyn+l=01,應執(zhí)行操作，若ynyn+l=10,應執(zhí)行操

作，若ynyn+.11,應執(zhí)行—操作。若機器數(shù)字長為16位（不涉及符號位），

則補碼乘法需做一次—操作，最多需做—'次—操作。

第七章指令系統(tǒng)（重點7.3）

一、選擇題

1.指令系統(tǒng)采用不同尋找方式的目的是.

A、減少指令譯碼難度B、縮短指令字長，擴大尋址空間，提高編程靈活性

C、實現(xiàn)程序的控制D、提高訪存速度

2.零地址運算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自o

A、立即數(shù)和棧頂B、暫存器

C、棧頂和次棧頂D、內(nèi)存

3.i地址指令中，為完畢兩個數(shù)的算術運算，除地址譯碼指明的一個操作數(shù)外，另一個數(shù)

常采用。

A、堆棧尋址方式B、立即尋址方式

C、隱含尋址方式D、直接尋址方式

4.二地址指令中，操作數(shù)的物理位置可安排在。

A、兩個內(nèi)存單元B、兩個寄存器

C、一個主存單元和一個寄存器D、棧頂和次棧頂

5.操作數(shù)在寄存器中的尋址方式中，操作數(shù)在。

A、直接B、寄存器直接

C＞寄存器間接D、立即尋址

6.寄存器間接尋址方式中，操作數(shù)在中。

A、通用寄存器B、堆棧

C、主存單元D、指令中

7.變址尋址方式中，操作數(shù)的有效地址是o

A、基址寄存器內(nèi)容加上形式地址（位移量）B、程序計數(shù)器內(nèi)容加上形式地址

C、變址寄存器內(nèi)容加上形式地址

8.基址尋址方式中，操作數(shù)的有效地址是。

A、基址寄存器內(nèi)容加上形式地址（位移量）B、程序計數(shù)器內(nèi)容加上形式地址

C、變址寄存器內(nèi)容加上形式地址

9.采用基址尋址可擴大尋址方位，且o

A.基址寄存器內(nèi)容由操作系統(tǒng)擬定，在程序執(zhí)行過程不可變

B.基址寄存器內(nèi)容由操作系統(tǒng)擬定，在程序執(zhí)行過程可變

C.基址寄存器內(nèi)容由用戶擬定，在程序執(zhí)行過程不可變

D.基址寄存器內(nèi)容由用戶擬定，在程序執(zhí)行過程可變

10.采用變址尋址可擴人尋址范圍，且。

A.變址寄存器內(nèi)容由操作系統(tǒng)擬定，在程序執(zhí)行過程不可變

B.變址寄存器內(nèi)容由操作系統(tǒng)擬定，在程序執(zhí)行過程可變

C.變址寄存器內(nèi)容由用戶擬定，在程序執(zhí)行過程不可變

D.變址寄存器內(nèi)容由用戶擬定，在程序執(zhí)行過程可變

11.變址尋址和基址尋址的有效地址形成方式相似，但是.

A、變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的

B、在程序執(zhí)行過程中，變址寄存器、基址寄存器和內(nèi)容都是可變的

C、在程序執(zhí)行過程中，些址寄存器的內(nèi)容不可變，變址寄存滯中的內(nèi)容可變

D、

12.堆棧尋址方式中，設A為累加器，SP為堆棧指示器，M（SP）為SP指示的棧頂單元,

假如進棧操作的動作順序為(A)(SP),(SP)-l一SP,那么出棧操作的動作順序應為

A、M(SP)fA,(SP)+1->SPB、(SP)+1-*SP,M(SP)-*A

C、(SP)-1-SP,M(SP)-A

14.程序控制類指令的功能是0

A.進行算術運算和邏輯運算B.進行主存與CPU之間的數(shù)據(jù)傳送

C.進行CPU和I/O設備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序

15.設相對尋址的轉移指令占兩個字節(jié)，第一字節(jié)是操作碼，第二字節(jié)是相對位移量(可正

可負)，則轉移的地址范圍是。

A、255B、256C、254

16、直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快到慢的順序是o

A、直接、立即、間接B、直接、間接、立即

C、立即、直接、間接

17、設機器字長為16位，存儲器按字編址，對于單字長指令而言，讀取該指令后，PC值自

動加o

A、1B、2C、4

18、設計器字長為16位，存儲器按字節(jié)編址，CPU讀取一個單字長指令后，PC值自動加

A、1B、2C、4

19、設機器字長為16位，存儲器按字節(jié)編址，設PC當前值為1000H,當讀取一條雙字長

指令后，PC值為.

A、1000HB、1002HC、1004H

20.在一地址指令中，下列是對的的.

A、僅有一個操作數(shù)，其地址由指令地址碼提供B、也許有一個操作數(shù)，也也許有兩個操作

數(shù)C、一定有兩個操作數(shù)，此外一個是隱含的

21(多選擇)下列尋址方式中，能反映RISC的特性。

A、豐富的尋址方式B、指令采用流水方式C、控制器采用微程序設計

D、只有LOAD/STORE指令訪問存儲器E、難以用優(yōu)化編譯生成高效的目的代碼

F、配置了多個通用寄存器

22、下列敘述中，能反映CISC的特性(多選)。

A、豐富的尋址方式B、控制器采用組合邏輯C、指令字長固定D、各種指令都可以訪

存E、大多數(shù)指令需要多個時鐘周期才干執(zhí)行完畢F、只有LOAD/STORE指令可以訪存

G、采用優(yōu)化編譯技術

二、填空題

1、立即尋址的指令其地址字段指出的不是,而是。

2、設D為指令字中的形式地址，D=FCH,(D)=4()172,假如采用直接尋址法女歌手，有效地址

為o參與運算的操作數(shù)是o假如采用立即尋址，參與操作的操作

數(shù)是o

3、RISC的中文含義是。CISC的中文含義是o

4.寄存器和寄存器間接尋址時，指令地址碼部分出現(xiàn)的為。

第八、九、十章

一、選擇題

1.在CPU中跟蹤指令后繼地址的寄存器是o

A主存地址寄存器B程序計數(shù)器C指令寄存器D狀態(tài)條件寄存器

2.以下關于CPU的敘述，錯誤的是o

ACPU產(chǎn)生每條指令的操作信號并將操作信號送往相應的部件進行控制

BPC除了存放指令地址，也可以臨時存儲算術/邏輯運算結果

CCPU中的控制器決定計算機運營過程的自動化

D指令譯碼器是CPU控制器中的部件

3.在取指令操作完畢之后，PC中存放的是____o

A下一條實際執(zhí)行的指令地址B當前指令地址

C下一條順序執(zhí)行的指令地址

D對于微程序控制的計算機，存放的是該條指令的微程序入口地址

4.指令周期是指_____o

ACPU從主存取出一條指令的時間；BCPU執(zhí)行一條指令的時間；

CCPU從主存取出一條指令加上CPU執(zhí)行這條指令的時間；

D時鐘周期時間

5.下列說法對的的是____o

A指令周期等于機器周期B指令周期小于機潛周期

C指令周期大于等于機器周期D指令周期是機器周期的兩倍

6.操作控制器的功能是o

A.產(chǎn)生時序信號B.從主存取出一條指令C.完畢指令操作的譯碼

D.從主存取出指令，完畢指令操作碼譯碼，并產(chǎn)生有關的操作控制信號，以解釋

執(zhí)行該指令

7.以下敘述中對的描述的句子是：o

A同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作

B同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作

C同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作

D同一個CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作

8.微程序控制器中，機器指令與微指令的關系是____o

A.每一條機器指令由一條微指令來執(zhí)行

B.每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行

C.每一條機器指令組成的程序可由一條微指令來執(zhí)行

D.一條微指令由若干條機器指令組成

9.微程序控制器速度比硬布線控制器速度慢，重要是由于o

A.增長了從磁盤存儲器讀取微指令的時間

B.增長了從主存儲器讀取微指令的時間

C.增長了從指令寄存器讀取微指令的時間

D.增長了從控制存儲器讀取微指令的時間

10.存放微指令的控制存儲器從屬o

A輔助存儲器B高速緩存C主存儲器DCPU

11.流水CPU是由一系列叫做“段”的解決線路所組成，和具有m個并行部件

的CPU相比，一個m