計(jì)算機(jī)組成原理考研試卷及答案(四)

計(jì)算機(jī)組成原理考研試卷（四）及答案

一、選擇題（共20分,每題1分）

1.一條指令中包含的信息有o

A.操作碼、控制碼；

B.操作碼、向量地址；

C.操作碼、地址碼。

2.在各種異步通信方式中，速度最快。

A.全互鎖；

B.半互鎖；

C.不互鎖。

3.一個(gè)512KB的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是o

A.I7;

B.19;

C.27o

4.在下列因素中，與Cache的命中率無關(guān)的是。

A.Cache塊的大??；

B.Cache的容量;

C.主存的存取時(shí)間。

5.在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從0開始，則。

A.設(shè)備號(hào)小的優(yōu)先級(jí)高；

B.每個(gè)設(shè)備使用總線的機(jī)會(huì)相等；

C.設(shè)備號(hào)大的優(yōu)先級(jí)高。

6.Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱

作。

A.直接映象；

B.全相聯(lián)映象；

C.組相聯(lián)映象。

7.中斷服務(wù)程序的最后一條指令是o

A.轉(zhuǎn)移指令；

B.出棧指令；

C.中斷返回指令。

8.微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制（編碼）方式是

A.字段直接編碼；

B.直接編碼；

C.混合編碼。

9.在取指令操作之后，程序計(jì)數(shù)器中存放的是

A.當(dāng)前指令的地址；

B.程序中指令的數(shù)量；

C.下一條指令的地址。

10.以下敘述中是正確的。

A.RISC機(jī)一定采用流水技術(shù)；

B.采用流水技術(shù)的機(jī)器一定是RISC機(jī)；

C.CISC機(jī)一定不采用流水技術(shù)。

11.在一地址格式的指令中，下列是正確的。

A.僅有一個(gè)操作數(shù)，其地址由指令的地址碼提供；

B.可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)；

C.一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的。

12.在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是

A.尾數(shù)的符號(hào)位與第一數(shù)位不同；

B.尾數(shù)的第一數(shù)位為1,數(shù)符任意；

C.尾數(shù)的符號(hào)位與第一數(shù)位相同；

D.階符與數(shù)符不同。

13.1/0采用不統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是—

A.控制指令;

B.訪存指令；

C.輸入輸出指令。

14.設(shè)機(jī)器字長為64位，存儲(chǔ)容量為128MB,若按字編址，它的尋址范圍是

A.16MB;

B.16M;

C.32M。

15.尋址便于處理數(shù)組問題。

A.間接尋址；

B.變址尋址；

C.相對(duì)尋址。

16.超標(biāo)量技術(shù)是o

A.縮短原來流水線的處埋器周期；

B.在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；

C.把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令。

17.以下敘述中是錯(cuò)誤的。

A.取指令操作是控制器固有的功能，不需要在操作碼控制下完成；

B.所有指令的取指令操作都是相同的;

C.在指令長度相同的情況下，所有指令的取指操作都是相同的。

18.1/0與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是。

A.CPU與設(shè)備串行工作，傳送與主程序串行工作；

B.CPU與設(shè)備并行工作，傳送與主程序串行工作；

C.CPU與設(shè)備并行工作，傳送與主程序并行工作。

19.設(shè)寄存器內(nèi)容為11111111,若它等于+127,則為。

A.原碼;

B.補(bǔ)碼;

C.反碼；

D.移碼。

20.設(shè)機(jī)器數(shù)采用補(bǔ)碼形式（含1位符號(hào)位），若寄存器內(nèi)容為9BH,則對(duì)應(yīng)的十進(jìn)制數(shù)

為o

A.-27;

B.-97;

C.-101;

D.155。

二、填空題（共20分,每空1分）

1.DMA的數(shù)據(jù)塊傳送可分為A、B和C階段。

2.設(shè)n=16（不包括符號(hào)位），機(jī)器完成一次加和移位各需100ns,則原碼一位乘最多需

Ans,補(bǔ)碼Booth算法最多需Bns。

3.設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2個(gè)字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補(bǔ)碼

表示），每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（pc）+1-pc。設(shè)當(dāng)前指令地址為

3OO8H,要求轉(zhuǎn)移到300FH,則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為A。若當(dāng)前指令地

址為300FH,要求轉(zhuǎn)移到3004H,則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為B。

4.設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），用補(bǔ)碼

規(guī)格化表示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為A,真值為B（十進(jìn)制表示）;

對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)形式為C,真值為D（十進(jìn)制表示）。

5.1/0的編址方式可分為A和B兩大類，前者需有獨(dú)立的I/O指令，

后者可通過C指令和設(shè)備交換信息。

6.動(dòng)態(tài)RAM靠A的原理存儲(chǔ)信息，因此一般在B時(shí)間內(nèi)必須刷新一

次，刷新與C址有關(guān)，該地址由D給出。

7.在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè)A,若某機(jī)有35條機(jī)器指令，

通?？蓪?duì)應(yīng)B。

三、解釋下列概念（共10分,每題2分）

1.CMAR

2.總線

3.指令流水

4.單重分組跳躍進(jìn)位

5.尋址方式

四、計(jì)算題（6分）

設(shè)某機(jī)主頻為8MHz,每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)

器周期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均

含4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少

MIPS?

五、簡答題（共20分）

1.CPU包括哪幾個(gè)工作周期?每個(gè)工作周期的作用是什么。（4分）

2.什么是指令周期、機(jī)器周期和時(shí)鐘周期?三者有何關(guān)系？（6分）

3.某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,Ll,L2,L3,L4,現(xiàn)要求優(yōu)

先順序改為L3,L2,L4,L1,LO,寫出各中斷源的屏蔽字。（5分）

屏蔽字

中斷源

01234

L0

L1

L2

L3

L4

4.某機(jī)主存容量為4Mxi6位，且存儲(chǔ)字長等于指令字長，若該機(jī)的指令系統(tǒng)具備56種操

作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、變址五種尋址方式。（5分）

（1）畫出一地址指令格式并指出各字段的作用；

（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；

⑶一次間址的尋址范圍（十進(jìn)制表示）;

（4）相對(duì)尋址的位移量（十進(jìn)制表示）。

六、問答題（共15分）

1.按序?qū)懗鐾瓿梢粭l加法指令A(yù)DDa（a為主存地址）兩種控制器所發(fā)出的微操作命令及

節(jié)拍安排。（8分）

2.假設(shè)磁盤采用DMA方式與主機(jī)交換信息，其傳輸速率為2MB/S,而且DMA的預(yù)處理需

1000個(gè)時(shí)鐘周期，DMA完成傳送后處理中斷需500個(gè)時(shí)鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長

度為4KB,試問在硬盤工作時(shí)，50MHz的處理器需用多少時(shí)間比率進(jìn)行DMA輔助操作（預(yù)

處理和后處理）。（7分）（輸入輸出4）

七、設(shè)計(jì)題（10分）

設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用面作訪存控制信號(hào)（低電平有效），用

而作讀寫控制信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列芯片及各種門電路（門電路自定）,

如圖所示。

RAM:IK4位

ROM:2K8位'為挖制端

2K8位

8K8位

8K8位C.RA為變量控制端

32K8位

16Kl位

f……匕為輸出端

4K4位

畫出CPU與存儲(chǔ)器的連接圖，要求:

（1）存儲(chǔ)芯片地址空間分配為：0—2047為系統(tǒng)程序區(qū);2048?8191為用戶程序區(qū)。

(2)指出選用的存儲(chǔ)芯片類型及數(shù)量;

（3）詳細(xì)畫出片選邏輯。

一、選擇題（共20分,每題1分）

l.C2.C3.C4.C5.A6.B7.C

8.B9.C1O.All.B12.B13.CI4.B

15.B16.B17.B18.B19.D20.C

二、填空題（共20分,每空1分）

I.A.預(yù)處理B.數(shù)據(jù)傳送C.后處理

2.A.3200B.33OO

3.A.05HB.F3H

........1（23個(gè)1）

B.2%（1-2號(hào)

C.0,0000000;1.01.......1（22個(gè)1）

D.x（2"+2勺

5.A.不統(tǒng)一編址B.統(tǒng)一編址C.訪存

6.A.電容存儲(chǔ)電荷B.2mse.行D.刷新地址計(jì)數(shù)器

7.A.微程序B.38個(gè)微程序。

三、名詞解釋（20分）

1.答：CMAR控制存儲(chǔ)器地址寄存器，用于存放微指令的地址，當(dāng)采用增量計(jì)數(shù)器法

形成后繼微指令地址時(shí)，CMAR有計(jì)數(shù)功能。

2.答：總線是連接多個(gè)部件（模塊）的信息傳輸線，是各部件共享的傳輸介質(zhì)。

3.答：指令流水就是改變各條指令按順序串行執(zhí)行的規(guī)則，使機(jī)器在執(zhí)行上一條指令的

同時(shí)，取出下一條指令，即上一條指令的執(zhí)行周期和下一條指令的取指周期同時(shí)進(jìn)行。

4.答：n位全加器分成若干小組，小組內(nèi)的進(jìn)位同時(shí)產(chǎn)生，小組與小組之間采用串行進(jìn)

位。

5.答：是指確定本條指令的數(shù)據(jù)地址，以及下一條將要執(zhí)行的指令地址的方法。

四、計(jì)算題（共5分）

答：根據(jù)主頻為8MHz,得時(shí)鐘周期為1/8=0.1254,機(jī)器周期為0.125x2=0.25圈,

指令周期為025x2.5=0.625圈。（2分）

⑴平均指令執(zhí)行速度為1/0.625=1.6MIPS。（1分）

（2）若機(jī)器主頻不變，機(jī)器周期含4個(gè)時(shí)鐘周期，每條指令平均含5個(gè)機(jī)器周期，則指

令周期為0.125x4x5=2.5?s,故平均指令執(zhí)行速度為1/2.5=0.4MIPS。（2分）

五、簡答題（共20分）

1.（4分）答：取指周期是為了我指令（I分）

間址周期是為了取有效地址（1分）

執(zhí)行周期是為了取操作數(shù)（1分）

中斷周期是為了保存程序斷點(diǎn)（1分）

2.（6分）答：指令周期是CPU取出并執(zhí)行一條指令所需的全部時(shí)間，即完成一條指令

的時(shí)間。（1分）

機(jī)器周期是所有指令執(zhí)行過程中的一個(gè)基準(zhǔn)時(shí)間，通常以存取周期作為機(jī)器周期。（1

分）

時(shí)鐘周期是機(jī)器主頻的倒數(shù)，也可稱為節(jié)拍，它是控制計(jì)算機(jī)操咋的最小單位時(shí)間。（I

分）

一個(gè)指令周期包含若干個(gè)機(jī)潛周期，一個(gè)機(jī)器周期又包含若干個(gè)時(shí)鐘周期，每個(gè)指令周

期內(nèi)的機(jī)器周期數(shù)可以不等，每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期數(shù)也可以不等。（3分）

3.（5分）答：（每寫對(duì)一個(gè)屏蔽字1分）

設(shè)屏蔽位為力”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：

屏蔽字

中斷源

01234

L010000

L111000

L211101

L311111

L411001

4.（5分）答：

（1）一地址指令格式為（1分）

OPMA

OP操作碼字段，共6位，可反映56種操作；M尋址方式特征字段，共3位，可反

映5種尋址方式；A形式地址字段，共16-6-3=7位（1分）

（2）直接尋址的最大范圍為2=128（1分）

2,6=65536(1分)

（3）由于存儲(chǔ)字長為16位，故一次間址的尋址范圍為

（4）相對(duì)尋址的位移量為-64~+63（1分）

六、問答題（共15分）

1.（8分）組合邏輯控制器完成ADDa指令的微操作命令及節(jié)拍安排為:

取指周期（2分）

TOPJMAR,JR

T1M(MAR)—>MDR,(PC)+1-PC

T2MDR-IR,OP(IR)->ID

執(zhí)行周期（2分）

TOAd(IR)->MAR,1->R(即a—MAR)

TIM(MAR)一MDR

T2（ACC）+（MDR）一ACC

微程序控制器完成ADDa指令的微操作命令及節(jié)拍安排為:

取指周期（2分）

TOPCTMAR,JR

T1Ad(CMDR)->CMAR

T2M(MAR)TMDR,(PC)+1->PC

T3Ad(CMDR)->CMAR

T4MDRfR

T5OP(IR)一微地址形成部件一CMAR

執(zhí)行周期(2分)

TOAd(IR)->MAR,1->R(即a—MAR)

TlAd(CMDR)-CMAR

T2M(MAR)TMDR

T3Ad(CMDR)-CMAR

T4(ACC)+(MDR)->ACC

T5Ad(CMDR)-CMAR

2.(7分)DMA傳送過程包括預(yù)處埋、數(shù)據(jù)傳送和后處埋二個(gè)階段。傳送4KB的數(shù)據(jù)長度