實(shí)驗(yàn)-用JK觸發(fā)器模擬197和194

實(shí)驗(yàn)報(bào)告SUNYAT-SENUNIVERSITY院（系）信息科學(xué)與技術(shù)學(xué)院學(xué)號(hào)審批專業(yè)計(jì)算機(jī)類實(shí)驗(yàn)人實(shí)驗(yàn)題目： 用JK觸發(fā)器模擬74LS197、74LS1942015年 05月27日第1頁(yè)，共1頁(yè)一、實(shí)驗(yàn)?zāi)康模?熟悉JK觸發(fā)器的邏輯功能。2掌握用JK觸發(fā)器設(shè)計(jì)同步計(jì)數(shù)器。3用JK觸發(fā)器模擬74LS197、74LS194實(shí)驗(yàn)儀器及器件：ISIS7.0和ISE14.0三、實(shí)驗(yàn)預(yù)習(xí)：1、復(fù)習(xí)時(shí)序邏輯電路設(shè)計(jì)方法。⑴邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表①分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常都是取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量。②定義輸入、輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含意，并將電路狀態(tài)順序編號(hào)。③按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。通過以上步驟將給定的邏輯問題抽象成時(shí)序邏輯函數(shù)。⑵狀態(tài)化簡(jiǎn)等價(jià)狀態(tài)：在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同一次態(tài)的兩個(gè)狀態(tài)。合并等價(jià)狀態(tài)，使電路的狀態(tài)數(shù)最少。⑶狀態(tài)分配①確定觸發(fā)器的數(shù)目n。因?yàn)閚個(gè)觸發(fā)器共有種狀態(tài)組合，所以為獲得時(shí)序電路所需的M個(gè)狀態(tài)，必須取＜②給每個(gè)電路狀態(tài)規(guī)定對(duì)應(yīng)的觸發(fā)器狀態(tài)組合。⑷選定觸發(fā)器類型，求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程①根據(jù)器件的供應(yīng)情況與系統(tǒng)中觸發(fā)器種類盡量少的原則謹(jǐn)慎選擇使用的觸發(fā)器類型。②根據(jù)狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，即可寫出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。⑸根據(jù)得到的方程式畫出邏輯圖⑹檢查設(shè)計(jì)的電路能否自啟動(dòng)電路開始工作時(shí)通過預(yù)置數(shù)將電路設(shè)置成有效狀態(tài)的一種。通過修改邏輯設(shè)計(jì)加以解決。⑺設(shè)計(jì)步驟簡(jiǎn)圖2、按實(shí)驗(yàn)內(nèi)容設(shè)計(jì)邏輯電路畫出邏輯圖。具體步驟見實(shí)驗(yàn)內(nèi)容。四、實(shí)驗(yàn)原理：1、計(jì)數(shù)器的工作原理遞增計(jì)數(shù)器每來一個(gè)CP，觸發(fā)器的組成狀態(tài)按二進(jìn)制代碼規(guī)律增加。遞減計(jì)數(shù)器按二進(jìn)制代碼規(guī)律減少。雙向計(jì)數(shù)器可增可減，由控制端來決定。2、集成J-K觸發(fā)器74LS73⑴符號(hào)：圖1J-K觸發(fā)器符號(hào)⑵功能：表1J-K觸發(fā)器功能表CPJK功能↓↓0000保持0011↓↓0100清零0110↓↓1001置位1011↓↓1101翻轉(zhuǎn)1110⑶狀態(tài)轉(zhuǎn)換圖：圖2J-K觸發(fā)器狀態(tài)轉(zhuǎn)換圖⑷特性方程：⑸注意事項(xiàng)：①在J-K觸發(fā)器中，凡是要求接“1”的，一定要接高電平（例如5V），否則會(huì)出現(xiàn)錯(cuò)誤的翻轉(zhuǎn)。觸發(fā)器的兩個(gè)輸出負(fù)載不能過分懸殊，否則會(huì)出現(xiàn)誤翻。J-K觸發(fā)器的清零輸入端在工作時(shí)一定要接高電平或連接到實(shí)驗(yàn)箱的清零端子。五、實(shí)驗(yàn)內(nèi)容在ISIS7.0軟件上，用JK觸發(fā)器模擬74LS197。（異步）2、在ISIS7.0軟件上，用JK觸發(fā)器模擬74LS197。（同步）3、在ISIS7.0軟件上，用4個(gè)JK觸發(fā)器模擬74LS194。4、在ISE14.0軟件上，模擬74LS197。5、在ISE14.0軟件上，模擬74LS194。六、實(shí)驗(yàn)報(bào)告1、在ISIS7.0軟件上，用JK觸發(fā)器模擬74LS197。（異步）（1）設(shè)計(jì)。從數(shù)字電子技術(shù)（第十版）第310頁(yè)中，我了解到基本的異步四位二進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。在此基礎(chǔ)上，我加以改進(jìn)就可以設(shè)計(jì)出74LS197的功能。1一位，三位二進(jìn)制計(jì)數(shù)：直接照課本上連接元件即可。2四位二進(jìn)制計(jì)數(shù)：把一位的輸出Q0接到三位的輸入CP1上面即可。3清零：把四個(gè)JK觸發(fā)器的MR端接到地線并用開關(guān)控制即可。設(shè)計(jì)出圖如下：測(cè)試。1一位二進(jìn)制輸出：將時(shí)鐘輸入接到CP0上，觀察輸出Q1的波形圖。波形圖如下：時(shí)鐘0101Q00011成功的實(shí)現(xiàn)了一位二進(jìn)制的計(jì)數(shù)。并且有明顯的傳輸延遲時(shí)間。如下：所以該異步計(jì)數(shù)器可以做到一位二進(jìn)制輸出。2三位二進(jìn)制輸出：將時(shí)鐘連接到CP1，觀察Q1Q2Q3的波形如下：時(shí)鐘0101010101010Q10011001100110Q20000111100001Q30000000011111成功的實(shí)現(xiàn)了三位二進(jìn)制的計(jì)數(shù)。所以該異步計(jì)數(shù)器可以做到三位二進(jìn)制輸出。3四位二進(jìn)制輸出：將時(shí)鐘連接到CP0，再將Q0連接到CP1，觀察Q0，Q1，Q2，Q3的波形如下圖：時(shí)鐘Q0Q1Q2Q3時(shí)鐘Q00101010101010101Q10011001100110011Q20000111100001111Q30000000011111111成功的實(shí)現(xiàn)了四位二進(jìn)制的計(jì)數(shù)。所以該異步計(jì)數(shù)器可以做到四位二進(jìn)制輸出。4清零。在3的基礎(chǔ)上把MR接到低電平。觀察Q0，Q1，Q2，Q3的波形如下圖：時(shí)鐘Q0Q1Q2Q3可見。Q0，Q1，Q2，Q3的輸出都是低電平，所以成功的實(shí)現(xiàn)了清零。綜上所述:該異步計(jì)數(shù)器電路成功的模擬了74LS197的功能。2、在ISIS7.0軟件上，用JK觸發(fā)器模擬74LS197。（同步）同步計(jì)數(shù)器異步計(jì)數(shù)器的區(qū)別只是在于時(shí)鐘的連接問題。根據(jù)數(shù)字電子技術(shù)（第十版）第319頁(yè)中的同步計(jì)數(shù)器設(shè)計(jì)圖，我對(duì)電路做出如下修改即可：（2）測(cè)試。1一位二進(jìn)制輸出：將時(shí)鐘輸入接到CP0上，觀察輸出Q1的波形圖。波形圖如下：時(shí)鐘0101Q00011成功的實(shí)現(xiàn)了一位二進(jìn)制的計(jì)數(shù)。所以該異步計(jì)數(shù)器可以做到一位二進(jìn)制輸出。2三位二進(jìn)制輸出：將時(shí)鐘連接到CP1，觀察Q1Q2Q3的波形如下：時(shí)鐘0101010101010Q10011001100110Q20000111100001Q30000000011111成功的實(shí)現(xiàn)了三位二進(jìn)制的計(jì)數(shù)。并且沒有傳輸延遲時(shí)間如下：Q1Q2Q3所以該異步計(jì)數(shù)器可以做到三位二進(jìn)制輸出。3四位二進(jìn)制輸出：將時(shí)鐘連接到CP0，再將Q0連接到CP1，觀察Q0，Q1，Q2，Q3的波形如下圖：時(shí)鐘Q0Q1Q2Q3時(shí)鐘Q00101010101010101Q10011001100110011Q20000111100001111Q30000000011111111成功的實(shí)現(xiàn)了四位二進(jìn)制的計(jì)數(shù)。所以該異步計(jì)數(shù)器可以做到四位二進(jìn)制輸出。4清零。在3的基礎(chǔ)上把MR接到低電平。觀察Q0，Q1，Q2，Q3的波形如下圖：時(shí)鐘Q0Q1Q2Q3可見。Q0，Q1，Q2，Q3的輸出都是低電平，所以成功的實(shí)現(xiàn)了清零。綜上所述:該同步計(jì)數(shù)器電路成功的模擬了74LS197的功能。在ISIS7.0軟件上，用4個(gè)JK觸發(fā)器模擬74LS194。設(shè)計(jì)。74LS194用四個(gè)輸入和輸出，那么我就應(yīng)該用4個(gè)JK觸發(fā)器。而且JK觸發(fā)器有四個(gè)不同的功能，分別是保持，左移，右移，幷行送數(shù)，此外還有一個(gè)置零。置零的功能我可以用JK觸發(fā)器的R使能端實(shí)現(xiàn)。而保持，左移，右移，幷行送數(shù)這四個(gè)功能則比較麻煩。如果只用基本的門電路的話，工程量非常的大。這時(shí)，就可以考慮用用四選一數(shù)據(jù)選擇器。而且，由于JK觸發(fā)器的特性，要想使輸出值不同，只要控制J和K的輸入就可以。AS0S1=00保持：把自己輸出接到自己的輸入。BS0S1=10右移：把上一個(gè)輸出接到自己的輸入。CS0S1=01左移：把下一個(gè)輸出接到自己的輸入。DS0S1=11幷行送數(shù)：把預(yù)置的數(shù)接入自己的輸入。電路圖如下：（2）測(cè)試。時(shí)鐘QAQBQCQDAS0S1=00保持：可見，輸出一致保持在0000不變。之后，改變預(yù)置輸入為1001，再測(cè)試：時(shí)鐘QA1QB0QC0QD1所以該功能正常。BS0S1=01左移：把Dsr接高電平，得到波形圖如下時(shí)鐘012345678QA000011111QB000111111QC001111111QD011111111QAQBQCQDDsl00001成功實(shí)現(xiàn)了左移。CS0S1=10右移：把Dsl接高電平，得到波形圖如下時(shí)鐘012345678QA011111111QB001111111QC000111111QD000011111DsrQAQBQCQD10000成功實(shí)現(xiàn)了右移。DS0S1=11幷行送數(shù)：把預(yù)置的數(shù)接入自己的輸入。設(shè)預(yù)置為1001.得到波形圖如下：時(shí)鐘0123QA0111QB0000QC0000QD0111成功的實(shí)現(xiàn)了并行送數(shù)。ECr=0：置零。原先數(shù)據(jù)為1001，之后置零，波形圖如下：時(shí)鐘0123QA1000QB0000QC0000QD1000成功實(shí)現(xiàn)了置零。綜上所述：該電路成功的模擬了74LS194。4在ISE14.0軟件上，模擬74LS197。由于，實(shí)驗(yàn)手冊(cè)上已經(jīng)給出實(shí)驗(yàn)代碼，所以代碼部分可一略過。代碼如下：測(cè)試：A測(cè)試一位二進(jìn)制計(jì)數(shù)：CP0=CLKCP1=0MR=Pl=1測(cè)試波形圖如下：時(shí)鐘0123456Q00101010成功的實(shí)現(xiàn)了一位二進(jìn)制的計(jì)數(shù)。B測(cè)試三位二進(jìn)制計(jì)數(shù)：CP0=0CP1=CLKMR=Pl=1測(cè)試波形圖如下：時(shí)鐘0123456789Q3Q2Q1000001010011100101110111000001成功的實(shí)現(xiàn)了三位二進(jìn)制的計(jì)數(shù)。C測(cè)試四位二進(jìn)制計(jì)數(shù)：CP0=CLKCP1=Q0MR=Pl=1測(cè)試波形圖如下：時(shí)鐘01234567891011121314151617Q3Q2Q1Q0000000010010001101000101011001111000100110101011110011011110111100000001成功的實(shí)現(xiàn)了四位二進(jìn)制的計(jì)數(shù)。綜上所述：成功的實(shí)現(xiàn)了74LS197的功能。5在ISE14.0軟件上，模擬74LS194。由于，實(shí)驗(yàn)手冊(cè)上已經(jīng)給出實(shí)驗(yàn)代碼，所以代碼部分可一略過。代碼如下：測(cè)試：AS0S1=00保持：測(cè)試：把QAQBQCQD的值設(shè)置成1001，之后輸入時(shí)鐘信號(hào)，觀察到QAQBQCQD的波形圖如下：在此，S0S1有11變成00.在此，S0S1有11變成00.時(shí)鐘01234QA11111QB00000QC00000QD11111BS0S1=10右移：把SRS接高電平，得到波形圖如下時(shí)鐘012345678QA011111111QB001111111QC000111111QD000011111SRSQAQBQCQD10000成功實(shí)現(xiàn)了右移。CS0S1=01左移：把Dsl接高電平，得到波形圖如下時(shí)鐘012345678QA000011111QB000111111QC001111111QD011111111QAQBQCQDSRS00001成功實(shí)現(xiàn)了左移。DS0S1=11幷行送數(shù)：把預(yù)置的數(shù)接入自己的輸入。設(shè)預(yù)置為1001.得到波形圖如下：時(shí)鐘0123QA0111QB0000QC0000QD0111成功的實(shí)現(xiàn)了并行送數(shù)。ECr=0：置零。原先數(shù)據(jù)為