《電子技術(shù)及應(yīng)用》課件項(xiàng)目五

項(xiàng)目五邏輯門電路功能測試及簡單應(yīng)用模塊1邏輯代數(shù)基礎(chǔ)知識

模塊2邏輯門電路功能測試

模塊3邏輯門電路的簡單應(yīng)用

模塊1邏輯代數(shù)基礎(chǔ)知識

學(xué)習(xí)內(nèi)容：

(1)數(shù)制和碼制。

(2)基本邏輯運(yùn)算(與、或、非)和較復(fù)雜的邏輯運(yùn)算(與非、或非、與或非、同或、異或等)的真值表、邏輯表達(dá)式、邏輯符號及邏輯功能。

(3)邏輯函數(shù)的表示方法及相互轉(zhuǎn)換。

(4)邏輯函數(shù)的公式化簡法和卡諾圖化簡法。

學(xué)習(xí)問題：

(1)基本邏輯運(yùn)算有哪些？導(dǎo)出的邏輯運(yùn)算有哪些？各自的邏輯功能是什么？

(2)什么叫真值表？它有什么用處？試列出四變量的真值表。

(3)一個(gè)邏輯函數(shù)的真值表是否是唯一的？為什么？

(4)如何由真值表得到邏輯函數(shù)表達(dá)式？

(5)如何由邏輯表達(dá)式畫出能實(shí)現(xiàn)此功能的邏輯圖？

(6)實(shí)現(xiàn)一個(gè)確定邏輯功能的邏輯電路是否是唯一的？

(7)求邏輯函數(shù)的反函數(shù)有哪幾種方法？

(8)邏輯函數(shù)化簡有什么實(shí)際意義？什么是標(biāo)準(zhǔn)與或表達(dá)式？什么是最簡與或表達(dá)式？

(9)什么是最小項(xiàng)和相鄰最小項(xiàng)？

(10)卡諾圖化簡法中，合并1方格的原則是什么？

(11)什么是無關(guān)項(xiàng)？它在化簡邏輯函數(shù)時(shí)有何意義？

(12)和公式法化簡相比，卡諾圖化簡法的優(yōu)點(diǎn)和缺點(diǎn)是什么？

學(xué)習(xí)要求：

(1)掌握二進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)及相互轉(zhuǎn)換；了解8421BCD碼的含義。

(2)掌握三種基本邏輯運(yùn)算和導(dǎo)出的邏輯運(yùn)算的符號、表達(dá)式及邏輯功能。

(3)掌握邏輯代數(shù)的基本定律和基本公式。

(4)掌握邏輯函數(shù)四種常用的表示方法(真值表、邏輯式、卡諾圖和邏輯圖)及它們之間的相互轉(zhuǎn)換。

(5)掌握邏輯函數(shù)的化簡方法：公式法和卡諾圖。

任務(wù)1與邏輯功能測試

(一)任務(wù)要求

測試與邏輯功能。

(二)任務(wù)內(nèi)容

按圖5-1-1所示連接電路，開關(guān)A、B的狀態(tài)如表5-1-1所示(其中“1”表示開關(guān)閉合，“0”表示開關(guān)打開)，將相應(yīng)的發(fā)光二極管的狀態(tài)記入表5-1-1中(亮記做“1”，滅記做“0”)。

(三)任務(wù)結(jié)論

根據(jù)測試與討論的結(jié)果，寫出實(shí)踐研究報(bào)告(目的、原理及方法、數(shù)據(jù)測試、分析及總結(jié))。圖5-1-1與邏輯測試電路表5-1-1與邏輯真值表

任務(wù)2或邏輯功能測試

(一)任務(wù)要求

測試或邏輯功能。

(二)任務(wù)內(nèi)容

按圖5-1-2所示連接電路，開關(guān)A、B的狀態(tài)如表5-1-2所示(其中“1”表示開關(guān)閉合，“0”表示開關(guān)打開)，將相應(yīng)的發(fā)光二極管的狀態(tài)記入表5-1-2中(亮記做“1”，滅記做“0”)。

(三)任務(wù)結(jié)論

根據(jù)測試與討論的結(jié)果，寫出實(shí)踐研究報(bào)告(目的、原理及方法、數(shù)據(jù)測試、分析及總結(jié))。圖5-1-2或邏輯測試電路表5-1-2或邏輯真值表

任務(wù)3非邏輯功能測試

(一)任務(wù)要求

測試非邏輯功能。

(二)任務(wù)內(nèi)容

按圖5-1-3所示連接電路，開關(guān)A的狀態(tài)如表5-1-3所示(其中“1”表示開關(guān)閉合，“0”表示開關(guān)打開)，將相應(yīng)的發(fā)光二極管的狀態(tài)記入表5-1-3中(亮記做“1”，滅記做“0”)。

(三)任務(wù)結(jié)論

根據(jù)測試與討論的結(jié)果，寫出實(shí)踐研究報(bào)告(目的、原理及方法、數(shù)據(jù)測試、分析及總結(jié))。圖5-1-3非邏輯測試電路表5-1-3非邏輯真值表【模塊理論指導(dǎo)】

1.模塊基本要求

掌握常用數(shù)制的特點(diǎn)及其相互轉(zhuǎn)換方法；邏輯函數(shù)的基本定律和基本公式；邏輯函數(shù)的幾種表示方法及其相互轉(zhuǎn)換；邏輯函數(shù)的化簡方法。

理解常用的BCD碼；最小項(xiàng)、相鄰項(xiàng)、無關(guān)項(xiàng)的含義。

了解可靠性代碼、最大項(xiàng)的概念。

2.模塊重點(diǎn)和難點(diǎn)

重點(diǎn)二進(jìn)制、八進(jìn)制、十進(jìn)制和十六進(jìn)制數(shù)及其相互轉(zhuǎn)換；基本邏輯運(yùn)算、常用公式和定理；邏輯函數(shù)的四種表示方法(真值表、邏輯式、邏輯圖和波形圖)及其相互轉(zhuǎn)換的方法；最小項(xiàng)的定義及其性質(zhì)，邏輯函數(shù)最小項(xiàng)之和的表示方法；邏輯函數(shù)的化簡方法(公式法和四變量及以下邏輯函數(shù)的卡諾圖化簡法)。

難點(diǎn)邏輯函數(shù)的公式法化簡。

3.模塊知識點(diǎn)

1)數(shù)字信號和數(shù)字電路

數(shù)字信號是指在幅值上和時(shí)間上均是斷續(xù)變化的離散信號，也稱為脈沖信號。

數(shù)字電路是指用于對數(shù)字信號進(jìn)行傳遞、加工和處理的電路。數(shù)字電路主要研究輸出信號與輸入信號之間的邏輯關(guān)系，具有邏輯運(yùn)算和分析判斷的功能，所以數(shù)字電路通常又稱為邏輯電路。

2)數(shù)字電路的特點(diǎn)

數(shù)字電路的主要特點(diǎn)如下：

(1)輸入、輸出信號均為脈沖信號；

(2)三極管工作在開關(guān)狀態(tài)；

(3)研究的目的是了解輸出與輸入之間的邏輯關(guān)系，而不是大小和相位的關(guān)系；

(4)分析和設(shè)計(jì)數(shù)字電路的主要工具是邏輯代數(shù)；

(5)便于高度集成化,可靠性高,抗干擾能力強(qiáng),便于長期保存，保密性好。

3)數(shù)制和碼制

(1)數(shù)制。數(shù)制即計(jì)數(shù)進(jìn)位制的簡稱。它包括以下幾種：

①十進(jìn)制：日常生活和生產(chǎn)中最常用的數(shù)制，它的每一位可用0～9十個(gè)數(shù)碼表示，基數(shù)為10，每一位的權(quán)為10的n次冪，計(jì)數(shù)規(guī)則為“逢十進(jìn)一、借一當(dāng)十”。

②二進(jìn)制：數(shù)字電路中使用最廣泛的數(shù)制，僅有0和1兩個(gè)數(shù)碼，基數(shù)為2，每一位的權(quán)為2的n次冪，計(jì)數(shù)規(guī)則為“逢二進(jìn)一、借一當(dāng)二”。

③八進(jìn)制：共有0～7八個(gè)數(shù)碼，基數(shù)為8，每一位的權(quán)為8的n次冪，計(jì)數(shù)規(guī)則為“逢八進(jìn)一、借一當(dāng)八”。

④十六進(jìn)制：共有0～9、A、B、C、D、E、F十六個(gè)數(shù)碼，基數(shù)為16，每一位的權(quán)為16的n次冪，計(jì)數(shù)規(guī)則為“逢十六進(jìn)一、借一當(dāng)十六”。

(2)數(shù)制轉(zhuǎn)換。

①二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)：將二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)按各自的權(quán)展開相加，即得相應(yīng)的十進(jìn)制數(shù)。

②十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)。

·十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：整數(shù)部分采用連續(xù)“除2取余法”，小數(shù)部分則采用連續(xù)“乘6取整法”。

·十進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：整數(shù)部分采用連續(xù)“除8取余法”，小數(shù)部分則采用連續(xù)“乘8取整法”。

·十進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)：整數(shù)部分采用連續(xù)“除16取余法”，小數(shù)部分則采用連續(xù)“乘16取整法”。③二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制、十六進(jìn)制數(shù)。

·二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：整數(shù)部分從低位到高位，每3位二進(jìn)制數(shù)為一組，最后一組如不足3位，則在高位(左邊)加0到3位為止；小數(shù)部分從高位到低位每3位二進(jìn)制數(shù)為一組，最后一組如不足3位，則在低位(右邊)加0到3位為止，然后將每組二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)。

·二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)：整數(shù)部分從低到高位每4位二進(jìn)制數(shù)為一組，最后一組不足4位時(shí)，則在高位加0到4位為止；小數(shù)部分從高位到低位每4位二進(jìn)制數(shù)為一組，最后一組如不足4位，則在低位(右邊)加0到4位為止，然后將每組二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)。④八進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。

·八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：把每位八進(jìn)制數(shù)用3位進(jìn)制數(shù)表示。

·十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：把每位十六進(jìn)制數(shù)用4位二進(jìn)制數(shù)表示。

(3)二進(jìn)制代碼。二進(jìn)制代碼是指把二進(jìn)制數(shù)碼按照一定的規(guī)則排列起來表示特定含義的代碼。

①二—十進(jìn)制代碼(BCD碼)。把十進(jìn)制數(shù)十個(gè)數(shù)碼0～9用4位二進(jìn)制數(shù)表示的代碼，稱為二—十進(jìn)制代碼，又稱BCD碼。BCD碼分有權(quán)碼和無權(quán)碼兩種。有權(quán)碼每位二進(jìn)制數(shù)都有固定的權(quán)值，如8421BCD碼、5421BCD碼和2421BCD碼等；無權(quán)碼每位二進(jìn)制數(shù)沒有固定的權(quán)值，如余3BCD碼。②可靠性代碼。常用的可靠性代碼有格雷碼和奇偶校驗(yàn)碼。

格雷碼為無權(quán)碼，它的特點(diǎn)是相鄰代碼間只有一位不同，其余各位都相同，從而減少了格雷碼在轉(zhuǎn)換和傳輸過程中引起的錯(cuò)誤。

奇偶校驗(yàn)碼由需要傳輸?shù)男畔⒋a和一位校驗(yàn)位(其值為0或1)組成。在奇偶校驗(yàn)碼中，信息碼加校驗(yàn)位后，使1的個(gè)數(shù)為奇數(shù)。在偶校驗(yàn)碼中，信息碼加校驗(yàn)位后，使1的個(gè)數(shù)為偶數(shù)。采用奇偶校驗(yàn)碼后，很容易發(fā)現(xiàn)信息在傳輸過程中出現(xiàn)的錯(cuò)誤，以便及時(shí)糾正。

4)邏輯函數(shù)

邏輯函數(shù)的所有變量和輸出函數(shù)值只有兩種對立狀態(tài)，稱為邏輯變量，它的取值只有0和1兩種。

邏輯函數(shù)只有與、或、非三種基本運(yùn)算，組合后可以實(shí)現(xiàn)比較復(fù)雜的邏輯關(guān)系，如與非、或非、與或非、異或及同或等。在數(shù)字電路中，能夠?qū)崿F(xiàn)這些運(yùn)算關(guān)系的電路稱為門電路。

各種門電路的邏輯符號、輸出邏輯函數(shù)表達(dá)式、真值表和邏輯功能如表5-1-4所示。表5-1-4各種門電路符號、表達(dá)式及功能比較

5)邏輯函數(shù)中的基本公式、常用公式及規(guī)則

邏輯函數(shù)中的基本公式和定律見表5-1-5。表5-1-5邏輯函數(shù)中的基本公式和定律

6)三個(gè)規(guī)則

(1)代入規(guī)則：任何一個(gè)含有變量A的邏輯等式，如果把所有出現(xiàn)A的位置用同一個(gè)邏輯函數(shù)式代替，則等式仍然成立。此規(guī)則可擴(kuò)展基本公式。

(2)反演規(guī)則：對于任一個(gè)邏輯函數(shù)式Y(jié)，若將其中的“·”(與)換成“+”(或)，“+”(或)換成“·”(與)，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，則得到函數(shù)Y的反函數(shù)Y。運(yùn)用這個(gè)規(guī)則可以求出邏輯函數(shù)的反函數(shù),有利于邏輯函數(shù)的變換與化簡。

(3)對偶規(guī)則：對于任一個(gè)邏輯函數(shù)Y，若將其中的“·”(與)換成“+”(或)，“+”(或)換成“·”(與)，“0”換成“1”，“1”換成“0”，則得一個(gè)新的邏輯函數(shù)Y′，稱Y和Y′互為對偶式。兩個(gè)相等函數(shù)式的對偶式也相等。

注意：利用反演規(guī)則和對偶規(guī)則時(shí)，要保持原式的運(yùn)算次序；此外，利用反演規(guī)則求反函數(shù)時(shí)，凡是在兩個(gè)或兩個(gè)以上變量上面的非號應(yīng)保持不變。

7)邏輯函數(shù)表達(dá)式的形式

一個(gè)邏輯函數(shù)式有多種表達(dá)形式，其基本形式有與或式、與非式、或與式、或非式和與或非式五種。表5-1-6中列出了邏輯函數(shù)Y=AB+AB的五種基本形式變換和邏輯圖。表5-1-6邏輯函數(shù)的五種基本形式變換和邏輯圖

8)邏輯函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式

(1)最小項(xiàng)。若有n個(gè)邏輯變量，它們所構(gòu)成的與項(xiàng)(乘積項(xiàng))中包含全部變量，且每個(gè)變量均以原變量或反變量的形式在該與項(xiàng)(乘積項(xiàng))中只出現(xiàn)一次，則該與項(xiàng)(乘積項(xiàng))稱為這n個(gè)變量的一個(gè)最小項(xiàng)。n個(gè)變量共有2n個(gè)最小項(xiàng)。

(2)最小項(xiàng)的性質(zhì)。最小項(xiàng)的主要性質(zhì)如下：

①對于任何一個(gè)最小項(xiàng)，只有一組變量取值使該最小項(xiàng)的值為1，其余各組變量取值都使該最小項(xiàng)的值均為0。

②任意兩個(gè)最小項(xiàng)之積必為0。

③對于任一組變量取值，全體最小項(xiàng)的和為1。④若兩個(gè)最小項(xiàng)中只有一個(gè)因子不同，且為同一變量的原變量和反變量，則這兩個(gè)最小項(xiàng)為相鄰最小項(xiàng)，簡稱相鄰項(xiàng)。兩個(gè)相鄰項(xiàng)合并，可消去一個(gè)變量。

(3)最小項(xiàng)的編號。使一n個(gè)變量的最小項(xiàng)取值為1的n位二進(jìn)制數(shù)所對應(yīng)的十進(jìn)制數(shù)即為該最小項(xiàng)的編號，記做mi。如三變量A、B、C構(gòu)成的一個(gè)最小項(xiàng)為ABC，若使其取值為1，則ABC只有分別取值為101，三位二進(jìn)制數(shù)101所對應(yīng)的十進(jìn)制數(shù)為5，所以ABC這個(gè)最小項(xiàng)的編號即為5，記做m5。

(4)標(biāo)準(zhǔn)與或表達(dá)式。若一個(gè)邏輯函數(shù)含有n個(gè)變量，此函數(shù)寫成與或表達(dá)式，其中的每個(gè)與項(xiàng)都是這n個(gè)變量的一個(gè)最小項(xiàng)，則此表達(dá)式稱為標(biāo)準(zhǔn)與或表達(dá)式，又稱最小項(xiàng)表達(dá)式。

例如：

或?qū)懗桑?/p>

還可寫成：

式中，∑為求和的數(shù)學(xué)符號。

9)邏輯函數(shù)的代數(shù)化簡法

(1)最簡與或表達(dá)式的標(biāo)準(zhǔn)。

①邏輯函數(shù)式中與項(xiàng)(乘積項(xiàng))的個(gè)數(shù)最少。

②每個(gè)乘積項(xiàng)的變量數(shù)最少。

(2)邏輯函數(shù)的代數(shù)化簡法。此種方法是運(yùn)用邏輯函數(shù)的基本公式來化簡，它要求必須熟練、靈活地應(yīng)用公式，且不易判斷是否已經(jīng)化簡到最簡形式。

10)邏輯函數(shù)的卡諾圖化簡法

用卡諾圖化簡邏輯函數(shù)時(shí)，有確定的化簡步驟和規(guī)則，可直觀地判斷化簡結(jié)果是否為最簡與或表達(dá)式。該方法適用于四變量及以下邏輯函數(shù)的化簡。

(1)卡諾圖的結(jié)構(gòu)：二變量、三變量及四變量的卡諾圖如圖5-1-4所示。

(2)卡諾圖的特點(diǎn)：n個(gè)變量的卡諾圖共有2n個(gè)小方格，每個(gè)小方格是這n個(gè)變量的一個(gè)最小項(xiàng)；任意相鄰的兩個(gè)小方格所對應(yīng)的最小項(xiàng)是兩個(gè)相鄰項(xiàng)；在卡諾圖中，最上和最下方的方格相鄰，最左和最右邊的方格也相鄰。

(3)卡諾圖相鄰項(xiàng)合并的規(guī)律：兩個(gè)相鄰項(xiàng)合并時(shí)，消去一個(gè)變量；4個(gè)相鄰項(xiàng)合并時(shí)，消去2個(gè)變量；8個(gè)相鄰項(xiàng)合并時(shí)，消去3個(gè)變量；其余依此類推。圖5-1-4二變量、三變量及四變量的卡諾圖

(4)用卡諾圖化簡邏輯函數(shù)的步驟。

①畫卡諾圖。

②填卡諾圖。有最小項(xiàng)的方格填1，沒有最小項(xiàng)的方格填0或不填。

③合并相鄰項(xiàng)。按2、4、8……的規(guī)律(即2n個(gè))給相鄰的1方格畫包圍圈，每個(gè)包圍圈為與關(guān)系，包圍圈盡量大，這樣消去的變量數(shù)多，與項(xiàng)的變量少；已被圈過的1方格可重復(fù)利用，但新的包圍圈必須有未被圈過的1方格。包圍圈的個(gè)數(shù)盡量少，這樣邏輯函數(shù)的與項(xiàng)最少。

④寫出最簡與或表達(dá)式。各個(gè)包圍圈之間為或的關(guān)系。

11)具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡

無關(guān)項(xiàng)包括兩種情況：一是輸入變量的某些取值組合不允許或不可能出現(xiàn)，它們所對應(yīng)的最小項(xiàng)稱為約束項(xiàng)；二是輸入變量的某些取值組合不影響邏輯函數(shù)的有效取值，即不影響函數(shù)的邏輯功能，它們所對應(yīng)的最小項(xiàng)稱為隨意項(xiàng)。約束項(xiàng)和隨意項(xiàng)統(tǒng)稱為無關(guān)項(xiàng)，通常用“d”表示，在卡諾圖相應(yīng)的最小項(xiàng)方格內(nèi)填入“×”或“”。在利用卡諾圖化簡時(shí)，可隨意地將無關(guān)項(xiàng)視為“0”或“1”，而使函數(shù)化簡為最簡形式。

12)邏輯函數(shù)的標(biāo)準(zhǔn)或與式

(1)最大項(xiàng)的定義。有n個(gè)邏輯變量，它們所構(gòu)成的或項(xiàng)中包含全部變量，且每個(gè)變量以原變量或反變量僅出現(xiàn)一次，則該或項(xiàng)稱為這n個(gè)邏輯變量的一個(gè)最大項(xiàng)。

(2)最大項(xiàng)的性質(zhì)。

①對于任一組變量取值，只有一個(gè)最大項(xiàng)的值為0，其余各最大項(xiàng)的值均為1；

②對于任一組變量取值，任意兩個(gè)最大項(xiàng)相加(或)恒為1；

③對于任一組變量取值，全部最大項(xiàng)的積(與)為0。

(3)最大項(xiàng)的編號。使一n個(gè)變量的最大項(xiàng)取值為0的n位二進(jìn)制數(shù)所對應(yīng)的十進(jìn)制數(shù)即為該最大項(xiàng)的編號，記做Mi。如三變量A、B、C構(gòu)成的一個(gè)最大項(xiàng)為A+B+C，若使其取值為0，則ABC只有分別取值為011，三位二進(jìn)制數(shù)011所對應(yīng)的十進(jìn)制數(shù)為3，所以A+B+C這個(gè)最大項(xiàng)的編號即為3，記做M3。

(4)標(biāo)準(zhǔn)或與表達(dá)式。若一個(gè)邏輯函數(shù)含有n個(gè)變量，此函數(shù)寫成或與表達(dá)式，其中的每個(gè)或項(xiàng)都是這n個(gè)變量的一個(gè)最大項(xiàng)，則此表達(dá)式稱為標(biāo)準(zhǔn)或與表達(dá)式，又稱最大項(xiàng)表達(dá)式。例如：

或?qū)懗桑?/p>

還可寫成：

式中，∏為連乘的數(shù)學(xué)符號。

模塊2邏輯門電路功能測試

學(xué)習(xí)內(nèi)容：

(1)基本門電路和常用的復(fù)合門電路的邏輯符號、邏輯表達(dá)式及邏輯功能。

(2)TTL與非門的外特性。

(3)集電極開路門(OC門)和三態(tài)門(TSL門)的應(yīng)用。

(4)TTL門使用注意事項(xiàng)。

(5)CMOS門電路的主要特點(diǎn)。

(6)TTL電路和CMOS電路的接口電路。

學(xué)習(xí)問題：

(1)在邏輯電路中，正、負(fù)邏輯是怎樣規(guī)定的？

(2)如將與非門、或非門和異或門作非門使用，它們的輸入端應(yīng)怎樣連接？

(3)三態(tài)門的邏輯功能是怎樣的？有何用途？

(4)TTL與非門閑置輸入端的處理辦法是什么？或非門呢？

(5)OC門有什么邏輯功能？它有什么用途？

(6)三態(tài)門的邏輯功能是什么？有何用途？

(7)和TTL門電路相比，CMOS門電路有什么優(yōu)點(diǎn)？

學(xué)習(xí)要求：

(1)掌握各種門電路的邏輯符號、邏輯表達(dá)式及邏輯功能。

(2)掌握TTL與非門的外特性以及OC門和TSL門的用途。

(3)了解TTL門的使用注意事項(xiàng)。

(4)了解CMOS門電路的主要特點(diǎn)。

(5)了解TTL電路和CMOS電路的接口電路。

任務(wù)1二極管與門邏輯電路及功能測試

(一)任務(wù)要求

測試與門邏輯功能。

(二)任務(wù)內(nèi)容

按圖5-2-1所示連接電路，調(diào)節(jié)電位器Rp，使UI=3V，并按表5-2-1所示，將UI分別接到A、B兩點(diǎn)(注：A、B為0時(shí)，A端或B端必須接地)，用萬用表測出相應(yīng)的輸出電壓Y，測量數(shù)據(jù)記入表5-2-1中。

圖5-2-1二極管與門電路表5-2-1與門輸入輸出邏輯電平將表5-2-1中的高電平用“1”表示，低電平用“0”表示，得到與門真值表5-2-2。

(三)任務(wù)結(jié)論

根據(jù)測試與討論的結(jié)果，寫出實(shí)踐研究報(bào)告(目的、原理及方法、數(shù)據(jù)測試、分析及總結(jié))。表5-2-2與門真值表

任務(wù)2二極管或門邏輯電路及功能測試

(一)任務(wù)要求

測試或門邏輯功能。

(二)任務(wù)內(nèi)容

按圖5-2-2所示連接電路，調(diào)節(jié)電位器Rp，使UI=3V，并按表5-2-3所示，將UI分別接到A、B兩點(diǎn)(注：A、B為0時(shí),A端或B端必須接地)，用萬用表測出相應(yīng)的輸出電壓Y，測量數(shù)據(jù)記入表5-2-3中。圖5-2-2二極管與門電路表5-2-3或門輸入輸出邏輯電平將表5-2-3中的高電平用“1”表示，低電平用“0”表示，得到或門真值表5-2-4。

(三)任務(wù)結(jié)論

根據(jù)測試與討論的結(jié)果，寫出實(shí)踐研究報(bào)告(目的、原理及方法、數(shù)據(jù)測試、分析及總結(jié))。表5-2-4與門真值表任務(wù)3三極管非門邏輯電路及功能測試

(一)任務(wù)要求

測試非門邏輯功能。

(二)任務(wù)內(nèi)容

按圖5-2-3所示連接電路，分別使輸入端A點(diǎn)電位為0V、12V(注：A為0V時(shí)，A端必須接地；A為12V時(shí)，A端接到+12V電源上)，用萬用表測出相應(yīng)的輸出電壓Y，測量數(shù)據(jù)記入表5-2-5中。

將表5-2-5中的高電平用“1”表示，低電平用“0”表示，得到或門真值表5-2-6。圖5-2-3三極管非門電路表5-2-5非門輸入輸出邏輯電平

(三)任務(wù)結(jié)論

根據(jù)測試與討論的結(jié)構(gòu)，寫出實(shí)踐研究報(bào)告(目的、原理及方法、數(shù)據(jù)測試、分析及總結(jié))。表5-2-6非門真值表

任務(wù)4

TTL與非門邏輯功能測試

(一)任務(wù)要求

測試TTL與非門邏輯功能及電壓傳輸特性測試。

(二)任務(wù)內(nèi)容

1.識別74LS00與非門管腳排列

如圖5-2-4所示，74LS00內(nèi)部集成了四個(gè)二輸入的與非門，VCC為“電源”端(+5V)，GND為“地”端，A、B為輸入端，Y為輸出端。圖5-2-4

7400管腳排列圖

2.功能測試

按圖5-2-5所示連接電路，將其中一個(gè)與非門的兩個(gè)輸入端(1A、1B)按表5-2-7分別接高、低電平，分別觀察輸出端1Y發(fā)光二極管的狀態(tài)，若發(fā)光二極管滅，則記做“0”，亮記做“1”，同時(shí)用萬用表測量輸出電壓1Y，測量數(shù)據(jù)記入表5-2-7中。

(三)任務(wù)結(jié)論

根據(jù)測試與討論的結(jié)果，寫出實(shí)踐研究報(bào)告(目的、原理及方法、數(shù)據(jù)測試、分析及總結(jié))。圖5-2-5

7400功能測試表5-2-7與非門功能測試

任務(wù)5集電極開路與非門(OC門)的應(yīng)用

(一)任務(wù)要求

了解OC門的用途。

(二)任務(wù)內(nèi)容

1.識別74LS03集電極開路與非門管腳排列如圖5-2-6所示，740LS03內(nèi)部集成了四個(gè)二輸入的OC門，VCC為“電源”端(+5V)，GND為“地”端，A、B為輸入端，Y為輸出端。圖5-2-6

7403管腳排列圖

2.測試OC門的線與功能

按圖5-2-7所示接線，OC門的輸入端A、B、C、D分別接到四個(gè)邏輯開關(guān)上，輸出端Y接發(fā)光二極管，按表5-2-8改變A、B、C、D電平的不同取值組合，觀察發(fā)光二極管的狀態(tài)，記入表5-2-8中，得到線與真值表，列出表達(dá)式。圖5-2-7

OC門線與功能測試表5-2-8

OC門線與功能測試

3.實(shí)現(xiàn)電平轉(zhuǎn)換

在OC門的輸出端外接電源和上拉電阻RL，可直接驅(qū)動高于5V的負(fù)載。按圖5-2-8所示接線，OC門的輸入端A、B分別接到兩個(gè)邏輯開關(guān)上，改變A、B電平的不同取值組合,用萬用表測量輸出端Y的電壓，記入表5-2-9中。

(三)任務(wù)結(jié)論

根據(jù)測試與討論的結(jié)果，寫出實(shí)踐研究報(bào)告(目的、原理及方法、數(shù)據(jù)測試、分析及總結(jié))。圖5-2-8

OC門電平轉(zhuǎn)換電路表5-2-9

OC門電平轉(zhuǎn)換

任務(wù)6三態(tài)門(TSL門)的應(yīng)用

(一)任務(wù)要求

了解TSL門的用途。

(二)任務(wù)內(nèi)容

1.識別74LS126三態(tài)與非門管腳排列

如圖5-2-9所示，74LS126內(nèi)部集成了四個(gè)TSL門，VCC為“電源”端(+5V)，GND為“地”端，A為輸入端，Y為輸出端，EN為使能端，高電平有效。其功能表如表5-2-10所示。圖5-2-9

74LS126三態(tài)門管腳排列圖表5-2-10

74LS126功能表

2.用TSL門構(gòu)成單向總線

按圖5-2-10所示接線，將四個(gè)使能端1、2、3、4分別接到四個(gè)邏輯電平開關(guān)上，四個(gè)輸入端按圖示要求接上信號，總線接發(fā)光二極管LED，先將四個(gè)使能端都接“0”，觀察發(fā)光管的狀態(tài)；然后將四個(gè)使能端交替接“1”(即任一時(shí)刻只能一個(gè)使能端為“1”)，觀察發(fā)光管的狀態(tài)，記入表5-2-11中。

(三)任務(wù)結(jié)論

根據(jù)測試與討論的結(jié)果，寫出實(shí)踐研究報(bào)告(目的、原理及方法、數(shù)據(jù)測試、分析及總結(jié))。圖5-2-10三態(tài)門構(gòu)成單向總線表5-2-11三態(tài)門構(gòu)成單向總線電路測試數(shù)據(jù)【模塊理論指導(dǎo)】

1.模塊基本要求

掌握各種TTL集成邏輯門的功能、外特性及正確使用方法；各種CMOS集成邏輯門的功能、外特性及正確使用方法；TTL和CMOS門的接口電路。

理解二極管和三極管的開關(guān)特性。

了解CMOS門電路的主要特點(diǎn)。

2.模塊重點(diǎn)和難點(diǎn)

重點(diǎn)TTL集成與非門的外特性、主要參數(shù)和正確使用方法；各種門電路的邏輯符號、邏輯表達(dá)式和邏輯功能。

難點(diǎn)TTL集成與非門的電路結(jié)構(gòu)、工作原理、參數(shù)計(jì)算；TTL和CMOS門的接口電路。

3.模塊知識點(diǎn)

1)二極管和三極管的開關(guān)特性

(1)二極管的開關(guān)特性。二極管具有單向?qū)щ娦?，在?shù)字電路中，一般將其視為理想開關(guān)：正向?qū)ǎ聪蚪刂埂?/p>

(2)三極管的開關(guān)特性。在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，飽和導(dǎo)通時(shí)，集電極和發(fā)射極之間壓降很小，相當(dāng)于開關(guān)接通；截止時(shí)電流很小，相當(dāng)于開關(guān)斷開。

2)分立元件門電路

(1)二極管與門。二極管與門電路及邏輯符號如圖5-2-11所示。與門的輸出邏輯表達(dá)式為Y=A·B。圖5-2-11二極管與門電路及邏輯符號

(2)二極管或門。二極管或門電路及邏輯符號如圖5-2-12所示?；蜷T的輸出邏輯表達(dá)式為Y=A+B。圖5-2-12二極管或門電路及邏輯符號

(3)三極管非門。三極管非門電路及邏輯符號如圖5-2-13所示。非門的輸出邏輯表達(dá)式為Y=A。圖5-2-13三極管非門電路及邏輯符號

3)TTL集成門

(1)與非門(74S系列)。

①特點(diǎn)。與非門采用抗飽和三極管及有源泄放電路，提高了三極管的開關(guān)速度。

②電壓傳輸特性。與非門分為三個(gè)區(qū)：截止區(qū)、轉(zhuǎn)折區(qū)和飽和區(qū)。由于采用了抗飽和三極管及有源泄放電路，因此提高了三極管的開關(guān)速度，轉(zhuǎn)折區(qū)比較窄。

③主要參數(shù)。

ⅰ.開門電平、關(guān)門電平和閾值電壓。

·開門電平UON：為保證輸出為低電平，允許在輸入端加的高電平的最小值。

ui>UON

，uo=UOL

·關(guān)門電平UOFF：為保證輸出為高電平，允許在輸入端加的低電平的最大值。

ui<UON

，uo=UOH

·閾值電壓：電壓傳輸特性轉(zhuǎn)折區(qū)中點(diǎn)對應(yīng)的輸入電壓。理想情況下：ui<UTH，uo=UOH；ui>UTH，uo=UOL。

ⅱ.輸入噪聲容限。

·輸入低電平噪聲容限UNL：保證輸出為高電平時(shí)，允許在輸入低電平上疊加的正向噪聲電壓。

UNL=UOFF－UIL

·輸入高電平噪聲容限UNH：保證輸出為低電平時(shí)，允許在輸入高電平上疊加的負(fù)向噪聲電壓。

UNH=UIH－UOH

ⅲ.關(guān)門電阻和開門電阻。

在TTL門的輸入端與地或信號源之間接入電阻，若該電阻的接入相當(dāng)于在該輸入端輸入的電平為uI=UIL(max)，則該電阻稱為關(guān)門電阻ROFF；若該電阻的接入相當(dāng)于在該輸入端輸入的電平為uI=UIH(min)，則該電阻稱為開門電阻RON。

只要uI≤ROFF，該輸入端就相當(dāng)于輸入低電平；uI≥RON,該輸入端就相當(dāng)于輸入高電平。

ⅳ.扇出系數(shù)。扇出系數(shù)反映TTL與非門帶同類門的能力。

·帶灌電流負(fù)載時(shí)的扇出系數(shù)NOL：輸出為低電平時(shí)，外接負(fù)載門的個(gè)數(shù)。

與非門輸出低電平時(shí)，負(fù)載門向本級門灌入電流，如果過載，會使本級門輸出的低電平UOL升高。

帶拉電流負(fù)載時(shí)的扇出系數(shù)NOH：輸出為高電平時(shí)，外接負(fù)載門的個(gè)數(shù)。

與非門輸出高電平時(shí)，本級門向負(fù)載門輸出電流，如果過載，會使本級門輸出的高電平UOH升高降低。

ⅴ.傳輸延遲時(shí)間。傳輸延遲時(shí)間反映與非門的開關(guān)速度。輸出由高電平向低電平翻轉(zhuǎn)所用的時(shí)間稱為導(dǎo)通延遲時(shí)間tPHL；輸出由低電平向高電平翻轉(zhuǎn)所用的時(shí)間稱為截止延遲時(shí)間tPLH。tPD稱為傳輸延遲時(shí)間。

(2)集電極開路的TTL與非門(OC門)。具有推拉式輸出的普通的TTL與非門輸出端不允許直接相連，否則可能損壞器件，而在實(shí)際應(yīng)用中，有時(shí)需要將多個(gè)門電路的輸出端并聯(lián)在一起使用，這樣就產(chǎn)生了集電極開路門，簡稱OC門，其符號如圖5-2-14所示。圖5-2-14

OC門邏輯符號

OC門在使用時(shí)，必須在輸出端和電源之間外接上拉集電極負(fù)載電阻R，如圖5-2-15所示。圖5-2-15

OC門外接上拉電阻利用OC門主要實(shí)現(xiàn)以下兩種功能：

①實(shí)現(xiàn)線與功能：實(shí)際上是在輸入和輸出之間實(shí)現(xiàn)了與或非的功能，如圖5-2-16所示。圖5-2-16用OC門實(shí)現(xiàn)線與功能②實(shí)現(xiàn)電平轉(zhuǎn)換：主要用在TTL門和CMOS門的接口電路中。當(dāng)用TTL門來驅(qū)動高電源電壓的CMOS門時(shí)，TTL門輸出的高電平與CMOS門要求輸入的高電平不匹配，可用OC門來與驅(qū)動CMOS門，如圖5-2-17所示。圖5-2-17

OC門與CMOS門的接口

(3)三態(tài)輸出門(TSL)。三態(tài)門的電路結(jié)構(gòu)和一般TTL與非門相同，但在其輸入端加上一控制信號(EN或EN)，其輸出除了高電平、低電平外，還有一種高阻態(tài)。其符號和功能如圖5-2-18所示。

三態(tài)門的輸出端可以直接相連，但任一時(shí)刻只允許一個(gè)三態(tài)門的控制端為有效狀態(tài)，否則會損壞器件。三態(tài)門主要用于計(jì)算機(jī)電路中構(gòu)成數(shù)據(jù)總線。圖5-2-18

TSL門符號及功能

4)CMOS門電路

(1)CMOS反相器。CMOS反相器是由一個(gè)PMOS管VP和一個(gè)NMOS管VN組成的，VN為驅(qū)動管，VP為負(fù)載管。正常工作時(shí)，無論輸出高電平或低電平，兩管總是一管導(dǎo)道、一管截止，電源的輸出電流為nA數(shù)量級，因此CMOS電路的功耗非常小。

CMOS門電路的輸出高電平UOH≈VDD，輸出低電平UOL≈0V。當(dāng)CMOS反相器的VN和VP的特性對稱時(shí)，則UTH=VDD/2，所以，輸入噪聲容限UNL=UNH=VDD/2。

(2)漏極開路的CMOS門(OD門)。OD門和OC門一樣，使用時(shí)輸出端和電源之間外接上拉漏極電阻R，多個(gè)OD門輸出端相連后可實(shí)現(xiàn)線與。

(3)CMOS傳輸門。當(dāng)傳輸門的一對控制端C接高電平VDD，C接低電平0時(shí)，傳輸門開啟；而當(dāng)C接低電平0，C接高電平VDD時(shí)，傳輸門關(guān)閉，輸出呈現(xiàn)高阻態(tài)。由于MOS管結(jié)構(gòu)對稱，漏極和源極可以互換使用，所以傳輸門可實(shí)現(xiàn)信號的雙向傳遞。其符號和功能如圖5-2-19所示。圖5-2-19

CMOS傳輸門符號及功能

(4)CMOS三態(tài)輸出門(TSL)。和TTL三態(tài)門一樣,CMOS三態(tài)門輸出也有三種狀態(tài)：高電平、低電平和高阻態(tài)。

(5)CMOS門電路特點(diǎn)。和TTL門電路相比，CMOS門電路的主要優(yōu)點(diǎn)是：功耗低、噪聲容限大(抗干擾能力強(qiáng))、電源電壓變化范圍寬、輸入阻抗高、扇出系數(shù)大。

5)門電路閑置輸入端的處理

(1)TTL