組合邏輯電路的冒險(xiǎn)現(xiàn)象講解材料

4.3組合邏輯電路的冒險(xiǎn)現(xiàn)象4.3.1冒險(xiǎn)的概念4.3.2靜態(tài)邏輯冒險(xiǎn)4.3.3如何判斷是否存在邏輯冒險(xiǎn)4.3.4如何避免邏輯冒險(xiǎn)

信號(hào)通過(guò)連線及集成門都有一定的延遲時(shí)間，多個(gè)輸入信號(hào)發(fā)生變化時(shí)，也可能有先后快慢的差異。在輸入信號(hào)變化的瞬間，輸出端出現(xiàn)一些不正確的尖峰信號(hào)，稱為冒險(xiǎn)現(xiàn)象。在組合電路中，如果輸入信號(hào)變化前、后穩(wěn)定輸出相同，而在轉(zhuǎn)換瞬間有冒險(xiǎn)，稱為靜態(tài)冒險(xiǎn)。如果在得到最終穩(wěn)定輸出之前，輸出發(fā)生了三次變化，即中間經(jīng)歷了暫態(tài)0-1或1-0（輸出序列為1-0-1-0或0-1-0-1）這種冒險(xiǎn)稱為動(dòng)態(tài)冒險(xiǎn)。4.3.1冒險(xiǎn)的概念4.3.2靜態(tài)邏輯冒險(xiǎn)例4-12分析如圖4-3-1(a)所示的組合電路，當(dāng)輸入信號(hào)abc由000變化到010及abc由000變化到110時(shí)的輸出波形?！?&&abcF111010000001111001abcY1Y2b12(a)(b)圖4-3-1例4-12邏輯圖

和卡諾圖解(1)當(dāng)輸入信號(hào)abc由000變化到010時(shí)，在穩(wěn)定狀態(tài)下輸出保持為1。若tpd2>tpd1，則在輸出波形F=1中出現(xiàn)短暫的0，這就是靜態(tài)0冒險(xiǎn)，如圖4-3-2。bbY2Y1F圖4-3-2門延遲產(chǎn)生冒險(xiǎn)

發(fā)生靜態(tài)冒險(xiǎn)有兩種情況：

１．當(dāng)有輸入變量A和A通過(guò)不同的傳輸路徑到輸出端時(shí)，那么當(dāng)輸入變量A發(fā)生突變時(shí)，輸出端有可能產(chǎn)生靜態(tài)邏輯冒險(xiǎn)。4.3.3如何判斷是否存在邏輯冒險(xiǎn)２．當(dāng)有兩個(gè)或兩個(gè)以上輸入變量發(fā)生變化時(shí)，輸出端有可能產(chǎn)生靜態(tài)邏輯冒險(xiǎn)。對(duì)于這種靜態(tài)邏輯冒險(xiǎn)，可以根據(jù)邏輯函數(shù)表達(dá)式來(lái)判斷。若p(p≥2)個(gè)輸入變量發(fā)生變化，如果由不變的(n-p)個(gè)輸入變量組成的乘積項(xiàng)，不是該邏輯函數(shù)表達(dá)式中的乘積項(xiàng)或者多余項(xiàng)，則該p個(gè)變量發(fā)生變化時(shí)，就有可能產(chǎn)生靜態(tài)邏輯冒險(xiǎn)?！?&&cddF1110110001111000abcdY1Y2b12圖4-3-5例4-13卡諾圖&cY3a3圖4-3-4例4-13邏輯電路111111011110(1)當(dāng)abcd由0100變化到1101時(shí)，變量a、d發(fā)生變化，由不變的變量b、c組成的乘積項(xiàng)bc不是函數(shù)的乘積項(xiàng)或多余項(xiàng)，因此可能產(chǎn)生靜態(tài)邏輯冒險(xiǎn)。若d先于a變化，則變化路徑如圖中所示①；反之則為路徑②。顯然所經(jīng)歷的過(guò)渡狀態(tài)不同，因此有靜態(tài)冒險(xiǎn)的可能。１4(2)當(dāng)abcd由0111變化到1110時(shí)，變量a、d發(fā)生變化，由不變的變量b、c組成的乘積項(xiàng)bc是函數(shù)的多余項(xiàng)，因此不會(huì)發(fā)生由于變量變化的先后而產(chǎn)生的靜態(tài)冒險(xiǎn)。如圖中路徑③、④，過(guò)渡狀態(tài)完全相同。324.3.4

如何避免邏輯冒險(xiǎn)１．修改邏輯設(shè)計(jì)通過(guò)F=AB+AC+BC，增加多余項(xiàng)BC，以消除由于A變化而引起的邏輯冒險(xiǎn)。因?yàn)楫?dāng)B=1、C=1時(shí)，存在F=A+A情況，由于增加了BC項(xiàng)，不論A如何變化，BC項(xiàng)始終為1，輸出始終為1，輸出不會(huì)出現(xiàn)邏輯冒險(xiǎn)。由于BC為多余項(xiàng)，此方法又稱為增加多余項(xiàng)法。≥1&&cddFb&ca圖4-3-6增加與門消除

邏輯冒險(xiǎn)&&abcb&daCf

例如圖4-3-6所示電路。３．輸出加濾波電容&&≥1F.≥1≥1&