存儲系統(tǒng)及擴(kuò)展課件

存儲系統(tǒng)及擴(kuò)展6.5CPU與存儲器的連接問題引入：實驗箱6.5CPU與存儲器的連接問題引入：用戶應(yīng)用板1用戶應(yīng)用板26.5CPU與存儲器的連接6.5.1連接存儲器的基本問題

1.把握要領(lǐng)---緊扣三總線CPU與存儲器連接示意

AB地址總線與容量對應(yīng)；均經(jīng)鎖存器與M全部對應(yīng)相連接。

DB數(shù)據(jù)總線根據(jù)4、8位不同，分別與高8位或低8位對應(yīng)連接。

CB控制總線一般考慮CS、WE、RD、M/IO及相應(yīng)的控制邏輯。6.5.1連接存儲器的基本問題

2.綜合考慮的因素1）CPU總線的帶負(fù)載能力

可加驅(qū)動器或緩沖器2）速度匹配與時序控制盡量選快速芯片3）數(shù)據(jù)通路匹配

存儲器以字節(jié)為，16位或32位數(shù)據(jù)，放連續(xù)的幾個內(nèi)存單元中，稱為“字節(jié)編址結(jié)構(gòu)”。（奇、偶體）4）合理的內(nèi)存分配分為ROM區(qū)和RAM區(qū)單元的位數(shù)與其數(shù)據(jù)線數(shù)相對應(yīng)：

3.存儲器的片選與地址分配

10位地址，1024單元

8位地址，256單元

1)正確連接存儲器的關(guān)鍵點(diǎn)合理分配存儲空間，并正確譯碼！

芯片的片選信號和

字選控制

當(dāng)CS（或CE）=0時，芯片被選中當(dāng)CS（或CE）

=

1時，芯片被封鎖

芯片單元與地址線數(shù)相對應(yīng)存儲容量＝1024×8=8K位＝1K字節(jié)8根數(shù)據(jù)線

◆芯片選擇：在芯片地址線位數(shù)的基礎(chǔ)上擴(kuò)展地址線，

3.存儲器的片選與地址分配

每只芯片均有一條片選線CS(CE)，選通芯片?！羝瑑?nèi)地址：由存儲器芯片上地址線編碼決定。擴(kuò)展多芯片時解決2個問題：擴(kuò)展線位數(shù)n與擴(kuò)展芯片N的關(guān)系為

2n=N2)地址線位數(shù)擴(kuò)展及地址分配CS。并由擴(kuò)展線控制芯片的片選3.存儲器的片選與地址分配例如擴(kuò)展4片4KB字節(jié)的存儲器，則第3只芯片的地址：A11A00000

0000

0000→B000H1111

1111

1111→BFFFH

12位芯片內(nèi)地址★同容量存儲芯片的地址線擴(kuò)展

擴(kuò)展的地址編碼放在高位，芯片地址編碼放在低位。最低最高A15A14A13A12

1011

1011

3位擴(kuò)展地址

★不同容量存儲芯片地址線擴(kuò)展以地址線位數(shù)最多的芯片為準(zhǔn)進(jìn)行擴(kuò)展，在差別位置插入無關(guān)位。3.存儲器的片選與地址分配例如擴(kuò)展1片4K字節(jié)和1片8K字節(jié)存儲器。A14A13A12A11A08KB芯片10

0

0000

0000

0000→4000H～

10

1

1111

1111

1111→5FFFH4KB芯片01×

0000

0000

0000→2000H～

01×

1111

1111

1111→3FFFH插入無關(guān)位的第二種方法（可擴(kuò)展的地址線充足時）★不同容量存儲芯片地址線擴(kuò)展以地址線位數(shù)最多的芯片為準(zhǔn)進(jìn)行擴(kuò)展，在差別位置插入無關(guān)位。3.存儲器的片選與地址分配例如擴(kuò)展1片4K字節(jié)和1片8K字節(jié)存儲器。

A15A14A13A12A11A08KB芯片10×0

0000

0000

0000→8000H(A000H)

10×1

1111

1111

1111→9FFFH(BFFFH)4KB芯片01××

0000

0000

0000→4000H(6000H)

01××

1111

1111

1111→4FFFH(6FFFH)6.5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴(kuò)展位直接作為片選信號。▲優(yōu)點(diǎn)：無譯碼電路，線路簡單，成本低?！秉c(diǎn)：有地址重疊現(xiàn)象,浪費(fèi)大量的存儲空間。圖6.24存儲器線選譯碼電路圖6.5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴(kuò)展位直接作為片選信號?！鴥?yōu)點(diǎn)：無譯碼電路，線路簡單，成本低?！秉c(diǎn)：有地址重疊現(xiàn)象,浪費(fèi)大量的存儲空間。圖6.24存儲器線選譯碼電路圖A14A13A12在同一時刻只能有一位為0

其中：A12=0選中片1，地址空間為6000H～6FFFH；

（A15的無關(guān)）重疊區(qū)域之一為E000H～EFFFH;

A13=0選中片2，地址空間為5000H～5FFFH；

A14=0選中片3，地址空間為3000H～3FFFH。A2A1A0Yi000001010

0111001011101116.5.2存儲器的譯碼方法74LS-138是常用的3-8譯碼器圖6.6片選控制譯碼邏輯0110111011102.全譯碼法常用譯碼器有雙2-4譯碼器、3-8譯碼和4-16譯碼器等。6.5.2存儲器的譯碼方法2.全譯碼法▲方法：低位地址線作片內(nèi)字選；高位擴(kuò)展線全部參加譯碼?！秉c(diǎn)：需加譯碼電路▲優(yōu)點(diǎn)：無地址重疊現(xiàn)象，地址空間唯一性。6.25全譯碼法的存儲器系統(tǒng)電路圖6.5.2存儲器的譯碼方法3.混合譯碼法

一部分空余地址線參加譯碼一部分用于線選連接圖6.26

片選方式的選擇要根據(jù)系統(tǒng)復(fù)雜程度綜合分析確定。6.5.3存儲器與CPU的連接1.存儲器的分體結(jié)構(gòu)●8086CPU有16位數(shù)據(jù)線—→高8位、低8位存儲體為何要分體：存儲芯片數(shù)據(jù)線8位，CPU數(shù)據(jù)線>=16位●80486CPU有32位數(shù)據(jù)線—→4個8位的存儲體★486四個存儲體的選擇信號：BE0～

BE3●

Pentium有8個存儲體的體選信號：BE0～BE7BHEA06.5.3存儲器與CPU的連接1.存儲器的分體結(jié)構(gòu)6.5.3存儲器與CPU的連接1.存儲器的分體結(jié)構(gòu)有效選中高8位（奇數(shù)體）A0=0選中低8位（偶數(shù)體）

高位512k×8

低位512k×8

二者均有效=00時，選中16位字6.5.3存儲器與CPU的連接

●N×1位芯片，擴(kuò)展N個字節(jié)，用8片并列成一組；

●1K×4位芯片，擴(kuò)展1KB,要用2片并列成一組。2.位擴(kuò)展

★用多塊存儲器芯片重疊使用。并成一個字節(jié)或字長的存儲體。

★主要是數(shù)據(jù)線按位排列，存放數(shù)據(jù)的某個對應(yīng)位，并行連接到CPU的數(shù)據(jù)線上。

★組內(nèi)每片的地址線、控制線并在一起；再與CPU的相應(yīng)信號線連接。6.5.3存儲器與CPU的連接2.位擴(kuò)展讀寫片選控制線組內(nèi)并聯(lián)組內(nèi)各芯片地址線并聯(lián)數(shù)據(jù)線按位組分別連接DB6.5.3存儲器與CPU的連接2.位擴(kuò)展擴(kuò)展第二組讀寫片選控制線組內(nèi)并聯(lián)組內(nèi)各芯片地址線并聯(lián)數(shù)據(jù)線按位組分別連接DB6.5.3存儲器與CPU的連接3.字?jǐn)U展要領(lǐng)：各位組地址線、數(shù)據(jù)線、讀寫控制線橫向延伸串聯(lián)。片選線經(jīng)譯碼器分別連接！組2組1組4組3擴(kuò)展容量256B×4組=1KB（組內(nèi)256×4位×2片）6.5.4

CPU與存儲器典型連接1.設(shè)計地址譯碼電路步驟：（1）確定(擴(kuò)展)地址線數(shù)（2）確定地址分配（3）畫地址分配圖和位圖（4）畫出地址譯碼電路圖并連接

實用中，應(yīng)盡可能選擇大容量片，以簡化電路和減少板卡面積。6.5.4CPU與存儲器典型連接

例如27C64和62C64構(gòu)成32KB的EPROM和32KB的SRAM(0000H～0FFFH）。（1）確定地址線數(shù)27C6462C64芯片上13根A12～A032KBROM需4片32KBRAM需4片8片；擴(kuò)展A15～A13作片選64KB連續(xù)地址空間需要16根6.5.4CPU與存儲器典型連接芯片編號類型與容量地址范圍0ROM8KB0000H～1FFFH1ROM8KB2000H～3FFFH2ROM8KB4000H～5FFFH3ROM8KB6000H～7FFFH4RAM8KB8000H～9FFFH5RAM8KBA000H～BFFFH6RAM8KBC000H～DFFFH7RAM8KBE000H～FFFFH(3)

畫出地址分配表和地址位圖(2)

確定地址分配

考慮地址連續(xù)，設(shè)計ROM占用前32KB,地址范圍0～

7FFFH；RAM占用后32KB,地址范圍8000～

0FFFFH。片間地址線片內(nèi)地址線A15A14A13A12～A00000號ROM芯片0011號0102號0113號1004號RAM芯片1015號1106號1117號6.5.4CPU與存儲器典型連接考慮M/IO=1才選中存儲器，與G相連；A15~A13與譯碼輸入端ABC連接。（4）畫出地址譯碼電路問題！芯片內(nèi)地址連續(xù)，但不適應(yīng)分體結(jié)構(gòu)6.5.4CPU與存儲器典型連接芯片號類型與容量地址范圍0ROM8KB0000H～3FFFH的偶數(shù)體18KB0000H～3FFFH的奇數(shù)體28KB4000H～7FFFH的偶數(shù)體38KB4000H～7FFFH的奇數(shù)體4RAM8KB8000H～BFFFH的偶數(shù)體58KB8000H～BFFFH的奇數(shù)體68KBC000H～FFFFH的偶數(shù)體78KBC000H～FFFFH的奇數(shù)體(3)’畫出分體結(jié)構(gòu)地址分配表和地址位圖(2)’確定地址分配片間地址線片內(nèi)地址線體選A15A14A13～A1A0000號ROMBHE#011號A0102號BHE#113號A0004號RAMBHE#015號A0106號BHE#117號6.5.4CPU與存儲器典型連接

用BHE和A0作奇偶存儲體控制信號；A15~A14與譯碼輸入端B、C連接。注意A端接地，M/IO接G端！可用2—四譯碼器(4)’畫出地址譯碼電路6.5.4CPU與存儲器典型連接前述64KB分存儲體例題，與8086連接電路如下：2.存儲器與8086CPU的連接BHE接4片，A0接4片；各ROM兩片，RAM兩片6.5.4CPU與存儲器典型連接前述64KB分存儲體例題，與8086連接電路如下：ROM的偶數(shù)體是0、2片，奇數(shù)體是1、3片；

RAM的偶數(shù)體是4、6片，奇數(shù)體是5、7片。2.存儲器與8086CPU的連接6.5.4CPU與存儲器典型連接前述64KB分存儲體例題，與8086連接電路如下：

奇數(shù)體的1、3片和5、7片數(shù)據(jù)線接到CPU的高8位D15~D8；

偶數(shù)體的0、2片和4、6片數(shù)據(jù)線接到CPU的低8位D7~D0；2.存儲器與8086CPU的連接6.5.4CPU與存儲器典型連接前述64KB分存儲體例題，與8086連接電路如下：問題：部分譯碼有地址重疊！也可以用A19A18A17高位譯碼，中間插入無關(guān)位。2.存儲器與8086CPU的連接6.5.4CPU與存儲器典型連接延伸一：改用128K×8，擴(kuò)成1024KB存儲器。（片上17線，總20線）

觀察改動！譯碼：A19A18片內(nèi)：A17~A1容量：512KB×22.存儲器與8086CPU的連接6.5.4CPU與存儲器典型連接2.存儲器與8086CPU的連接延伸二：改用128K×8，擴(kuò)成1024KB存儲器為全RAM。

思考：僅全部改接成RAM應(yīng)改動那些連線？RAMRAMRAMRAM●●●●31206.6高速緩存Cache及其工作原理

在慢速的DRAM和快速CPU之間插入速度較快、容量較小的SRAM，起到緩沖作用，又不使成本上升過高。

●原因：程序訪問的局部性。對局部范圍的存儲器地址頻繁訪問，而對此范圍以外的地址則訪問甚少的現(xiàn)象，就稱為程序訪問的局部性。加之循環(huán)程序段和子程序段要重復(fù)執(zhí)行多次?！穹椒ǎ翰粩嗟貙⑴c當(dāng)前指令集相關(guān)聯(lián)的一個不太大的后繼指令集從內(nèi)存讀到Cache，然后再與CPU高速傳送，從而達(dá)到速度匹配。6.6.1Cache的工作原理6.6.1Cache的工作原理●操作：CPU對數(shù)據(jù)請求時，通常先訪問Cache；不命中再訪問存儲器，獲取的同時，也把它拷進(jìn)Cache。

●命中率：

Cache空間與主存空間保持適當(dāng)比例的映射關(guān)系，命中率還會較高的。圖6.34CPU訪問Cache和內(nèi)存關(guān)系圖6.6.2Cache的組織方式

地址映像：CPU把內(nèi)存數(shù)據(jù)復(fù)制到Cache時，將內(nèi)存地址經(jīng)某種函數(shù)處理后，寫入Cache標(biāo)志字段的過程。

地址變換：在程序執(zhí)行時，把主存地址變換為訪問Cache地址的過程。Cache與內(nèi)存的三種映像關(guān)系

1.全相聯(lián)映像方式

要將主存的全部地址寫入Cache的標(biāo)志字段。內(nèi)存的一個區(qū)塊可以映像到Cache的任何一個地方。1.全相聯(lián)映像方式圖6.35全相聯(lián)映像規(guī)則圖圖6.36聯(lián)映像地址變換過程比較：主存的整個地址與Cache中的每一個單元的標(biāo)志字段比較。優(yōu)點(diǎn)：沖突概率最低，Cache利用率最高。缺點(diǎn)：全比較而使查表速度難以提高，且控制線路復(fù)雜，成本太高。適宜小容量Cache。

2.直接映像方式

內(nèi)存中每一塊只能一一對應(yīng)到Cache的（唯一的）相應(yīng)位置上。僅將主存的區(qū)段號寫入Cache的標(biāo)志字段。比較：僅主存區(qū)段號=標(biāo)志字段內(nèi)容？訪問：主存區(qū)段內(nèi)偏移地址去訪問Cache一個單元。唯一對應(yīng)映像關(guān)系直接映像優(yōu)點(diǎn)：硬件控制電路簡單，只需容量較少的按地址訪問的區(qū)號標(biāo)志表存儲器，且訪問Cache與訪問區(qū)號表、比較區(qū)號表的操作同時進(jìn)行。直接映像缺點(diǎn)：最致命Cache塊沖突率高。只要兩個或以上的經(jīng)常使用的塊恰好被映像到Cache同一個塊位置上時，就會使Cache的命中率急劇下降。2.直接映像方式3.組相聯(lián)映像方式●內(nèi)存的一個區(qū)塊可以映像到Cache幾個特定的區(qū)塊中。

原理：將Cache空間和內(nèi)存地址空間都分成組，各組之間是直接映像，但組內(nèi)各塊則是全相聯(lián)映像。

當(dāng)分組中每一組塊數(shù)為“1”時，就成了直接映像；當(dāng)每一組塊數(shù)和Cache塊數(shù)相同時就成了全相聯(lián)映像。

優(yōu)點(diǎn)：是命中率比直接映像方式稍高。

缺點(diǎn)：是控制器比較復(fù)雜。6.6.3Cache

的數(shù)據(jù)更新方法★問題提出：Cache與內(nèi)存數(shù)據(jù)不一致。

數(shù)據(jù)傳送時，Cache更新，內(nèi)存未變；

DMA傳送時，內(nèi)存更新，Cache未變。

1.Cache已更新，內(nèi)存未更新

（1）通寫方式

CPU寫Cache時，Cache控制器立即寫對應(yīng)內(nèi)存。

6.6.3Cache

的數(shù)據(jù)更新方法★問題提出：Cache與內(nèi)存數(shù)據(jù)不一致。

數(shù)據(jù)傳送時，Cache更新，內(nèi)存未變；

DMA傳送時，內(nèi)存更新，Cache未變。

1.Cache已更新，內(nèi)存未更新

（1）通寫方式（2）緩沖通寫方式

Cache和內(nèi)存之間增加一個緩沖器。要改寫的數(shù)據(jù)先存在緩沖器中，在CPU進(jìn)入下一個操作時，緩沖器的內(nèi)容才被寫入內(nèi)存。

6.6.3Cache

的數(shù)據(jù)更新方法★問題提出：Cache與內(nèi)存數(shù)據(jù)不一致。