計算機組成原理知到智慧樹章節(jié)測試課后答案2024年秋肇慶學院

計算機組成原理知到智慧樹章節(jié)測試課后答案2024年秋肇慶學院第一章單元測試

馮·諾伊曼機工作方式的基本特點是（

）。

A:堆棧操作B:多指令流單數(shù)據(jù)流C:按地址訪問并順序執(zhí)行指令D:存儲器按內(nèi)容選擇地址

答案:按地址訪問并順序執(zhí)行指令從器件角度看，計算機經(jīng)歷了四代變化。但從系統(tǒng)結構看，至今絕大多數(shù)計算機仍屬于（

）型計算機。

A:并行B:馮.諾依曼C:智能

D:實時處理

答案:馮.諾依曼至今為止，計算機中的所有信息仍以二進制方式表示的理由是（

）。

A:節(jié)約元件；

B:信息處理方便；C:物理器件的性能決定

；D:運算速度快；

答案:物理器件的性能決定

；計算機的目標程序是（

）。

A:機器語言程序。B:匯編語言程序；

C:高級語言程序；D:C++語言程序；

答案:機器語言程序。在下面描述的匯編語言基本概念中，不正確的表述是（

）。

A:匯編語言對機器的依賴性高；B:對程序員的訓練要求來說，需要硬件知識；

C:用匯編語言編寫程序的難度比高級語言??；D:匯編語言編寫的程序執(zhí)行速度比高級語言快。

答案:用匯編語言編寫程序的難度比高級語言?。获T·諾依曼型計算機的設計思想主要是（

）。

A:二進制表示和微程序方式；B:二進制表示和存儲程序；C:局部性原理和并行性原理。D:微程序方式和存儲程序；

答案:二進制表示和存儲程序；假設執(zhí)行一個程序占用的時間tCPU=1s，時鐘頻率f

為300MHz，CPI

為4，則CPU系統(tǒng)的性能MIPS為（

）。

A:75B:25C:300D:4

答案:75機器字長指CPU一次能處理的數(shù)據(jù)位數(shù)。（

）

A:對B:錯

答案:對數(shù)字計算機的特點：數(shù)值由數(shù)字量（如二進制位）來表示，運算按位進行。（

）

A:對B:錯

答案:對在馮.諾依曼型計算機中指令和數(shù)據(jù)放在同一個存儲器。（

）

A:錯B:對

答案:對

第二章單元測試

浮點數(shù)的表示范圍和精度取決于（

）。

A:階碼的機器數(shù)形式和尾數(shù)的機器數(shù)形式B:階碼的位數(shù)和尾數(shù)的機器數(shù)形式C:階碼的位數(shù)和尾數(shù)的位數(shù)D:階碼的機器數(shù)形式和尾數(shù)的位數(shù)

答案:階碼的位數(shù)和尾數(shù)的位數(shù)計算機中表示地址時，采用（

）

。

A:補碼B:反碼C:原碼D:無符號數(shù)

答案:補碼運算器由許多部件組成，其核心部分是（

）。

A:算術邏輯運算單元B:累加寄存器C:多路開關D:數(shù)據(jù)總線

答案:算術邏輯運算單元設寄存器內(nèi)容為11111111，若它等于

+127，則為（

）。

A:移碼B:補碼C:原碼D:反碼

答案:移碼設機器數(shù)采用補碼形式（含l位符號位），若寄存器內(nèi)容為9BH，則對應的十進制數(shù)為（

）。

A:-27B:-101C:-97D:155

答案:-101設寄存器內(nèi)容為80H，若它對應的真值是

–

127，則該機器數(shù)是（

）。

A:補碼B:移碼C:原碼D:反碼

答案:反碼某機字長8位，采用補碼形式（其中1位為符號位），則機器數(shù)所能表示的范圍是（

）。

A:-128

～

+127；B:-127

～

127；C:-128

～

+128；D:-128

～

+128。

答案:-128

～

+127；在下述有關不恢復余數(shù)法何時需恢復余數(shù)的說法中，（

）是正確的。

A:最后一次余數(shù)為負時，要恢復一次余數(shù)；B:任何時候都不恢復余數(shù)。C:最后一次余數(shù)為正時，要恢復一次余數(shù)；D:最后一次余數(shù)為0時，要恢復一次余數(shù)；

答案:最后一次余數(shù)為負時，要恢復一次余數(shù)；某機字長32位，其中1位符號位，31位表示尾數(shù)。若用定點整數(shù)表示，則最大

正整數(shù)是（

）。

A:+（231-1）B:+232C:+（230-1）D:+231

答案:+（231-1）下列數(shù)中最大的數(shù)是（

）。

A:（152）10B:（98）16

C:（227）8

D:（10011001）2

答案:（10011001）2

有關運算器的描述，（

）是正確的。

A:只做算術運算B:只做加法C:只做邏輯運算D:既做算術運算又做邏輯運算

答案:既做算術運算又做邏輯運算

第三章單元測試

下面有關存儲器的描述中，正確的是（

）

A:在虛擬存儲器中，外存和主存以相同的方式工作，因此允許程序員比主存空間大得多的外存空間編程。B:存儲保護的目的是：在多用戶環(huán)境中，既要防止一個用戶程序出錯而破壞系統(tǒng)軟件或其他用戶程序。又要防止一個用戶訪問不是分配給他的主存區(qū)，以達到數(shù)據(jù)安全與保密的要求。C:CACHE和虛擬存儲器這兩種存儲器管理策略都利用了程序的局部性原理。D:多級存儲體系由

CACHE、主存和虛擬存儲器構成；

答案:存儲保護的目的是：在多用戶環(huán)境中，既要防止一個用戶程序出錯而破壞系統(tǒng)軟件或其他用戶程序。又要防止一個用戶訪問不是分配給他的主存區(qū)，以達到數(shù)據(jù)安全與保密的要求。；CACHE和虛擬存儲器這兩種存儲器管理策略都利用了程序的局部性原理。引入多道程序的目的在于（

）

A:提高實時響應速度B:充分利用存儲器C:充分利用CPU、減少CPU等待時間D:有利于代碼共享、減少主輔存信息交換量

答案:充分利用CPU、減少CPU等待時間虛擬段頁式存儲管理方案的特性為（

）

A:空間浪費小、存儲共享容易、存儲保護容易、能動態(tài)連接；B:空間浪費大、存儲共享不易、存儲保護容易、能動態(tài)連接；C:空間浪費小、存儲共享容易、存儲保護不易、不能動態(tài)連接；D:空間浪費大、存儲共享不易、存儲保護容易、不能動態(tài)連接；

答案:空間浪費小、存儲共享容易、存儲保護容易、能動態(tài)連接；下面關于半導體存儲器組織敘述中，錯誤的是（

）

A:一個存儲單元有一個編號，就是存儲單元地址。B:存儲器的核心部分是存儲體，由若干存儲單元構成。C:存儲單元由若干存放0和1的存儲元件構成。D:同一個存儲器中，每個存儲單元的寬度可以不同。

答案:同一個存儲器中，每個存儲單元的寬度可以不同。下面（

）存儲器是目前已經(jīng)被淘汰的存儲器。

A:磁芯存儲器B:半導體存儲器C:磁表面存儲器D:光盤存儲器

答案:磁芯存儲器如果SRAM

芯片的容量為1024*4位，則地址和數(shù)據(jù)引腳的數(shù)目分別是（

）。

A:10,

4B:5,

4C:5,

8D:10，8

答案:10,

4若計算機字長16位，主存空間地址大小是64KB，按字節(jié)編址，則主存尋址范圍是（

）

A:0~

64KB-1B:0~64K-1C:0~32KB-1D:0~32K-1

答案:0~64K-1需要定時刷新的半導體存儲芯片是（

）

A:EPROMB:SRAMC:DRAMD:Flash

Memory

答案:DRAM假定用若干個16K*8位的存儲器芯片組成一個64K*8位的存儲器，芯片內(nèi)個單元交叉編址，則地址BFFFH所在的芯片的最小地址為（

）。

A:0002HB:0000HC:0001HD:0003H

答案:0003H虛擬存儲器中的頁表有快表和慢表之分，下面關于頁表的敘述中正確的是（

）

A:快表采用了優(yōu)化的搜索算法，因此查找速度快。B:快表與慢表都存儲在主存中，但快表比慢表容量小。C:快表比慢表的命中率高，因此快表可以得到更多的搜索結果。D:快表采用快速存儲器件組成，按照查找內(nèi)容訪問，因此比慢表查找速度快。

答案:快表采用快速存儲器件組成，按照查找內(nèi)容訪問，因此比慢表查找速度快。

第四章單元測試

寄存器間接尋址方式中，操作數(shù)處在（

）。

A:堆棧B:程序計數(shù)器C:主存單元D:通用寄存器

答案:主存單元微程序控制器中，機器指令與微指令的關系是（

）。

A:每一條機器指令組成的程序可由一條微指令來執(zhí)行B:一條微指令由若干條機器指令組成C:每一條機器指令由一條微指令來執(zhí)行D:每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行

答案:每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行下面描述的RISC機器基本概念中正確的句子是（

）。

A:RISC機器有復雜的指令系統(tǒng)B:RISC機器不一定是流水CPUC:CPU配置很少的通用寄存器D:RISC機器一定是流水CPU

答案:RISC機器一定是流水CPU用以指定待執(zhí)行指令所在地址的是（

）。

A:指令寄存器B:數(shù)據(jù)計數(shù)器C:累加器D:程序計數(shù)器

答案:程序計數(shù)器水平型微指令的特點是（

）

A:一次可以完成多個操作B:微指令的操作控制字段不進行編碼C:微指令的格式較長。D:微指令的格式簡短

答案:一次可以完成多個操作變址尋址方式中，操作數(shù)的有效地址是（

）

A:變址寄存器內(nèi)容加上形式地址B:寄存器內(nèi)容加上形式地址。C:基址寄存器內(nèi)容加上形式地址（位移量）D:程序計數(shù)器內(nèi)容加上形式地址

答案:變址寄存器內(nèi)容加上形式地址指令寄存器的位數(shù)取決于（

）

A:指令字長B:存儲器的容量C:機器字長D:存儲字長

答案:指令字長下列敘述中（

）是正確的。

A:控制器產(chǎn)生的所有控制信號稱為微指令B:指令就是微指令。C:微處理器的程序稱為微程序D:微程序控制器比硬連線控制器更加靈活；

答案:微程序控制器比硬連線控制器更加靈活；直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是（

）

A:立即、間接、直接B:直接、間接、立即C:直接、立即、間接D:立即、直接、間接

答案:立即、直接、間接采用變址尋址可擴大尋址范圍，且（

）

A:變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變B:變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變C:變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變D:變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變

答案:變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變

第五章單元測試

在下面描述的流水CPU基本概念中,正確的表述是(

)。

A:流水CPU是以空間并行性為原理構成的處理器B:流水CPU是一種非常經(jīng)濟而實用的以時間并行技術為原理構造的處理器C:流水CPU一定是RISC機器D:流水CPU一定是多媒體CPU

答案:流水CPU是一種非常經(jīng)濟而實用的以時間并行技術為原理構造的處理器運算器雖由許多部件組成,但核心部分是(

)。

A:數(shù)據(jù)總線B:通用寄存器C:算術邏輯單元D:多路開關

答案:算術邏輯單元令周期是指(

)。

A:CPU執(zhí)行一條指令的時間B:CPU從主存取出一條指令的時間C:CPU從主存取出一條指令的時間加上執(zhí)行這條指令的時間D:時鐘周期時間

答案:CPU從主存取出一條指令的時間加上執(zhí)行這條指令的時間在CPU中跟蹤指令后繼地址的寄存器是(

)。

A:指令寄存器B:程序計數(shù)器C:主存地址寄存器D:狀態(tài)條件寄存器

答案:程序計數(shù)器運算器主要功能是進行(

)。

A:算術運算B:邏輯運算C:邏輯運算與算術運算D:初等函數(shù)的運算

答案:邏輯運算與算術運算某寄存器中的值有時是地址,因此只有計算機的(

)才能識別它。

A:判斷程序B:譯碼器C:時序信號D:指令

答案:指令流水CPU是由一系列叫做“段”的處理線路所組成的,和具備m個并行部件的CPU相比,一個m段流水CPU(

)。

A:吞吐能力小于前者的吞吐能力B:吞吐能力大于前者的吞吐能力C:具備同等水平的吞吐能力D:不具備同等水平的吞吐能力

答案:具備同等水平的吞吐能力由于CPU內(nèi)部的操作速度較快,而CPU訪問一次主存所花的時間較長,因此機器周期通常用(

)來規(guī)定。

A:主存中讀取…個數(shù)據(jù)字的平均時間B:主存中讀取一個數(shù)據(jù)字的最長時間C:主存中寫人一個數(shù)據(jù)字的平均時間D:主存中讀取一個指令字的最短時間

答案:主存中讀取一個指令字的最短時間異步控制常用于(

)作為其主要控制方式。

A:微型機的CPU控制中B:在單總線結構計算機中訪問主存與外圍設備時C:微程序控制器中D:組合邏輯控制的CPU中

答案:在單總線結構計算機中訪問主存與外圍設備時同步控制是(

)。

A:由統(tǒng)一時序信號控制的方式B:所有指令控制時間都相同的方式C:只適用于外圍設備控制的方式D:只適用于CPU控制的方式

答案:由統(tǒng)一時序信號控制的方式請在以下敘述中選取兩個正確描述的句子是(

)。

(1)同一個CPU周期中,可以并行執(zhí)行的微操作叫相容微操作。

(2)同一個CPU周期中,不可以并行執(zhí)行的微操作叫相容微操作。

(3)同一個CPU周期中,可以并行執(zhí)行的微操作叫相斥徽操作。

(4)同一個CPU周期中,不可以并行執(zhí)行的微操作叫相斥微操作。

A:(1)(4)B:(2)(3)C:(2)(4)D:(1)(3)

答案:(1)(4)水平型微指令與垂直型微指令相比，(

)。

A:后者一次只能完成一個操作B:兩者都能一次完成多個操作C:前者一次只能完成一個操作D:兩者都是一次只能完成一個操作

答案:后者一次只能完成一個操作

第六章單元測試

計算機的若干功能部件之間不可能采用全互聯(lián)形式，因此就需要有公共的信息通道，即總線。（

）

A:對B:錯

答案:對內(nèi)部總線是CPU內(nèi)部連接各寄存器及運算器部件之間的總線。（

）

A:對B:錯

答案:對系統(tǒng)總線是中低速I/O設備相互連接的總線。（

）

A:對B:錯

答案:錯為使不同廠家生產(chǎn)的相同功能部件可以互換使用，需要進行系統(tǒng)總線的標準化工作。（

）

A:錯B:對

答案:對三種集中式總線控制中，對電路故障最敏感方式（

）。

A:鏈式查詢B:獨立請求C:計數(shù)器定時查詢

答案:鏈式查詢計算機系統(tǒng)中，傳輸信息基本有三種方式（

）。

A:并行傳送B:分時傳送C:串行傳送D:分頻傳送

答案:并行傳送；分時傳送；串行傳送

第七章單元測試

磁盤陣列RAID，設計理念是用多個小容量磁盤代替一個大容量磁盤。（

）

A:錯B:對

答案:對光盤的記錄根據(jù)透射光源有無，進行光電轉(zhuǎn)換，即可讀出記錄信息。（

）

A:對B:錯

答案:錯依據(jù)圓周長=2πγ得知，磁盤之外道較內(nèi)道長，所以，外道儲存信息量比較多。。（

）

A:對B:錯

答案:錯磁盤cache是為了彌補慢速磁盤和主存之間速度上的差異。（

）

A:對B:錯

答案:對磁光盤是利用熱磁效應原理寫入數(shù)據(jù)。（

）

A:對B:錯

答案:對磁帶以及磁盤的數(shù)據(jù)采用訪問方式分別為（

）。

A:磁帶采用隨機訪問方式，磁盤采用順序訪問方式B:磁帶采用順序訪問方式，磁盤采用順序訪問方式C:磁帶采用隨機訪問方式，磁盤采用隨機訪問方式D:磁帶采用順序訪問方式，磁盤采用隨機訪問方式

答案:磁帶采用順序訪問方式，磁盤采用隨機訪問方式活動頭磁盤存儲中，信息寫入或讀出磁盤是以何種方式進行（

）。

A:串并方式B:串行方式C:并串方式。D:并行方式

答案:串行方式在磁盤和磁帶兩種磁表面存儲器中，存取時間與存儲單元的物理位置有關，按存儲方式分（

）。

A:二者都是串行存取B:二者都是并行存取。C:磁帶是部分串行存取，磁盤是并行存取D:磁盤是部分串行存取，磁帶是串行存取

答案:磁盤是部分串行存取，磁帶是串行存取外圍設備（磁盤）基本組成，包括（

）。

A:控制電路B:存儲介質(zhì)C:驅(qū)動裝置D:代碼轉(zhuǎn)換

答案:控制電路；存儲介質(zhì)；驅(qū)動裝置

第八章單元測試

DMA方式，既然能用于高速外圍設備的信息傳送，也就能代替中斷方式。（

）

A:對B:錯

答案:錯DMA和CPU必須分時使用總線。（

）

A:對B:錯

答案:對DMA訪問主存時，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問結束后，CPU再恢復工作，這種情況稱作，停止CPU訪問主存。（

）

A: