第四章 組合邏輯電路(2).ppt

1、主講： 廖紅 時(shí) 間：2011年4月30日,第四章 組合邏輯電路（2）,數(shù)字電子技術(shù)基礎(chǔ)講義,上節(jié)小結(jié),組合電路的特點(diǎn)：在任何時(shí)刻的輸出只取決于當(dāng)時(shí)的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。實(shí)現(xiàn)組合電路的基礎(chǔ)是邏輯代數(shù)和門電路。 組合電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖等5種方法來描述，它們在本質(zhì)上是相通的，可以互相轉(zhuǎn)換。,復(fù)習(xí),上節(jié)小結(jié),組合電路的分析步驟：邏輯圖寫出邏輯表達(dá)式邏輯表達(dá)式化簡列出真值表邏輯功能描述。 組合電路的設(shè)計(jì)步驟：列出真值表寫出邏輯表達(dá)式或畫出卡諾圖邏輯表達(dá)式化簡和變換畫出邏輯圖。,復(fù)習(xí),在許多情況下，如果用中、大規(guī)模集成電路來實(shí)現(xiàn)組合函數(shù)，可以取

2、得事半功倍的效果。,復(fù)習(xí),4.3 若干常用的組合電路（MSI）,4.3.1 編碼器,4.3.3 加法器,4.3.4 數(shù)值比較器,4.3.2 譯碼器,4.3.5 數(shù)據(jù)選擇器,第一部分 常用組合邏輯電路編碼器,4.3.1 編碼器,（1） 二進(jìn)制編碼器,（2） 二-十進(jìn)制編碼器,編碼器概述,實(shí)現(xiàn)編碼操作的電路稱為編碼器。,普通編碼器,特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號。 例：3位二進(jìn)制普通編碼器,（1） 二進(jìn)制編碼器,1、3位二進(jìn)制編碼器,輸入8個(gè)互斥的信號輸出3位二進(jìn)制代碼,真值表,3位普通編碼器,步驟1：列真值表,步驟2：根據(jù)真值表進(jìn)行化簡,3位普通編碼器,步驟3：繪制電路圖（用或門電路實(shí)現(xiàn)）

3、,3位普通編碼器,步驟3：繪制電路圖（ 與非門實(shí)現(xiàn)）,3位普通編碼器,特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。 例：8線-3線優(yōu)先編碼器 （設(shè)I7優(yōu)先權(quán)最高I0優(yōu)先權(quán)最低）,優(yōu)先編碼器,照此推出其他2個(gè)來,輸入 低電平,實(shí)例：74HC148,輸入使能端,輸出使能端,片選輸出端,輸出 反碼,選通信號,選通信號,附加輸出信號,為0時(shí)，電路工作無編碼輸入,為0時(shí)，電路工作有編碼輸入,相關(guān)公式,附加輸出信號的狀態(tài)及含意,片選擴(kuò)展輸出端,使能端,使能輸出端,控制端擴(kuò)展功能舉例：,例：用兩片8線-3線優(yōu)先編碼器 16線-4線優(yōu)先編碼器 其中， 的優(yōu)先權(quán)最高 ,第一片為高優(yōu)

4、先權(quán) 只有(1)無編碼輸入時(shí)，(2)才允許工作 第(1)片 時(shí)表示對 的編碼 低3位輸出應(yīng)是兩片的輸出的“或”,0,1 0 1,1,封鎖,1 1 1,0,1,0 1 0,全高,1 1 1,0,使能,1 0 1,1,0,0 1 0,0,全高,1 1 1,0,使能,0 1 0,1,0,1 0 1,0,（2） 二-十進(jìn)制編碼器,1、8421 BCD碼編碼器,輸入10個(gè)互斥的數(shù)碼輸出4位二進(jìn)制代碼,真值表,2、8421 BCD碼優(yōu)先編碼器,真值表,邏輯表達(dá)式,邏輯圖,邏輯表達(dá)式,邏輯圖,3、集成10線-4線優(yōu)先編碼器,本節(jié)小結(jié),用二進(jìn)制代碼表示特定對象的過程稱為編碼；實(shí)現(xiàn)編碼操作的電路稱為編碼器。 編

5、碼器分二進(jìn)制編碼器和十進(jìn)制編碼器，各種譯碼器的工作原理類似，設(shè)計(jì)方法也相同。集成二進(jìn)制編碼器和集成十進(jìn)制編碼器均采用優(yōu)先編碼方案。,4.3.2 譯碼器,（1）二進(jìn)制最小項(xiàng)譯碼器 用譯碼器設(shè)計(jì)組合邏輯函數(shù),（2）二-十進(jìn)制BCD譯碼器,（4）顯示譯碼器,（3）代碼轉(zhuǎn)換譯碼器,把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。,（1） 二進(jìn)制最小項(xiàng)譯碼器,設(shè)二進(jìn)制最小項(xiàng)譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。,二進(jìn)制最小項(xiàng)譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。,1、3線-

6、8線二進(jìn)制最小項(xiàng)譯碼器,真值表,輸入：3位二進(jìn)制代碼 輸出：8個(gè)互斥的信號,圖 3位二進(jìn)制（3線8線）譯碼器的框圖,邏輯表達(dá)式,邏輯圖,電路特點(diǎn)：與門組成的陣列,2、集成二進(jìn)制最小項(xiàng)譯碼器74LS138,A2、A1、A0為二進(jìn)制譯碼輸入端， 為譯碼輸出端（低電平有效），S1、 、為選通控制端。當(dāng)S11、 時(shí)，譯碼器處于工作狀態(tài)；當(dāng)S10、時(shí)，譯碼器處于禁止?fàn)顟B(tài)。,輸出端為與非門（低電平有效）,功能表,輸入：自然二進(jìn)制碼,輸出：低電平有效,如何實(shí)現(xiàn) 74LS138的級聯(lián),用兩片74LS138接成的4線16線譯碼器？,3、74LS138的級聯(lián),圖：用兩片74LS138接成的4線16線譯碼器,1,禁

7、止,工作,0,0,1,0,1 1 1 1 1 1 1 1,3、74LS138的級聯(lián),圖：用兩片74LS138接成的4線16線譯碼器,0,工作,禁止,0,0,1,0,1 1 1 1 1 1 1 1,4,基本原理,二進(jìn)制最小項(xiàng)譯碼器的主要特點(diǎn)：,n位二進(jìn)制最小項(xiàng)譯碼器的輸出給出了n變量的全部最小項(xiàng)。即：,任何組合邏輯函數(shù)可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式表示。 用n變量二進(jìn)制最小項(xiàng)譯碼器和或門或者與非門，能獲得任何形式輸入變量數(shù)不大于n的組合邏輯函數(shù)。,4、用二進(jìn)制最小項(xiàng)譯碼器實(shí)現(xiàn)組合邏輯函數(shù),或,（i = 0,1,2,2n-1）,非74LS138,用74LS138實(shí)現(xiàn)多輸出端組合邏輯函數(shù),用74LS13

8、8實(shí)現(xiàn)多輸出端組合邏輯函數(shù),用74LS138實(shí)現(xiàn)多輸出端組合邏輯函數(shù),例3. 用二進(jìn)制最小項(xiàng)譯碼器74LS138和門電路實(shí)現(xiàn)一位全加器。 它能將兩個(gè)二進(jìn)制數(shù)及來自低位的進(jìn)位進(jìn)行相加，并產(chǎn)生 和數(shù)與進(jìn)位數(shù)。,解： 分析設(shè)計(jì)要求。列出真值表（或K.M）。 設(shè)在第i位的兩個(gè)二進(jìn)制數(shù)相加，設(shè)被加數(shù)為Ai ，加數(shù)為Bi ，來自低位的進(jìn)位數(shù)為Ci-1 。輸出本位和為Si ，向高位的進(jìn)位數(shù)為Ci 。全加器的真值表：,寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，并變換為與非-與非形式。,畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)全加器的接線圖。,例4. 用二進(jìn)制最小項(xiàng)譯碼器74LS138和門電路實(shí)現(xiàn)一位全減器。 它能將兩個(gè)二進(jìn)制數(shù)及來自低

9、位的借位進(jìn)行相減，并產(chǎn)生 差與借位數(shù)。,解： 分析設(shè)計(jì)要求。列出真值表（或K.M）。 設(shè)在第i位的兩個(gè)二進(jìn)制數(shù)相減，設(shè)被減數(shù)為Ai ，減數(shù)為Bi ，來自低位的借位數(shù)為Ci-1 。輸出本位差為Si ，向高位的借位數(shù)為Ci 。全減器的真值表：,函數(shù)對照法： 將Si 、Ci 式和74LS138的輸出表達(dá)式 進(jìn)行比較。 設(shè)AiA2、BiA1、Ci-1A0 ，比較后得 ：,寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式。,（i = 0,1,2,2n-1）,畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)全加器的接線圖。,用譯碼器實(shí)現(xiàn)邏輯函數(shù)的方法,二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；

10、輸出的是與10個(gè)十進(jìn)制數(shù)字相對應(yīng)的10個(gè)信號，用Y9Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。,（2） 二-十進(jìn)制BCD碼譯碼器,1、8421 BCD碼譯碼器,把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號的電路，稱為二-十進(jìn)制譯碼器。,真值表,邏輯表達(dá)式,邏輯圖,將與門換成與非門，則輸出為反變量，即為低電平有效。,、集成8421 BCD碼譯碼器74LS42,（3） 代碼轉(zhuǎn)換譯碼器,1、用MSI設(shè)計(jì)代碼轉(zhuǎn)換電路,例1. 設(shè)計(jì)4位循環(huán)碼轉(zhuǎn)換為4位BCD8421碼的代碼轉(zhuǎn)換電路,例2. 設(shè)計(jì)4位BCD8421碼轉(zhuǎn)換為4位循環(huán)碼的代碼轉(zhuǎn)換電路,格雷碼(Gra

11、y code),又叫循環(huán)二進(jìn)制碼或反射二進(jìn)制碼,所有相鄰整數(shù)在它們的數(shù)字表示中只有一個(gè)數(shù)字不同。它在任意兩個(gè)相鄰的數(shù)之間轉(zhuǎn)換時(shí)，只有一個(gè)數(shù)位發(fā)生變化。它大大地減少了由一個(gè)狀態(tài)到下一個(gè)狀態(tài)時(shí)邏輯的混淆。另外由于最大數(shù)與最小數(shù)之間也僅一個(gè)數(shù)不同，故通常又叫格雷反射碼或循環(huán)碼。 二進(jìn)制碼-格雷碼（編碼）：從最右邊一位起，依次將每一位與左邊一位異或(XOR)，作為對應(yīng)格雷碼該位的值，最左邊一位不變(相當(dāng)于左邊是0)； 格雷碼-二進(jìn)制碼（解碼）：從左邊第二位起，將每位與左邊一位解碼后的值異或，作為該位解碼后的值（最左邊一位依然不變）. 格雷碼無權(quán),設(shè)計(jì)4位BCD8421碼轉(zhuǎn)換為4位循環(huán)碼的代碼轉(zhuǎn)換電路,

12、2、用二進(jìn)制譯碼器實(shí)現(xiàn)碼制變換,十進(jìn)制碼,8421碼,十進(jìn)制碼,余3碼,十進(jìn)制碼,2421碼,（4） 顯示譯碼器,用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。,1、數(shù)碼顯示器,b=c=f=g=1，a=d=e=0時(shí),c=d=e=f=g=1，a=b=0時(shí),共陰極,哪一個(gè)是共陰極？共陽極？,2、顯示譯碼器,真值表僅適用于共陰極LED,真值表,a的卡諾圖,b的卡諾圖,c的卡諾圖,d的卡諾圖,e的卡諾圖,f的卡諾圖,g的卡諾圖,邏輯表達(dá)式,邏輯圖,2、集成顯示譯碼器74LS48,引腳排列圖,功能表,輔助端功能,3、數(shù)碼顯示電路的動(dòng)態(tài)滅零,?,I,O,本節(jié)小結(jié),把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)際上譯碼器就是把一種代碼轉(zhuǎn)換為另