2009計(jì)算機(jī)組成原理期末考試A卷.doc

;. 信息學(xué)院本科生20082009學(xué)年第2學(xué)期計(jì)算機(jī)組成原理課程期末考試試卷（A卷）一 、選擇題（本題共30分，每小題1.5分）1. 馮諾伊曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是_。A指令操作碼的譯碼結(jié)果B指令和數(shù)據(jù)的尋址方式C指令周期的不同階段D指令和數(shù)據(jù)所在的存儲(chǔ)單元2. IEEE754標(biāo)準(zhǔn)32位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為8位，尾數(shù)為23位，則它所能表示的最大規(guī)格化正數(shù)為_。A（2223）2127B（1223）2127C（2223）2225D21272233. 4片74181ALU和1片74182CLA器件配合，具有如下進(jìn)位傳遞功能_。A行波進(jìn)位B組內(nèi)先行進(jìn)位，組間先行進(jìn)位C組內(nèi)先行進(jìn)位，組間行波進(jìn)位D組內(nèi)行波進(jìn)位，組間先行進(jìn)位4. 在規(guī)格化數(shù)表示中，保持其它方面不變，將階碼部分的移碼表示改為補(bǔ)碼表示，將會(huì)使數(shù)的表示范圍_。A增大B減少C不變D以上都不對(duì)5. 動(dòng)態(tài)RAM的刷新是以_為單位進(jìn)行的。A存儲(chǔ)單元B行C列D存儲(chǔ)位6. 某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到Cache的組號(hào)是_。A0B2C4D67. 假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成。某程序執(zhí)行過(guò)程中訪存1000次，其中訪問(wèn)Cache缺失（未命中）50次，則Cache的命中率是_。A5 B9.5C50D958. 計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的主要目的是_。A便于讀寫數(shù)據(jù)B減小機(jī)箱的體積C便于系統(tǒng)升級(jí)D解決存儲(chǔ)容量、價(jià)格和存取速度之間的矛盾9. 下列關(guān)于RISC的敘述中，錯(cuò)誤的是_。ARISC普遍采用微程序控制器BRISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成CRISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多DRISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少10. 某計(jì)算機(jī)的指令流水線由4個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是_。A90nsB80nsC70nsD60ns11. 某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一字節(jié)位操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是_。A2006HB2007HC2008HD2009H12. 寄存器間接尋址方式中，操作數(shù)處于_中。A通用寄存器B主存單元C程序計(jì)數(shù)器D堆棧13. 假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是_。A10MB/sB20 MB/sC40 MB/sD80 MB/s14. 以RS-232為接口，進(jìn)行7位ASCII碼字符傳送，帶有一位奇校驗(yàn)位和兩位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為_。A960B873C1371D48015. 中斷向量地址是_。A子程序入口地址B中斷服務(wù)程序入口地址C中斷服務(wù)程序入口地址的地址D中斷返回地址16. 下列不屬于程序控制指令的是_。A無(wú)條件轉(zhuǎn)移指令B條件轉(zhuǎn)移指令C中斷隱指令D循環(huán)指令17. DMA方式中，周期“竊取”是竊取一個(gè)_。A指令周期BCPU周期C存取周期D時(shí)鐘周期18. 采用擴(kuò)展操作碼的重要原則是_。A操作碼長(zhǎng)度可變B使用頻度高的指令采用短操作碼C使用頻度低的指令采用短操作碼D滿足整數(shù)邊界原則19. 微程序存放在_中。A內(nèi)存儲(chǔ)器B控制存儲(chǔ)器C通用寄存器D指令寄存器20. 為提高存儲(chǔ)器存取效率，在安排磁盤上信息分布時(shí)，通常是_。A存滿一面，再存另一面B盡量將同一文件存放在一個(gè)扇區(qū)或相鄰扇區(qū)的各磁道上C盡量將同一文件存放在不同面的同一磁道上D上述方法均有效二 、（本題共18分）已知被乘數(shù)，乘數(shù)。試按規(guī)格化浮點(diǎn)乘法規(guī)則，求。要求：階碼用移碼4位（含1位符號(hào)）表示，尾數(shù)用補(bǔ)碼6位（含1位符號(hào)）表示。寫出計(jì)算步驟和豎式，用補(bǔ)碼一位乘法比較（Booth）乘法規(guī)則計(jì)算尾數(shù)乘積。三 、（本題共17分）某機(jī)器中，已知配有一個(gè)地址空間位0000H1FFFH（16進(jìn)制）字長(zhǎng)16位的ROM區(qū)域?，F(xiàn)在再用RAM芯片（8K8位）形成16K16位的RAM區(qū)域，起始地址為2000H。假設(shè)RAM芯片有和信號(hào)控制端。CPU地址總線為A15A0，數(shù)據(jù)總線為D15D0，控制信號(hào)為（讀寫），（當(dāng)存儲(chǔ)器進(jìn)行讀或?qū)懖僮鲿r(shí)，該信號(hào)指示地址總線上的地址是有效的）。要求按步驟畫出存儲(chǔ)器與CPU的連接圖（包括地址譯碼方案）。四 、（本題共15分）設(shè)某機(jī)有4個(gè)中斷源1、2、3、4，其響應(yīng)優(yōu)先級(jí)按1234降序排列，現(xiàn)要求將中斷處理次序改為4132。要求寫出各中斷源的屏蔽字，并根據(jù)下圖給出的4個(gè)中斷源的請(qǐng)求時(shí)刻，畫出CPU執(zhí)行程序的軌跡（設(shè)每個(gè)中斷源的中斷服務(wù)程序時(shí)間均為20us）。五 、（本題共20分）某計(jì)算機(jī)字長(zhǎng)16位，采用16位定長(zhǎng)指令字結(jié)構(gòu)，部分通路結(jié)構(gòu)如下圖所示，圖中所有控制信號(hào)為1時(shí)表示有效、為0時(shí)表示無(wú)效，例如控制信號(hào)MDRinE為1表示允許數(shù)據(jù)從DB打入MDR，MDRin為1表示允許數(shù)據(jù)從內(nèi)總線打入MDR。假設(shè)MAR的輸出一直處于使能狀態(tài)。加法指令“ADD (R1), R0”的功能為(R0)+(R1)(R1)，即將R0中的數(shù)據(jù)與R1的內(nèi)容所指主存單元的數(shù)據(jù)相加，并將結(jié)果送入R1的內(nèi)容所指主存單元中保存。;.下表給出了上述指令取指和譯碼階段每個(gè)節(jié)拍（時(shí)鐘周期）的功能和有效控制信號(hào)。時(shí)鐘功能有效控制信號(hào)C1MAR (PC)PCout, MARinC2MDR M (MAR)PC (PC) +