集成電路基礎實驗cadence反相器設計

1、題目：反相器分析與設計姓名：白進寶學院：微電子與固體電子學院學號：201722030523簽名：教師簽名：摘要 CMOS指互補金屬氧化物(PMOS管和NMOS管)共同構成的互補型MOS集成電路制造工藝，它的特點是低功耗。由于CMOS中一對MOS組成的門電路在瞬間看，要么PMOS導通，要么NMOS導通，要么都截至，比線性的三極管(BJT)效率要高得多，因此功耗很低。本次設計的是反相器，通過電路搭建前仿真，實現(xiàn)其功能。然后進行版圖設計，提取寄生參數(shù)后進項后仿真。關鍵詞：CMOS、反相器、低功耗、集成電路版圖1、技術指標要求面積：100um2速度：大于1GHz功耗：功耗與電源電壓、工作速度、負載等諸

2、多因素有關。2、電路搭建工藝庫：smic18mmrf器件參數(shù)：設置NMOS與PMOS寬長比。電路結構：如圖，電路結構。有兩級反相器組成，第二級為負載，因為在實際電路中電路都是帶載的。 分別作NMOS和PMOS的直流輸出特性曲線，NMOS的閾值電壓大約為0.5V左右，PMOS的閾值電壓大約為0.6V左右。3、仿真（1）進行直流傳輸特性仿真分析圖一電源電壓為5V，圖二電源電壓為2V?？梢钥吹綀D二的特性比圖一好，這是由于降低的電壓，從而使特性變好。繼續(xù)降低電源電壓為1V后，特性更好。但是當降到200mV時，特性反而變差。這是由于當電壓降到接近于閾值電壓或更低時，管子無法導通，性能變差。 （2）瞬態(tài)特

3、性分析瞬態(tài)特性分析，反相器實現(xiàn)非門的功能。將時間軸拉長，可以看到當輸出反向時，存在一個過沖現(xiàn)象，這是由于柵漏電容造成。 （3）工作頻率分析上圖為反相器沒有帶負載的情況下測出的下降時間，下圖為帶一個反相器測出的下降時間。從而我們可以得出電路的扇出越多，性能越差，所以在數(shù)字電路中，我們盡量將扇出控制在4以內。更多的扇出將通過組合電路多級實現(xiàn)。 由圖可得上升時間為23.85ps，下降時間為29.25ps。工作頻率1/（2max（上升時間，下降時間）17GHz（4）功耗分析如以上兩幅圖，分別在電源電壓5V和2V的情況下動態(tài)電流分析。5V時電流峰值為1mA左右，2V時電流峰值為300uA左右。4、版圖版

4、圖設計是將模擬優(yōu)化后的電路轉化成一系列幾何圖形，這些幾何圖形包含了集成電路尺寸大小、各層拓撲定義等有關元件的物理信息。如圖為在cadence版圖軟件中繪制的反相器的版圖。面積為20um10um=200um25、后仿真以上兩幅圖為后仿真的交流仿真圖。由圖可得上升時間為82.33ps，下降時間為70.69ps。工作頻率1/（2max（上升時間，下降時間）6.07GHz。顯然畫出版圖提取寄生參數(shù)后性能變差，工作頻率變小。 左圖為前仿真的直流輸出特性曲線，右圖為后仿真的直流輸出特性曲線，通過對比可以看出，兩者區(qū)別不大。6、對比技術指標完成情況（1）工作速度。前仿真的速度為17GNz，后仿真的速度為6G

5、Hz，設計指標為1GNz。（2）面積。版圖的面積為200um2，設計指標為100um2，與設計指標有一定差距。（3）功耗。降低電源電壓可以降低功耗，通過以上仿真可以看出電壓由5V變?yōu)?V后動態(tài)電流也急劇下降。減小輸入信號的上升下降時間也可以降低功耗。7、總結本次設計大反相器部分指標達到了設計要求，部分沒有達到設計要求。（1）在直流傳輸特性分析中減小電壓能一定程度上提高性能。但是當降到200mV時，特性反而變差。這是由于當電壓降到接近于閾值電壓或更低時，管子無法導通，性能變差。(2)在進行動態(tài)仿真時，當輸出反向時，存在一個過沖現(xiàn)象，這是由于柵漏電容造成，是由于器件本身的寄生參數(shù)造成的。在降低電壓的同時這個過沖現(xiàn)象就會越來越明顯。(3) 進行直流傳輸特性仿真分析時，降低電壓從而使特性變好。繼續(xù)降低電源電壓為1V后，特性更好。但是當降到200mV時，特性反而變差。從NMOS和PMOS的直流輸出特性曲線看出NMOS的閾值電壓大約為0.5V左右，PMOS的閾值電壓大約為0.6V左右。當電壓降到接近于閾值電壓或更低時，管子無法