河科大微機原理第2章1A.ppt

1、1,2 8086微處理器,微處理器（Micro Processing Unit），即微型化的中央處理器。中央處理器CPU的英文全稱是Central Processing Unit。早期微處理器以MPU表示，以區(qū)別于大型主機的多芯片CPU。但現(xiàn)在已經(jīng)不加區(qū)分，都用CPU表示。,2,CPU性能指標,主頻：即微處理器時鐘頻率。如Pentium4 2GHz 同系列的微處理器，主頻越高，速度越快。 但主頻相同的微處理器，速度不一定都相同，因結構有差異 外頻：微處理器外部總線工作頻率。如Pentium4 2GHz的外頻為400MHz 地址線寬度：決定訪存空間。如36位地址線訪問236=64GB存儲單元 數(shù)

2、據(jù)線寬度：決定了字長，決定微處理器與外部存儲器、輸入/輸出部件之間一次交換的二進制數(shù)據(jù)位數(shù)。如8、16、32、64位。,3,高速度緩存(CACHE)：L1/L2 Write-through緩存，只對讀有效 write-back緩存，對讀寫都有效 內(nèi)置協(xié)處理器：加快數(shù)值運算 超標量結構：一個時鐘周期內(nèi)執(zhí)行一條以上的指令。 低標量結構：一條指令至少需要一個以上的時鐘周期 工作電壓：微處理器正常工作所需要的電壓，早期為5V，后來有3.3V,2.8V,1.5V等。 制造工藝：晶體管之間的最小線距， 0.35m, 0.25m, 0.18m, 0.13m,45nm,32nm等,4,8086/8088微處理

3、器,8086：Intel系列的16位微處理器，16條數(shù)據(jù)線、20條地址線，可尋址地址范圍220=1MB，8086工作時，只要一個 5V 電源和一個時鐘，時鐘頻率為5MHz 。 8088：內(nèi)部與8086兼容，也是一個16位微處理器，只是外部數(shù)據(jù)總線為8位，所以稱為準16位微處理器。它具有包括乘法和除法的16位運算指令，所以能處理16位數(shù)據(jù)，還能處理8位數(shù)據(jù)。8088有20根地址線，所以可尋址的地址空間達220即1M字節(jié)。,5,2.1 8086CPU的內(nèi)部結構,1. 8086CPU的組成,CPU,EU,BIU,16位通用寄存器組 （AX、BX、CX、DX、SP、BP、SI、DI） 算術邏輯單元AL

4、U EU控制器 標志寄存器FLAG,段寄存器組 （CS、DS、SS、ES） 指令指針I(yè)P 地址加法器 指令隊列 總線接口控制邏輯,6,8086的內(nèi)部結構,1 2 3 4,內(nèi)部暫存器,IP,ES,SS,DS,CS,輸入/輸出控制電路,外部總線,執(zhí)行部分控制電路,ALU,標志寄存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用 寄存器,地址加法器,指令隊列,執(zhí)行部件 （EU),總線接口部件 （BIU),16位,20位,8位,8位,返回,7,8,一 、執(zhí)行部件EU（功能為負責指令的執(zhí)行）,作用： 1）從指令隊列中取出指令。 2）對指令進行譯碼，發(fā)出相應的控制信號。 3

5、）接收由總線接口送來的數(shù)據(jù)或發(fā)送數(shù)據(jù)至接口。 4）進行算術邏輯運算。,9,執(zhí)行部件的組成,（1）四個數(shù)據(jù)寄存器AX、BX、CX、DX。 四個數(shù)據(jù)寄存器都是16位或作兩個8位來使用。,10,（2）地址指針寄存器和變址寄存器 SP、BP、SI、DI，都是16位寄存器，可存放數(shù)據(jù)，常用來存放邏輯地址的偏移量，是形成20位物理地址的其中一部分。,SP：堆棧指針，是棧頂?shù)钠屏俊?BP：基址指針，存放堆棧數(shù)據(jù)區(qū)基址的偏移地址。 SI：源變址寄存器，存放源操作數(shù)地址的偏移量。 DI：目的變址寄存器，存放目的操作數(shù)地址的偏移量,11,AX,BX,CX,DX,目的變址指針(Destination Index)

6、,DI,源變址指針(Source Index),SI,基址指針(Base Pointer),BP,堆棧指針(Stack Pointer),SP,數(shù)據(jù)寄存器(Data),計數(shù)寄存器(Count),基址寄存器(Base),累加器(Accumulator),12,一般，通用寄存器可以用于任何指令的任意操作，可以相互替換 16位的數(shù)據(jù)寄存器可分解為2個8位使用，是同一個物理介質(zhì) 地址寄存器不能分解為8位使用 有些操作規(guī)定只能使用某個寄存器，即寄存器的特殊用法,13,通用寄存器的特殊用法(默認用法),14,（3）算術邏輯單元ALU 完成8位或者16位二進制算術和邏輯運算，計算偏移量。 （4）數(shù)據(jù)暫存寄存

7、器 協(xié)助ALU完成運算，暫存參加運算的數(shù)據(jù)。 （5）執(zhí)行部件的控制電路 從總線接口的指令隊列取出指令操作碼，通過譯碼電路分析，發(fā)出相應的控制命令，控制ALU數(shù)據(jù)流向。,15,（6）標志寄存器,D15,OF DF IF TF SF ZF AF PF CF,進借位標志,奇偶標志,半進借位標志,零標志,符號標志,單步中斷,中斷允許,方向標志,溢出標志,1-有進、借位 0-無進、借位,1-低8位有偶數(shù)個1 0-低8位有奇數(shù)個1,1-低4位向高4位有進、借位 0-低4位向高4位無進、借位,1-結果為0 0-結果不為0,16位寄存器，其中有7位未用。,唯一能按位操作的寄存器,D0,狀態(tài)標志 控制標志,16

8、,二、總線接口部件（BIU）,BIU負責與 M、I/O 端口傳送數(shù)據(jù)、地址。 訪問存儲器時，需要生成20位的物理地址； 要不斷從內(nèi)存中取指令并送到指令隊列； CPU執(zhí)行指令時，要配合執(zhí)行部件從指定的內(nèi)存單元或者外設端口中取數(shù)據(jù)，并將數(shù)據(jù)傳送給執(zhí)行部件；或把執(zhí)行部件的操作結果傳送給指定的M或I/O口,17,總線接口部件的組成： （1）四個段地址寄存器 CS，16位代碼段寄存器； DS，16位數(shù)據(jù)段寄存器； ES，16位附加段寄存器； SS，16位堆棧段寄存器。,18,4個16位段寄存器CS、DS、SS、ES用來識別當前可尋址的四個段，每個段的功能各不相同 CS：Code Segment Regi

9、ster代碼段寄存器，指示當前執(zhí)行程序所在存儲器的區(qū)域 DS：Data Segment Register數(shù)據(jù)段寄存器，指示當前程序所用數(shù)據(jù)的存儲器區(qū)域。 SS：Stack Segment Register堆棧段寄存器，指示當前程序所用之堆棧位于的存儲器區(qū)域 ES：Extra Segment Register附加段寄存器，指示當前程序所用數(shù)據(jù)的另外存儲器區(qū)域，在字符串操作中常用到,19,注意：DS、SS和ES寄存器的內(nèi)容可由程序設置，而CS寄存器的內(nèi)容不能用程序設置,20,（2）指令指針寄存器IP IPInstruction Pointer指令指針寄存器 用來存儲代碼段中指令的偏移地址; 程序運

10、行過程中IP始終指向下一次要取出的指令偏移地址 通常不能被直接訪問，也不能直接賦值，指令中不會出現(xiàn)IP。,21,(3)指令隊列緩沖器,8088為4字節(jié)，8086為6字節(jié)。為FIFO(先進先出)結構 指令隊列至少保持有一條指令，且只要有一條指令，EU就開始執(zhí)行； 指令隊列只要有空，BIU自動執(zhí)行取指操作，直到填滿為止； 若EU要進行M/IO存取數(shù)據(jù)，BIU在執(zhí)行完現(xiàn)行取指操作周期后進行。 當執(zhí)行轉移指令時，EU要求BIU從新的地址中重新取指。隊列中原有指令被清除。新取得的第一條指令直接送EU執(zhí)行，隨后取得的指令填入隊列,22,(4) 20位地址加法器,CS左移4位,23,EU與BIU的協(xié)同工作,

11、在一條指令的執(zhí)行過程中可以取出下一條（或多條）指令，指令在指令隊列中排隊； 在一條指令執(zhí)行完成后，就可以立即執(zhí)行下一條指令，減少CPU為取指令而等待的時間，提高CPU的利用率和整個運行速度。,24,8086/8088的寄存器結構,數(shù)據(jù)寄存器,地址指針及變址寄存器,控制寄存器組,段寄存器組,AX AH AL 累加器 BX BH BL 基址寄存器 CX CH CL 計數(shù)寄存器 DX DH DL 數(shù)據(jù)寄存器,通用寄存器組,SP 堆棧指針 BP 基址指針 SI 源變址指針 DI 目的變址指針,IP 指令指針 FLAG 標志寄存器,CS 代碼段寄存器 DS 數(shù)據(jù)段寄存器 SS 堆棧段寄存器 ES 附加段

12、寄存器,15 8 7 0,25,2.2 8086/88的引腳與功能,2.2.1 8086/8088CPU外形及引腳,26,27,1、AD15AD0：地址/數(shù)據(jù)復用引腳，雙向工作 2、A19/S6A16/S3：分時復用的地址/狀態(tài)線，輸出 3、/BHE/S7：總線高字節(jié)有效信號，三態(tài)輸出，低電平有效,28,4、NMI：不可屏蔽中斷請求信號，輸入，上升沿觸發(fā) 5、INTR：可屏蔽中斷請求信號，輸入，高電平有效 6、/RD：讀信號，三態(tài)輸出，低電平有效 7、CLK：主時鐘引腳，輸入 8、RESET：復位信號，輸入，高電平有效 9、READY：準備就緒信號，輸入，高電平有效 10、/TEST：測試信號

13、，輸入，低電平有效 11、MN/MX：工作模式選擇信號，輸入 12、GND/VCC：電源地和電源,29,13、/INTA：中斷響應信號，輸出，低電平有效 14、ALE：地址鎖存允許信號，輸出，高電平有效 15、/DEN：數(shù)據(jù)允許信號，三態(tài)輸出，低電平有效 16、DT/R：數(shù)據(jù)發(fā)送/接收控制信號，三態(tài)輸出 17、M/IO：存儲器/IO端口訪問信號，三態(tài)輸出 18、WR：寫信號，三態(tài)輸出，低電平有效 19、HOLD：總線請求信號，輸入，高電平有效 20、HLDA：總線請求響應信號，輸出，高電平有效,30,2.2.2 總線接口器件 1地址鎖存器 功能：將CPU中的地址/數(shù)據(jù)復用引腳區(qū)分出獨立的地址總

14、線。與8086/8088配套的地址鎖存器是8282芯片，是一個8位的數(shù)據(jù)鎖存器。,31,8282,32,2雙向三態(tài)門驅動器 數(shù)據(jù)總線采用雙向三態(tài)驅動器，在8086/88系統(tǒng)中常用8286芯片，其中OE是輸出允許控制，T是三態(tài)門傳送方向控制。 當OE=0、T=0時，數(shù)據(jù)由B向A傳送； 當OE=0，T=1時，數(shù)據(jù)由A向B傳送。,33,34,2.2.3 總線周期 （1）時鐘周期：CPU工作主頻的時鐘周期：T=1/f（f為主頻） （2）總線周期：CPU通過總線對存儲器或I/O端口進行一次訪問（讀/寫操作）所需的時間稱為一個總線周期；一個總線周期至少包括4個時鐘周期，即T1、T2、T3、T4。 （3）指

15、令周期：指計算機完成一條指令的執(zhí)行所需要的時間，它包含一個或多個總線周期。 （4）等待周期：當CPU與慢速外設進行數(shù)據(jù)交換，如果要延長總線周期時需要插入狀態(tài)Tw。 （5）空閑周期Ti：在兩個總線周期之間，如果CPU的某些操作還沒有執(zhí)行完畢時，需要插入空閑時鐘周期Ti。,35,CLK信號構成的各種周期示意圖,36,2.3 8086/8088的存儲器結構,2.3.1 系統(tǒng)存儲器組成 地址線20根，直接尋址空間為220=1M字 節(jié)，用00000HFFFFFH表示 1. 8086系統(tǒng)中存儲器的組織 偶體：存儲體中的單元都是偶地址； 奇體：存儲體中的單元都是奇地址。 兩個存儲體之間采用字節(jié)交叉編址方式,

16、37,8086奇偶存儲器和總線連接,a）存儲器地址空間分配,b）存儲體與總線的連接,38,存儲單元的訪問,D0-D7,D0-D7,39,00000H,00001H,01001H,01002H,1234H,5678H,34H,12H,78H,56H,.,高字節(jié)數(shù) 高地址 低字節(jié)數(shù) 低地址,數(shù)據(jù)的存儲,對準字 未對準字,40,2. 8086 讀/寫操作過程 （1）從偶地址讀/寫1個字節(jié) 偶地址（A0=0），控制電路自動使BHE=1，選中偶地址存儲體。由地址A19A1指定具體單元，CPU發(fā)出讀/寫信號，通過數(shù)據(jù)總線的低8位對該單元進行1個字節(jié)的讀/寫操作。 （2）從奇地址讀/寫1個字節(jié) 奇地址（A0

17、=1），控制電路自動使BHE=0，奇地址存儲體被選中。,41,（3）從偶地址開始讀/寫1個字 訪問的兩個字節(jié)單元的地址A19A1共19位均相同，系統(tǒng)自動發(fā)出BHE=0的信號，使奇偶兩存儲體同時被選中。CPU發(fā)出讀/寫信號后，兩個存儲單元同時通過低8位和高8位數(shù)據(jù)線完成讀/寫操作。 (4) 從奇地址開始讀/寫1個字 兩個字節(jié)單元不能同時選中。 首先自動發(fā)出BHE=0信號，選中奇地址存儲體，通過D15D8完成低字節(jié)的操作。 緊接著，系統(tǒng)自動令A0=0，BHE=1，選中偶地址存儲體，通過D7D0完成高字節(jié)的操作。,42,2.3.2 存儲器的分段,一、存儲器地址分段 為什么要對存儲器進行分段管理呢？

18、8086/8088地址總線是20位的，CPU中的寄存器是16位的，20位地址無法用16位寄存器表示。 可以采用基址加偏移地址實現(xiàn)，那么可用16位的寄存器分別存儲基址值和偏移地址值。所以，要分段管理。,43,程序員在編制程序時把存儲器劃分成若干個邏輯段。邏輯段彼此獨立，但可相連，可重疊，在1MB存儲空間浮動，僅需改變段寄存器內(nèi)容。 邏輯段內(nèi)地址16位,每個段的大小最大可達64KB； 實際可以根據(jù)需要來確定段大小，每個段最大為64KB，最小為16B 對段的起始地址有限制，即段不能從任意地址開始，各段起始地址能被 16 整除。（低 4 位為 0 ）,44,段基址：段的首地址的高16位。段首地址的低4

19、位二進制碼總是0000，高16位可變。 偏移地址:指在段內(nèi)某內(nèi)存單元物理地址相對段起始地址的偏移值，也稱有效地址EA 。 根據(jù)信息種類，將段分為代碼段、數(shù)據(jù)段、堆棧段和附加段。當前段的段基址放在相應的段寄存器中，即CS、DS、SS、ES。偏移地址可存放在IP、SP、16位通用寄存器或指令指定。,45,0123H,6C10H,8000H,BF1CH,CS SSDS ES,段寄存器,64K代碼段,64K堆棧段,64K數(shù)據(jù)段,64K附加段,00000H,01230H,6C100H,80000H,BF1C0H,（a） 存儲器分段實例1每段獨占64K,0200H,0400H,0480H,CS DS SS ES,段寄存器,8K程序,2K數(shù)據(jù),256B堆棧,00000H,02000H,04000H,04800H,（b）存儲器分段實例2各段允許重疊,FFFFFH, ,46,二、邏輯地址和物理