第13章-先進(jìn)封裝技術(shù)ppt課件

1、第13章,先進(jìn)封裝技術(shù),主要內(nèi)容,BGA CSP FC技術(shù) WLP技術(shù) MCM封裝與三維封裝,目前的先進(jìn)封裝技術(shù)包含了單芯片封裝的改進(jìn)和多芯片集成的創(chuàng)新兩大方面。主要包括： （1）以適應(yīng)芯片性能并提高互聯(lián)封裝效率的BGA封裝 （2）以提高芯片有效面積的芯片尺寸封裝(CSP) （3）以減少制造環(huán)節(jié)和提高生產(chǎn)效率的晶圓級封裝（WLP） （4）以提高電路拓展芯片規(guī)模和擴(kuò)展電路功能的多芯片三維立體封裝（3D,圖 從 QFP至晶圓級封裝,13.1 BGA(ball grid array)技術(shù) -發(fā)展歷史,20世紀(jì)80年代，QFP的I/O引腳節(jié)距達(dá)到0.4-0.3mm時(shí)，使SMT技術(shù)遇到了極限，面臨性能與

2、組裝的巨大障礙。一種先進(jìn)的芯片封裝BGA(Ball Grid Array.球柵陣列)出現(xiàn)來應(yīng)對上述挑戰(zhàn)。 該封裝是1990年美國Motorola 公司與日本Citizen公司共同開發(fā)的，首先在便攜式電話等設(shè)備中被采用,13.1 BGA(ball grid array)技術(shù) -發(fā)展歷史,BGA的興起得到迅速發(fā)展。使封裝形式從四邊引線-二維平面陣列。 BGA一出現(xiàn)便成為CPU、圖形芯片、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇,BGA定義,BGA(Ball Grid Array）球柵陣列，它是在基板的背面按陣列方式制作出球形凸點(diǎn)用以代替引腳，在基板的正面裝配IC芯片，是多引腳LSI

3、芯片封裝用的一種表面貼裝型技術(shù),BGA可以使芯片做的更小,BGA的特點(diǎn)主要有,1)I/O引線間距大(如1.27毫米)，可容納的I/O數(shù)目大 ；例如，引腳中心距為1.5mm的360引腳BGA僅為31mm見方；而引腳中心距為0.5mm的QFP 280引腳，邊長為32mm. (2)封裝可靠性高(不會(huì)損壞引腳)。焊點(diǎn)缺陷率低(1ppm/焊點(diǎn)),焊點(diǎn)牢固。 (3)管腳水平面同一性較QFP容易保證，因?yàn)楹稿a球在溶化后可以自動(dòng)補(bǔ)償芯片與PCB之間的平面誤差。 (4)回流焊時(shí)，焊點(diǎn)之間的張力產(chǎn)生良好的自對中效果，允許有50的貼片精度誤差,5)有較好的電特性，由于引線短，導(dǎo)線的自感和導(dǎo)線間的互感很低，頻率特性好

4、。 (6)能與原有的SMT貼裝工藝和設(shè)備兼容。原有的絲印機(jī)、貼片機(jī)和回流焊設(shè)備都可使用。 (7)引腳可超過200500，是多引腳LSI 用的一種表面貼裝型封裝技術(shù)。 (8)球形觸點(diǎn)陣列有助于散熱,BGA 的類型,主要有四類: 1、塑料球柵陣列（PBGA） 2、陶瓷球柵陣列 CBGA（Ceramic BGA） 3、陶瓷圓柱柵格陣列 (CCGA) 4、載帶球柵陣列（TBGA,世界上首款BGA封裝的主板芯片組i850,1.塑料球柵陣列（PBGA）工藝流程,PBGA（Plastic Ball Grid Array） PBGA的載體用材料：FR-4環(huán)氧樹脂，與PCB用材料相同； 芯片通過引線鍵合技術(shù)連接

5、到載體上表面； 采用塑封進(jìn)行載體塑模； 采用陣列式低共熔點(diǎn)37Pb/63Sn焊料（約在183時(shí)發(fā)生熔化），安置到PCB載體的底部。 焊料球的尺寸約為1mm,節(jié)距為1.272.54mm,PBGA示意圖,PBGA的主要優(yōu)點(diǎn),成本低，易加工； 缺陷低； 裝配到PCB上質(zhì)量高,2.陶瓷球柵陣列 CBGA工藝,CBGA載體用材料：陶瓷多層載體； 芯片連接到陶瓷載體上表面； 采用90Pb/10Sn焊料球（300時(shí)發(fā)生熔化），以陣列形式安置到陶瓷載體的底部。 焊料球尺寸為1mm,節(jié)距為1.27mm,圖 CBGA結(jié)構(gòu)圖,圖 CBGA實(shí)例圖,3.陶瓷圓柱柵格陣列 (CCGA)工藝,陶瓷體尺寸大于32平方毫米的C

6、BGA替代品； 采用90Pb/10Sn焊料圓柱陣列替代陶瓷載體的底面的貼裝焊球。 圓柱直徑尺寸為0.508mm,高度1.8mm,節(jié)距為1.27mm,圖 CBGA結(jié)構(gòu)圖,4.載帶球柵陣列（TBGA,也稱為陣列載帶自動(dòng)鍵合（Array Tape Automated Bonding,ATAB），是一種相對新穎的BGA封裝,TBGA優(yōu)點(diǎn)： 比其它BGA封裝輕、?。?電性能優(yōu)良； 裝配的PCB上，封裝效率高,BGA的興起和發(fā)展盡管解決了QFP面臨的困難。但它仍然不能滿足電子產(chǎn)品向更加小型、更多功能、更高可靠性對電路組件的要求，也不能滿足硅集成技術(shù)發(fā)展和對進(jìn)一步提高封裝效率和進(jìn)一步接近芯片本征傳輸速率的要

7、求，所以更新的封裝CSP(Chip Size Package芯片尺寸封裝)又出現(xiàn)了。 日本電子工業(yè)協(xié)會(huì)對CSP規(guī)定是芯片面積與封裝尺寸面積之比大于80,13.2 CSP技術(shù),定義：芯片尺寸封裝，簡稱CSP, (Chip Scale Package),是指封裝外殼尺寸不超過裸芯片尺寸的1.2倍的一種先進(jìn)的封裝形式。 是近幾年流行的BGA向小型化、薄型化發(fā)展的封裝。 與BGA相比的優(yōu)勢： CSP比QFP和BGA提供了更短的互連，提高了可靠性； CSP與BGA結(jié)構(gòu)相同，只是節(jié)距（球中心距）、錫球直徑更小、密度更高； CSP是縮小了的BGA,CSP特點(diǎn),封裝尺寸小，可滿足高密封裝； 電性能優(yōu)良； 測試

8、、篩選、老化容易； 散熱性能優(yōu)良； 制造工藝、設(shè)備兼容性好,CSP的基本結(jié)構(gòu),CSP的結(jié)構(gòu)主要有4部分：IC芯片，互連層，焊球（或凸點(diǎn)、焊柱），保護(hù)層?；ミB層是通過載帶自動(dòng)焊接（TAB）、引線鍵合（WB）、倒裝芯片（FC）等方法來實(shí)現(xiàn)芯片與焊球（或凸點(diǎn)、焊柱）之間內(nèi)部連接的，是CSP封裝的關(guān)鍵組成部分。CSP的典型結(jié)構(gòu)如下圖所示,CSP的典型結(jié)構(gòu),CSP的分類,柔性基板（Flex Circuit Interposer） 剛性基板（Rigid Substrate Interposer） 引線框架式 晶圓級CSP 薄膜型CSP,1、柔性基板封裝（Flex Circuit Interposer,由美

9、國Tessera公司開發(fā)的這類CSP封裝的基本結(jié)構(gòu)如下圖2所示。主要由IC芯片、載帶（柔性體）、粘接層、凸點(diǎn)（銅/鎳）等構(gòu)成。載帶是用聚酰亞胺和銅箔組成。它的主要特點(diǎn)是結(jié)構(gòu)簡單，可靠性高，安裝方便，可利用原有的TAB（Tape Automated Bonding）設(shè)備焊接,柔性基板封裝,2、剛性基板封裝（Rigid Substrate interposer,由日本Toshiba公司開發(fā)的這類CSP封裝,實(shí)際上就是一種陶瓷基板薄型封裝，其基本結(jié)構(gòu)如下頁圖。它主要由芯片、氧化鋁（Al2O3）基板、銅（Au）凸點(diǎn)和樹脂構(gòu)成。通過倒裝焊、樹脂填充和打印3個(gè)步驟完成。它的封裝效率（芯片與基板面積之比）可

10、達(dá)到75，是相同尺寸的TQFP的2.5倍,剛性基板封裝,3、引線框架式CSP封裝（Custom Lead Frame,由日本Fujitsu公司開發(fā)的此類CSP封裝基本結(jié)構(gòu)如下頁圖所示。它分為Tape-LOC和MF-LOC 兩種形式，將芯片安裝在引線框架上，引線框架作為外引腳，因此不需要制作焊料凸點(diǎn)，可實(shí)現(xiàn)芯片與外部的互連。它通常分為Tape-LOC和MF-LOC 兩種形式,引線框架式CSP,4、圓片級CSP封裝（Wafer-Level Package,封裝見下頁圖。它是在圓片前道工序完成后，直接對圓片利用半導(dǎo)體工藝進(jìn)行后續(xù)組件封裝，利用劃片槽構(gòu)造周邊互連，再切割分離成單個(gè)器件。 WLP主要包括

11、兩項(xiàng)關(guān)鍵技術(shù)即再分布技術(shù)和凸焊點(diǎn)制作技術(shù)。 它有以下特點(diǎn)： 相當(dāng)于裸片大小的小型組件（在最后工序切割分片）； 以圓片為單位的加工成本（圓片成本率同步成本）； 加工精度高（由于圓片的平坦性、精度的穩(wěn)定性,5、薄膜型CSP,薄膜型CSP：由日本三菱電機(jī)公司開發(fā)的CSP結(jié)構(gòu)如圖6所示。它主要由IC芯片、模塑的樹脂和凸點(diǎn)等構(gòu)成。芯片上的焊區(qū)通過在芯片上的金屬布線與凸點(diǎn)實(shí)現(xiàn)互連，整個(gè)芯片澆鑄在樹脂上，只留下外部觸點(diǎn)。這種結(jié)構(gòu)可實(shí)現(xiàn)很高的引腳數(shù)，有利于提高芯片的電學(xué)性能、減少封裝尺寸、提高可靠性，完全可以滿足儲(chǔ)存器、高頻器件和邏輯器件的高I/O數(shù)需求。同時(shí)由于它無引線框架和焊絲等，體積特別小，提高了封裝效

12、率,CSP應(yīng)用領(lǐng)域,目前日本有多家公司生產(chǎn)CSP。而且正越來越多地應(yīng)用于移動(dòng)電話、數(shù)碼錄像機(jī)、筆記本電腦等產(chǎn)品上。從CSP近幾年的發(fā)展趨勢來看，CSP將取代QFP成為高I/O引線IC封裝的主流。 在美國，主要用于高端電子產(chǎn)品領(lǐng)域，多芯片組件（MCM），存儲(chǔ)器件，尤其是I/O端子在2000以上的高性能電子產(chǎn)品,CSP封裝技術(shù)展望,有待進(jìn)一步研究解決的問題 CSP的未來發(fā)展趨勢 IC制造商正致力于開發(fā)0.3m節(jié)距甚至更小的、尤其是具有盡可能多I/O數(shù)的CSP產(chǎn)品,市場預(yù)測 CSP技術(shù)剛形成時(shí)產(chǎn)量很小，1998年才進(jìn)入批量生產(chǎn)，2002年的銷售收入已達(dá)10.95億美元，占到IC市場的5%左右。 國外

13、權(quán)威機(jī)構(gòu)預(yù)測，全球CSP的市場需求量年內(nèi)將達(dá)到64.81億枚，2004年為88.71億枚， 2005年將突破百億枚大關(guān)，達(dá)103.73億枚，2006年更可望增加到126.71億枚。尤其在存儲(chǔ)器方面應(yīng)用更快，預(yù)計(jì)年增長幅度將高達(dá)54.9,13.3 倒裝芯片技術(shù),Flip Chip既是一種芯片互連技術(shù)，又是一種理想的芯片粘接技術(shù)。 倒裝芯片之所以被稱為“倒裝”，是相對于傳統(tǒng)的金屬線鍵合連接方式（Wire Bonding）與植球后的工藝而言的。傳統(tǒng)的通過金屬線鍵合與基板連接的芯片電氣面朝上，而倒裝芯片的電氣面朝下，相當(dāng)于將 前者翻轉(zhuǎn)過來，故稱其為“倒裝芯片”。在圓片（Wafer） 上芯片植完球后，需

14、要將其翻轉(zhuǎn)，送入貼片機(jī)，便于貼裝，也由于這一翻轉(zhuǎn)過程，而被稱為“倒裝芯片,FC技術(shù)定義,是芯片有源區(qū)面對基板，直接通過芯片上呈陣列排列的凸點(diǎn)來實(shí)現(xiàn)芯片與襯底（或電路板）的互連。由于芯片以倒扣方式安裝到襯底上，故稱為“倒裝芯片”（Flip-Chip）,FC技術(shù)特點(diǎn),提供更高的密度； 倒裝占有面積幾乎與芯片大小一致； 在所有SMT表面安裝技術(shù)中，倒裝芯片可以達(dá)到最小、最薄的封裝。 采用凸點(diǎn)結(jié)構(gòu)，互聯(lián)線更短，減小了延遲，有效地提高了電性能； 芯片的熱量可通過凸點(diǎn)直接傳輸給襯底，散熱性能提高； 是一種高密度芯片互連技術(shù)，還是理想的芯片貼裝技術(shù),倒裝芯片大致工藝過程（1,圖 模具填充,圖 凸點(diǎn)轉(zhuǎn)移的工藝

15、步驟,圖 完成了轉(zhuǎn)移工藝后晶圓上 的焊料凸點(diǎn),圖 完成轉(zhuǎn)移工藝后從 模具板分離開的晶圓,倒裝芯片大致工藝過程（2,倒裝芯片有三種主要連接形式: 控制塌陷芯片連接(Controlled Collapse Chip Connection) 技術(shù)是一種超精細(xì)間距的BGA型式。 直接芯片連接(Direct chip attach) 粘結(jié)劑連接的倒裝芯片(Flip Chip Adhesive Attachement,1、控制塌陷芯片連接（4,是類似超細(xì)間距形式 焊球陣列間距一般為：0.2 0.254mm。 焊球直徑為0.100.127mm。 凸點(diǎn)焊料為97Pb/3Sn。 焊球在硅片上可以采用完全分布或局

16、部分布。 基板采用陶瓷基板 UMB（Under- Bump Metallurgy）焊球底部金屬由”粘附層-擴(kuò)散阻擋層-導(dǎo)電層”多層金屬化系統(tǒng)構(gòu)成。 由于陶瓷可以承受較高的回流溫度，因此陶瓷被用來作為連接的基材，通常是在陶瓷的表面上預(yù)先分布有鍍Au或Sn的連接盤，然后進(jìn)行形式的倒裝片連接,控制塌陷芯片連接,連接的優(yōu)點(diǎn)在于： 具有優(yōu)良的電性能和熱特性 在中等焊球間距的情況下，數(shù)可以很高 不受焊盤尺寸的限制 可以適于批量生產(chǎn) 可大大減小尺寸和重量,2、直接芯片連接,和類似是一種超細(xì)間距連接。的硅片和連接中的硅片結(jié)構(gòu)相同，兩者之間的唯一區(qū)別在于基材的選擇。 采用的基材是印制材料PCB。焊球組份是97P

17、b/3Sn，連接焊接盤上的焊料是共晶焊料（37Pb/63Sn)。 由于間距僅為0.203-0.254mm,共晶焊料漏印到連接焊盤上相當(dāng)困難，所以取代焊膏漏印這種方式，在組裝前給連接焊盤頂鍍上鉛錫焊料，焊盤上的焊料體積要求十分嚴(yán)格，通常要比其它超細(xì)間距元件所用的焊料多。在連接焊盤上0.051-0.127mm厚的焊料由于是預(yù)鍍的，一般略呈圓頂狀，必須要在貼片前整平，否則會(huì)影響焊球和焊盤的可靠對位,直接芯片連接,3、粘結(jié)劑連接的倒裝芯片,連接存在多種形式，當(dāng)前仍處于初期開發(fā)階段。 硅片與基材之間的連接不采用焊料，而是用粘結(jié)劑來代替。 這種連接中的硅片底部可以有焊球，也可以采用焊料凸點(diǎn)等結(jié)構(gòu)。 采用的

18、膠粘劑包括：各向同性和各向異性等多種類型； 基材通常選用：陶瓷、印刷板材料、柔性電路板,FCAA,FC發(fā)展現(xiàn)狀,倒裝芯片在1964年開始出現(xiàn)，1969年由IBM發(fā)明了倒裝芯片的C4工藝（Controlled Collapse Chip Connection， 可控坍塌芯片聯(lián)接）。 Flip-Chip封裝技術(shù)與傳統(tǒng)的引線鍵合工藝相比具有許多明顯的優(yōu)點(diǎn),包括,優(yōu)越的電學(xué)及熱學(xué)性能,高I/O引腳數(shù)，封裝尺寸減小等,Flip-Chip封裝杰出的熱學(xué)性能是由低熱阻的散熱盤及結(jié)構(gòu)決定的。 Flip-Chip封裝另一個(gè)重要優(yōu)點(diǎn)是電學(xué)性能。引線鍵合工藝已成為高頻及某些應(yīng)用的瓶頸，使用Flip-Chip封裝技術(shù)

19、改進(jìn)了電學(xué)性能。如今許多電子器件工作在高頻，在過去，2-3GHZ是IC封裝的頻率上限，F(xiàn)lip-Chip封裝根據(jù)使用的基板技術(shù)可高達(dá)10-40 GHZ,倒裝芯片幾何尺寸用一個(gè)“小”字來形容：焊球直徑?。ㄐ〉?.05mm），焊球間距?。ㄐ〉?.1mm），外形尺寸?。?mm2）。要獲得滿意的裝配良率，給貼裝設(shè)備及其工藝帶來了挑戰(zhàn)，隨著焊球直徑的縮小，貼裝精度要求越來越高。 目前，12m甚至10m的精度越來越常見,過去只是比較少量的特殊應(yīng)用，近幾年倒裝芯片已經(jīng)成為高性能封裝的互連方法，它的應(yīng)用得到比較廣泛快速的發(fā)展。 目前，倒裝芯片技術(shù)已成為當(dāng)今最先進(jìn)的微電子封裝技術(shù)之一。它將電路組裝密度提升到了一

20、個(gè)新高度，隨著世紀(jì)電子產(chǎn)品體積的進(jìn)一步縮小，倒裝芯片的應(yīng)用將會(huì)越來越廣泛,13.4 WLP技術(shù),晶圓級封裝（Wafer Level Package,WLP）以BGA技術(shù)為基礎(chǔ)，是一種改進(jìn)和提高的CSP,也稱為圓片級芯片尺寸封裝（WLSCSP）。 采用批量生產(chǎn)工藝制造技術(shù)，把芯片制造與封裝融為一體，改變了芯片制造業(yè)與封裝業(yè)的分離的局面。 WLS技術(shù)發(fā)展迅速，晶圓級產(chǎn)品2000年市場20億只，2005年達(dá)120億只，增長速度十分驚人,優(yōu)勢,利用薄膜再分布技術(shù)，成功解決I/O間距小于70um時(shí)，引線鍵合技術(shù)不再適用（因線徑為25-32um，線端燒成球直徑為2-3倍線徑。）的技術(shù)障礙。 批量生產(chǎn)芯片技

21、術(shù)； 尺寸最小的低成本封裝,WLP的工藝技術(shù),晶圓級封裝主要采用兩個(gè)基本工藝： (1)薄膜再分布技術(shù) 工藝步驟： IC芯片上涂覆金屬布線層間介質(zhì)材料； 淀積金屬薄膜用光刻法制備金屬導(dǎo)線 和連接的凸點(diǎn)焊區(qū)。 在凸點(diǎn)焊區(qū)淀積UBM（凸 點(diǎn)與金屬焊區(qū)的金屬層） 在UBM上制作凸點(diǎn),圖 將周邊焊點(diǎn)重布為焊盤陣列,上圖為一個(gè)微處理器，它采用圓片級尺寸封裝，周邊焊盤重新連接到可焊接的面陣列焊盤上,圖 重分布簡單過程,2)凸點(diǎn)技術(shù) 焊料凸點(diǎn)通常為球形。 制備球柵陣列有三種方法：應(yīng)用預(yù)制焊球；絲網(wǎng)印刷；電化學(xué)淀積（電鍍,凸點(diǎn)制備工藝流程,晶圓級封裝的可靠性,一般根據(jù)用戶要求。 1、要求： -45 125，50

22、0次循環(huán)； 2、要求： 0 100，800次循環(huán),WLP優(yōu)點(diǎn),WLP優(yōu)點(diǎn)： 封裝效率高； WLP具有倒裝芯片封裝（FCP）和芯片尺寸封裝（CSP）的所有優(yōu)點(diǎn)（輕、薄、短、?。?引線電感、引線電阻等寄生參數(shù)小，電、熱性能較好。 WLP工藝技術(shù)與芯片制造工藝設(shè)備兼容。 符合目前表面貼裝技術(shù)（SMT）潮流,WLP局限性,由于WLP的所有引出端不能擴(kuò)展到管芯外形之外，這就決定了其封裝外引出端不可能很多；一般采用焊凸點(diǎn)的I/O數(shù)為4100，采用金凸點(diǎn)以FC直接鍵合的I/O數(shù)可為8400。 具體封裝工藝、結(jié)構(gòu)形式、支撐設(shè)備有待優(yōu)化，標(biāo)準(zhǔn)化較差。 可靠性數(shù)據(jù)的積累有限，影響使用。 需進(jìn)一步降低成本,13.5 MCM（MCP）Multi Chip Module封裝與三維封裝技術(shù),MCM封裝 多芯片組件（MCM）是使用多層連線基板，再以打線鍵合、TAB或C4鍵合方法將一個(gè)以上的IC芯片與基板連接,使其成為具有特定功能組件。也是專用集成電路封裝的一種模式。 主要優(yōu)點(diǎn)： 大幅提高電路連線密度，提高封裝效率； 可完成“輕、薄、短、小”的封裝設(shè)計(jì)； 提高可靠性,MCM 與SMT封裝導(dǎo)線數(shù)目比較,MCM封裝分類,MCM-L:層壓介質(zhì) 采用多層印制電路板疊壓制成，主要用于30MHz以下產(chǎn)品