組合邏輯電路ppt課件

1、1,第二章 組合邏輯電路,2,組合電路：輸出僅由輸入決定，與電路當前狀態(tài)無關；電路結構中無反饋環(huán)路（無記憶,3,1.由給定的邏輯圖寫出邏輯關系表達式,分析步驟,2.用邏輯代數(shù)或卡諾圖對邏輯表達式進行化簡,3.列出輸入輸出狀態(tài)表并得出結論,電路 結構,輸入輸出之間的邏輯關系,2.1 組合邏輯電路的分析和設計,2.1.1 組合邏輯電路的分析,4,邏輯圖,邏輯表達式,1,1,最簡與或表達式,化簡,2,2,從輸入到輸出逐級寫出,例,5,最簡與或表達式,3,真值表,3,4,電路的邏輯功能,當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要

2、有2票或3票同意，表決就通過,4,6,邏輯圖,邏輯表達式,例,最簡與或表達式,7,真值表,用與非門實現(xiàn),電路的輸出Y只與輸入A、B有關，而與輸入C無關。Y和A、B的邏輯關系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關系為與非運算的關系,電路的邏輯功能,8,練習 邏輯圖,邏輯表達式,9,電路的邏輯功能,當3個輸入變量A、B、C取值一致 時，輸出F=1，否則輸出F=0,所以這個電路可以判斷3個 輸入變量的取值是否一致， 故稱為判一致電路,10,任務要求,最簡單的邏輯電路,2.1.2 組合邏輯電路的設計,邏輯抽象,列真值表,寫表達式 化簡或變換,畫邏輯圖,邏輯抽象

3、,1. 根據(jù)因果關系確定輸入、輸出變量,2. 變量賦值 用 0 和 1 表示信號的不同狀態(tài),3. 根據(jù)功能要求列出真值表,根據(jù)所用元器件(分立元件 或 集成芯片)的情況將函數(shù)式進行化簡或變換,化簡或變換,11,組合邏輯電路的設計,真值表,電路功能描述,例：設計一個樓上、樓下開關的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關打開電燈，上樓后，用樓上開關關滅電燈；或者在下樓前，用樓上開關打開電燈，下樓后，用樓下開關關滅電燈,設樓上開關為A，樓下開關為B，燈泡為F。并設開關A、B擲向上方時為1，擲向下方時為0；燈亮時F為1，燈滅時F為0。根據(jù)邏輯要求列出真值表,1,窮舉法,1,實際電路圖

4、,12,2,邏輯表達式或卡諾圖,最簡與或表達式,化簡,3,2,已為最簡與或表達式,4,邏輯變換,5,邏輯電路圖,用與非門實現(xiàn),用同或門實現(xiàn),13,真值表,電路功能描述,例：用與非門設計一個交通報警控制電路。交通信號燈有紅、綠、黃3種，3種燈分別單獨工作或黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號,設紅、綠、黃燈分別用A、B、C表示，燈亮時其值為1，燈滅時其值為0；輸出報警信號用F表示，燈正常工作時其值為0，燈出現(xiàn)故障時其值為1。根據(jù)邏輯要求列出真值表,1,窮舉法,1,14,2,邏輯表達式,最簡與或表達式,化簡,3,2,4,邏輯變換,3,4,15,5,邏輯電路圖,5,

5、16,練習：某工廠有A、B、C三個車間和一個自備電站，站內有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和 G2均需運行。試畫出控制G1和 G2運行的邏輯圖,設：A、B、C分別表示三個車間的開工狀態(tài)： 開工為“1”，不開工為“0”； G1和 G2運行為“1”，不運行為“0,1. 根據(jù)邏輯要求列狀態(tài)表,首先假設邏輯變量、邏輯函數(shù)取“0”、“1”的含義,17,邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和 G2均需運行,開工

6、,1,不開工,0,運行,1,不運行,0,1. 根據(jù)邏輯要求列狀態(tài)表,18,2. 由狀態(tài)表寫出邏輯式,或由卡諾圖可得相同結果,3. 化簡邏輯式可得,19,4. 用“與”門、 “或”門和“異或”門構成邏輯電路,20,21,利用邏輯代數(shù)變換，全部用“與非”門構成邏輯電路,22,本節(jié)小結,組合電路的特點：在任何時刻的輸出只取決于當時的輸入信號，而與電路原來所處的狀態(tài)無關。實現(xiàn)組合電路的基礎是邏輯代數(shù)和門電路。 組合電路的邏輯功能可用邏輯圖、真值表、邏輯表達式、卡諾圖和波形圖等5種方法來描述，它們在本質上是相通的，可以互相轉換。 組合電路的分析步驟：邏輯圖寫出邏輯表達式邏輯表達式化簡列出真值表邏輯功能描

7、述。 組合電路的設計步驟：列出真值表寫出邏輯表達式或畫出卡諾圖邏輯表達式化簡和變換畫出邏輯圖。 在許多情況下，如果用中、大規(guī)模集成電路來實現(xiàn)組合函數(shù)，可以取得事半功倍的效果,23,加法器,十進制與二進制,十進制：09十個數(shù)碼，“逢十進一,在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結構、工作原理和使用方法,在數(shù)字電路中，為了把電路的兩個狀態(tài) (“1”態(tài)和“0”態(tài))與數(shù)碼對應起來，采用二進制,二進制：0、1二個數(shù)碼，“逢二進一,24,加法器,加法器: 實現(xiàn)二進制加法運算的電路,進位,不考慮低位 來的進位,要考慮低位

8、來的進位,25,一、 半加器,半加：實現(xiàn)兩個一位二進制數(shù)相加，不考慮來自低位的進位,邏輯符號,半加器,26,半加器邏輯狀態(tài)表,邏輯表達式,27,二、 全加器,全加：實現(xiàn)兩個一位二進制數(shù)相加，且考慮來自低位的進位,邏輯符號,全加器,28,1. 列邏輯狀態(tài)表,2. 寫出邏輯式,29,30,全加器SN74LS183的管腳圖,31,應用舉例：用一片SN74LS183構成兩位串行進位全加器,串行進位,最低位相加，無下級來的進位數(shù)，故把最低位的全加器的進位輸入端1Ci-1接地,32,編碼器,把二進制數(shù)碼按一定規(guī)律編排，使每組數(shù)碼具有一特定的含義，稱為編碼。 具有編碼功能的邏輯電路稱為編碼器,n 位二進制代

9、碼有 2n 種組合，可以表示 2n 個信息,要表示N個信息所需的二進制代碼應滿足 2n N,33,一、 二進制編碼器,將輸入信號編成二進制代碼的電路,2n個,n位,34,1. 分析要求： 輸入有8個信號，即 N=8，根據(jù) 2n N 的關系，即 n=3，即輸出為三位二進制代碼,例：設計一個編碼器，滿足以下要求： a、將 I0、I1、I7 8個信號編成二進制代碼。 b、編碼器每次只能對一個信號進行編碼，不 允許兩個或兩個以上的信號同時有效。 c、設輸入信號高電平有效,35,2. 列編碼表,36,3. 寫出邏輯式并轉換成“與非”式,37,4. 畫出邏輯圖,38,將十進制數(shù) 09 編成二進制代碼的電路

10、,二、 二 十進制編碼器,表示十進制數(shù),39,列編碼表： 四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示09十個數(shù)碼，最常用的是8421碼。即從0000 1111四位二進制數(shù)中取前十種狀態(tài)，表示0 9十個數(shù)字,40,寫出邏輯式并化成“或非”門和“與非”門,41,畫出邏輯圖,42,當有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進行編碼,即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進行編碼，而對其它優(yōu)先級別低的信號不予理睬,三、 優(yōu)先編碼器,43,T4147 編碼器功能表,44,例:T4147集成優(yōu)先編碼器(10線-4線,T4147引腳圖

11、,低電平 有效,45,譯碼器和數(shù)字顯示,譯碼是編碼的反過程，它是將輸入代碼的組合譯成一個特定的輸出信號,一、 二進制譯碼器,46,狀 態(tài) 表,例：三位二進制譯碼器（輸出高電平有效,47,寫出邏輯表達式,48,邏輯圖,0 1 1,1 0 0,49,例：二位二進制譯碼器（輸出低電平有效,邏輯狀態(tài)表,邏 輯 式,50,邏輯圖,51,2-4線譯碼器74LS139的內部線路,52,74LS139的功能表,53,74LS139管腳圖,一片139中含兩個24線譯碼器,引線上加“o”也表示低電平有效,54,二、 二-十進制顯示譯碼器,數(shù)字系統(tǒng)中運行的是二進制數(shù)，但在數(shù)字測量儀表和各種顯示系統(tǒng)中，為了便于表示測

12、量和運算的結果以及對系統(tǒng)的運行情況進行監(jiān)測，常需將數(shù)字量用人們習慣的十進制字符直觀地顯示出來，這就要靠專門的譯碼電路把二進制數(shù)譯成十進制字符，通過驅動電路由數(shù)碼顯示器顯示出來。在中規(guī)模集成電路中，常把譯碼和驅動電路集于一體，用來驅動數(shù)碼顯示管,55,半導體數(shù)碼管由7個發(fā)光二極管按一定形狀組合后封裝而成。每個發(fā)光二極管實質上是一個PN結，當外加正向電壓時發(fā)光。右圖是由7只條狀發(fā)光二極管和1只點狀發(fā)光二極管組成的半導體數(shù)碼管。7只條狀發(fā)光二極管分別為8字圖形的一段，控制不同字段的,56,0 0 1 0 0 1 0,低電平時發(fā)光,高電平時發(fā)光,57,2. 七段譯碼顯示器,58,七段顯示譯碼器狀態(tài)表,

13、若使用共陰極數(shù)碼管，則將表中的0和1對換,59,把上頁狀態(tài)表寫出邏輯式并化簡得,按上述邏輯關系并增添試燈、滅燈等功能，集成為一片芯片，型號74LS47，其管腳圖如下頁,60,顯示譯碼器74LS47的管腳圖,61,顯示譯碼器74LS47的邏輯功能表,LT-試燈輸入端，用來測試七段數(shù)碼管的好壞。 RI-熄滅信號輸入端，可控制數(shù)碼管是否顯示。 RBO-滅零信號輸出端。 RBI-滅零輸入端，用來熄滅不需要顯示的0,62,74LS47與七段顯示器件的連接,顯示譯碼器輸出與數(shù)碼管對接時，要分別串一只100的限流電阻，否則燒壞數(shù)碼管,63,74LS47與七段顯示器件的連接,顯示譯碼器輸出與數(shù)碼管對接時，七段

14、發(fā)光二極管也可以共用一只100的限流電阻，只要電阻功率足夠,64,數(shù)據(jù)分配器和數(shù)據(jù)選擇器,在數(shù)字電路中，當需要進行遠距離多路數(shù)字 傳輸時，為了減少傳輸線的數(shù)目，發(fā)送端常通過 一條公共傳輸線，用多路選擇器分時發(fā)送數(shù)據(jù)到 接收端，接收端利用多路分配器分時將數(shù)據(jù)分配 給各路接收端，其原理如圖所示,使能端,多路選擇器,多路分配器,65,一、 數(shù)據(jù)選擇器,從多路數(shù)據(jù)中選擇其中所需要的一路數(shù)據(jù)輸出,例：四選一數(shù)據(jù)選擇器,輸出數(shù)據(jù),使能端,66,多路選擇器廣泛應用于多路模擬量的采集及 A/D 轉換器中,由邏輯圖寫出邏輯表達式,67,二、 數(shù)據(jù)分配器,將一個數(shù)據(jù)分時分送到多個輸出端輸出,數(shù)據(jù)輸入,使能端,D,Y0,Y1,Y2,Y3,S,數(shù)據(jù)輸出端,確定芯片是否工作,68,數(shù)據(jù)分配器的功能表,Y3 Y2 Y1 Y0,6