數(shù)字電子技術(shù)復(fù)習(xí)題及答案_第1頁
數(shù)字電子技術(shù)復(fù)習(xí)題及答案_第2頁
數(shù)字電子技術(shù)復(fù)習(xí)題及答案_第3頁
數(shù)字電子技術(shù)復(fù)習(xí)題及答案_第4頁
數(shù)字電子技術(shù)復(fù)習(xí)題及答案_第5頁
已閱讀5頁,還剩8頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、10216 21610數(shù)字電子技術(shù)復(fù)習(xí)題及答案一、填空題1、(238) ( ) ( ee ) 。 ( ) ( ) 。2、德? 摩根定理表示為 a +b ( a b ) , a b( a +b)。3、數(shù)字信號只有( 兩 )種取值,分別表示為( 0 )和( 1 )。4、異或門電路的表達(dá)式是(a b =ab +ab);同或門的表達(dá)式是(a b =ab +a b) 。5、組成邏輯函數(shù)的基本單元是( 最小項(xiàng) )。6、與最小項(xiàng) abc 相鄰的最小項(xiàng)有(abc)、(ab c) 和 ( abc ) 。7、 基本邏輯門有( 與門 )、(或門 )和( 非門 )三種。復(fù)合門有( 與非門 )、(或非門 )、(與或非門

2、 ) 和( 異或門 )等。8、9、10、 最簡與或式的定義是乘積項(xiàng)的( 個數(shù)最少 ),每個乘積項(xiàng)中相乘的( 變量個數(shù)也最少)的與或表達(dá)式。 11、在正邏輯的約定下,“1”表示( 高電平 ),“0”表示( 低電平 )。在負(fù)邏輯的約定下,“1”表示( 低電平 ),“0”表示( 高電平 )。12、 一般 ttl 門電路輸出端( 不能 )直接相連,實(shí)現(xiàn)線與。(填寫“能”或“不能”)13、 三態(tài)門的三種可能的輸出狀態(tài)是( 高電平 )、( 低電平 )和( 高阻態(tài) )。14、 實(shí)現(xiàn)基本和常用邏輯運(yùn)算的(電子電路),稱為邏輯門電路,簡稱門電路。15、 在 ttl 三態(tài)門、oc 門、與非門、異或門和或非門電路中

3、,能實(shí)現(xiàn)“線與”邏輯功能的門為(oc 門),能實(shí) 現(xiàn)總線連接方式的的門為(三態(tài)門)。16、 t tl 與非門的多余輸入端不能接( 低 )電平。17、18、 真值表是將輸入邏輯變量的( 所有可能取值 )與相應(yīng)的( 輸出變量函數(shù)值 )排列在一起而組成的表格。 19、組合邏輯電路是指任何時刻電路的穩(wěn)定輸出,僅僅只決定于(該時刻各個輸入變量的取值)。20、 用文字、符號或者數(shù)碼表示特定對象的過程叫做( 編碼 )。把代碼的特定含義翻譯出來的過程叫( 譯碼 )。 在幾個信號同時輸入時,只對優(yōu)先級別最高的進(jìn)行編碼叫做( 優(yōu)先編碼 )。21、 兩個 1 位二進(jìn)制數(shù)相加,叫做(半加器)。兩個同位的加數(shù)和來自低位

4、的進(jìn)位三者相加,叫做(全加器)。 22、比較兩個多位二進(jìn)制數(shù)大小是否相等的邏輯電路,稱為(數(shù)值比較器)。23、 半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式:共(陽)極接法和共(陰)極接法。對于共陽接法的發(fā)光二極管數(shù)碼 顯示器,應(yīng)采用(低)電平驅(qū)動的七段顯示譯碼器。24、 能夠?qū)ⅲ?1 個 )輸入數(shù)據(jù),根據(jù)需要傳送到( m 個 )輸出端的任意一個輸出端的電路,叫做數(shù)據(jù)分配 器。25、 在多路傳輸過程中,能夠根據(jù)需要將( 其中任意一路挑選出來 )的電路,叫做數(shù)據(jù)選擇器,也稱為多路 選擇器或多路開關(guān)。26、 觸發(fā)器又稱為雙穩(wěn)態(tài)電路,因?yàn)樗哂校?兩個 )穩(wěn)定的狀態(tài)。27、 根據(jù)邏輯功能不同,觸發(fā)器可分為(

5、 rs 觸發(fā)器 )、(d 觸發(fā)器 )、(jk 觸發(fā)器 )、(t 觸發(fā)器 )和( t 觸發(fā)器 )等。根據(jù)邏輯結(jié)構(gòu)不同,觸發(fā)器可分為( 基本觸發(fā)器 )、( 同步觸發(fā)器 )和( 邊沿觸發(fā)器 )等。28、 jk 觸發(fā)器在 jk00 時,具有( 保持 )功能,jk11 時;具有( 翻轉(zhuǎn) )功能;jk01 時,具有( 置 0 )功能;jk10 時,具有( 置 1 )功能。29、 jk 觸發(fā)器具有( 保持 )、(置 0 )、(置 1 )和( 翻轉(zhuǎn) )的邏輯功能。d 觸發(fā)器具有( 置 0 )和( 置 1 )的邏輯功能。rs 觸發(fā)器具有( 保持 )、(置 0 )和( 置 1 )的邏輯功能。 t 觸發(fā)器具有( 保

6、持 )和( 翻 轉(zhuǎn) )的邏輯功能。t觸發(fā)器具有( 翻轉(zhuǎn) )的邏輯功能。30、 邊沿觸發(fā)器具有共同的動作特點(diǎn),即觸發(fā)器的次態(tài)僅取決于 cp 信號( 上升沿或下降沿 )到來時刻輸入 的邏輯狀態(tài),而在這時刻之前或之后,輸入信號的變化對觸發(fā)器輸出的狀態(tài)沒有影響。31、基本 rs 觸發(fā)器的特性方程是(qn +1=s +rqn);其約束條件是( rs =0 )。jk 觸發(fā)器的特性方程是(q n+1 =j q n +kqn);d觸發(fā)器的特性方程是(qn +1=d);t觸發(fā)器的特性方程是(q n +1 =t q n +tqn);t觸發(fā)器的特性方程是(qn +1=qn)。32、 時序邏輯電路的邏輯功能的特點(diǎn)是任

7、何時刻電路的穩(wěn)定( 輸出 ),不僅和( 該時刻的輸入信號 )有關(guān), 而且還取決于( 電路原來的狀態(tài) )。33、 時序邏輯電路一定包含有作為存儲單元的( 觸發(fā)器 ),時序電路中可以沒有( 組合 )電路,但不能沒有 ( 觸發(fā)器 )。34、 時序邏輯電路的邏輯功能通??捎茫?邏輯表達(dá)式 )、(狀態(tài)表 )、(卡諾圖 )、(狀態(tài)圖 )和( 時序圖 ) 等方式描述。35、 時序邏輯電路按觸發(fā)器時鐘端的連接方式不同可以分為 ( 同步時序邏輯電路 )和( 異步時序邏輯電路 )兩 類。36、 可以用來暫時存放數(shù)據(jù)的器件稱為( 寄存器 )。寄存器分為( 基本寄存器 )和( 移位寄存器 )兩 種。37、 若 rom

8、 有 5 根地址輸入線,有 8 根數(shù)據(jù)輸出線,則 rom 的字線數(shù)為( 32 ),rom 的容量為( 256 )。 38、把移位寄存器的( 輸出 以一定方式饋送到 )串行輸入端 ,即得到( 移位寄存器型 )計(jì)數(shù)器。39、 一個十進(jìn)制加法計(jì)數(shù)器需要由( 4 個 )jk 觸發(fā)器組成。40、 ram 與 rom 比較,其優(yōu)點(diǎn)是( 讀寫方便,使用靈活 );缺點(diǎn)是( 掉電丟失信息 )。41、 順序脈沖發(fā)生器可分成( 計(jì)數(shù)型 )和( 移位型 )兩大類。42、 555 定時器由( 分壓器 )、( 比較器 )、( 基本 rs 觸發(fā)器 )、( 晶體管開關(guān) )和( 輸出緩沖器 )五部 分組成。43、 施密特觸發(fā)器

9、有兩個穩(wěn)定狀態(tài)( “0”態(tài)和“1”態(tài) ),其維持與轉(zhuǎn)換完全取決于( 輸入電壓的大小 )。 44、單穩(wěn)態(tài)觸發(fā)器狀態(tài)有一個( 穩(wěn)定狀態(tài) )和一個( 暫穩(wěn)狀態(tài) )。45、 多諧振蕩器是一種( 自激振蕩 )電路,它沒有( 穩(wěn)態(tài) ),只有兩個( 暫穩(wěn)態(tài) )。它不需要外加觸發(fā)信 號,就能自動的輸出( 矩形 ) 脈沖。46、 石英晶體多諧振蕩器的振蕩頻率僅決定于晶體本身的( 諧振頻率 ),而與電路中( rc )的數(shù)值無關(guān)。47、48、 ad 轉(zhuǎn)換器是把( 模擬量 )轉(zhuǎn)換為( 數(shù)字量 )的轉(zhuǎn)換器。d/ a 轉(zhuǎn)換器是把( 數(shù)字量 )轉(zhuǎn)換為( 模擬 量 )的轉(zhuǎn)換器。49、 衡量 d/a 和 a/d 轉(zhuǎn)換器性能優(yōu)劣

10、的主要指標(biāo)都是( 轉(zhuǎn)換精度 )和( 轉(zhuǎn)換速度 )。50、 a/d 轉(zhuǎn)換過程四個步驟的順序是( 采樣 )、( 保持 )、( 量化 )、( 編碼 )。二、選擇題1、數(shù)字電路中使用的數(shù)制是( b )。a、十進(jìn)制 b、 二進(jìn)制 c、十六進(jìn)制 2、二進(jìn)制數(shù)對應(yīng)的十進(jìn)制數(shù)為( d )。a、 b、 c、 d、 3、十進(jìn)制數(shù)對應(yīng)的二進(jìn)制數(shù)為( a )。a、 b、.1 c、 d、4、 將二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的共同規(guī)則是( a、除十取余 b、乘十取整 c、按權(quán)展開5、 標(biāo)準(zhǔn)與或式是由( d )構(gòu)成的邏輯表達(dá)式。a、最大項(xiàng)之積 b、最小項(xiàng)之積 c、最大項(xiàng)之和d、八進(jìn)制c )。d、以上均可d、最小

11、項(xiàng)之和6、函數(shù)f =ab +ac +bc +cd +d的最簡與或式為( c )。a、ab b、 ab +d c、1 d、0 7、n 個變量可以構(gòu)成( c )個最小項(xiàng)。a、n b、2n c、2nd、2n18、若輸入變量 a、b 全為 1 時,輸出 f=0,則其輸入與輸出關(guān)系是( b )。a、非 b、與非 c、與 d、或9、標(biāo)準(zhǔn)與或式是由( b )構(gòu)成的邏輯表達(dá)式。a、與項(xiàng)相或 b、最小項(xiàng)相或 c、最大項(xiàng)相與 d、或項(xiàng)相與 10、以下表達(dá)式中符合邏輯運(yùn)算法則的是( d ) 。a、cc=c2b、1+1=10 c、01 d、a+1=1zzz11、下列邏輯式中,正確的是( a )。a、a b = a b

12、 b、 a+a=1c、a a=0d、a a=112、abc( c )。a、a b、bc c、(ab)?(ac) d、ac 13、 y =ab +ac +bc , y =ab +ac 兩者的關(guān)系是( a )。1 2a、 y =y b、 y y c、 y =y1 2 1 2 1 214、同或邏輯 z 對應(yīng)的邏輯圖是( c )。a =1 a 1 a =1 a b b b b1za、 b、c、 d、15、有三個輸入端的或非門電路,要求輸出高電平,其輸入端應(yīng)是( c )。a、全部為高電平c、全部為低電平16、具有“線與”邏輯功能的門電路有( b )。b、至少一個端為高電平 d、至少一個端為低電平a、三態(tài)

13、門 b、集電極開路門 c 、與門 d、或門 17、對于負(fù)邏輯而言,某邏輯電路為與門,則對于正邏輯而言,該電路為( c )。a、與非門 b、或非門 c 、 或門 d、與門 18、集電極開路門(oc 門)在使用時須在( b )之間接一電阻。a、輸出與地 b、輸出與電源 c、輸出與輸入19.一個兩輸入端的門電路,當(dāng)輸入為 0 和 1 時,輸出不是 1 的門是( b )。 a、與非門 b、或非門 c、異或門20、 若在編碼器中有 50 個編碼對象,則要求輸出二進(jìn)制代碼位數(shù)為( b )位。 a、5 b、6 c、10 d、5021、 如需要判斷兩個二進(jìn)制數(shù)的大小或相等,可以使用( d )電路。a、譯碼器

14、c、數(shù)據(jù)選擇器b、編碼器 d、數(shù)據(jù)比較器22、八輸入的編碼器按二進(jìn)制編碼時,輸出端的個數(shù)是( b )。a、2 個 b、 3 個 c、4 個 d、8 個23、和數(shù)據(jù)分配器使用相同型號 msi 的組合邏輯電路是( a )。a、譯碼器 b、編碼器 c 、數(shù)據(jù)選擇器 d、數(shù)據(jù)比較器 24、組合邏輯電路消除競爭冒險(xiǎn)的方法有( a )和( b ) 。a、修改邏輯設(shè)計(jì)b、在輸出端接入濾波電容c、后級加緩沖電路? d、屏蔽輸入信號的尖峰干擾25、數(shù)據(jù)分配器輸入端的個數(shù)是( b )。a、2 個 b、1 個 c、4 個 d、8 個 26、一片容量為 1024 字節(jié)4 位的存儲器,表示有( c )個存儲單元。a、1

15、024 b、4 c、4096 d、827、下列觸發(fā)器中存在約束條件的是( a )。a、rs 觸發(fā)器 b、jk 觸發(fā)器 c、d 觸發(fā)器 d、t 觸發(fā)器28、jk 觸發(fā)器在時鐘脈沖的作用下,如果要使q n +1 =q n,則輸入信號 jk 應(yīng)為( a )。a、j=1,k=1 b、 j=0,k=1 c、j=0,k=0 d、j=1,k=0 29、rs 觸發(fā)器的約束條件是( d )。a、 r+s =1 b、 r+s=0 c、 rs=1 d、 rs=0 30、jk 觸發(fā)器欲在 cp 作用后保持原狀態(tài),則 jk 的值是( d )。a、jk11 b、jk10 c、jk01 d、jk00 31、mealy 型時

16、序邏輯電路的輸出 ( c )。a、只與電路的現(xiàn)態(tài)有關(guān)b、只與電路的輸入有關(guān)t10 2 82 1610c、與電路的現(xiàn)態(tài)和電路的輸入有關(guān) d、與電路的現(xiàn)態(tài)和電路的輸入無關(guān)32、 若 4 位同步二進(jìn)制加法計(jì)數(shù)器當(dāng)前的狀態(tài)是 0111,下一個輸入時鐘脈沖后,其內(nèi)容變?yōu)? c )。 a、0111 b、0110 c、1000 d、001133、a、0011 b、1000 c、1001 d、001134、下圖所示為某時序邏輯電路的時序圖,由此可判斷該時序電路具有的功能是( a ) 。a、十進(jìn)制計(jì)數(shù)器 b、九進(jìn)制計(jì)數(shù)器 c、四進(jìn)制計(jì)數(shù)器 d、八進(jìn)制計(jì)數(shù)器cpqqqq012335、 構(gòu)成同步二進(jìn)制計(jì)數(shù)器一般應(yīng)選

17、用的觸發(fā)器是( c )。 a、d 觸發(fā)器 b、rs 觸發(fā)器 c、jk 觸發(fā)36、 構(gòu)成四位寄存器應(yīng)選用( b )。a、2 個觸發(fā)器; b、4 個觸發(fā)器 c、16 個觸發(fā)器 37、需用( b )片 74ls161 構(gòu)成六十進(jìn)制計(jì)數(shù)器。a、1 片 b、2 片 c、3 片d、4 片38、555 構(gòu)成的施密特觸發(fā)器的回差電壓為( d )。a、vcc b、vcc/2 c、2vcc/3 d、vcc/3 39、能起到定時作用的觸發(fā)器是( c )。a、施密特觸發(fā)器 b、雙穩(wěn)態(tài)觸發(fā)器 c、單穩(wěn)態(tài)觸發(fā)器 40、對電壓、頻率、電流等模擬量進(jìn)行數(shù)字處理之前,必須將其進(jìn)行(a、d/a 轉(zhuǎn)換 b、a/d 轉(zhuǎn)換 c、直接輸

18、入三、計(jì)算題1、將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)和八進(jìn)制數(shù)。解: = =2、將二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)和十進(jìn)制數(shù)。解: = = (124. 25)3、型號為 2764 的 eprom 地址線為 13,位線為 8,試計(jì)算它的容量。d、多諧振蕩器 b )。d、隨意解 :其容量為:2138=81928=810248=8k8四、邏輯函數(shù)式變換1、用公式法將下列邏輯函數(shù)式化簡為最簡與或表達(dá)式y(tǒng) =acb +ac +b +bc1y =ab +( a +c )b +ac2y =ab +bc +ab +ac3解:y =acb +ac +b +bc =acb +ac b+bc =ac( b +b ) +bc 1=ac

19、+bc =a +c +bc =a +c( 1 +b ) =a +cy =ab +( a +c )b +ac =ab +acb +ac =ab +( ac +acb )2=ab +b +ac =a +b +ac =( a +ac ) +b =a +by =ab +bc +ab +ac3=ab +bc +ab +ac +ac( 增加的ac是a b +bc的多余項(xiàng),可與 ac合并) =ab +bc +ab +a =bc +(aab ) +ab =bc +(a+ab )=bc +a +b =a +b( 1 +c ) =a +b2、將下列邏輯函數(shù)式展開成最小項(xiàng)表達(dá)式y(tǒng) =a( b +c )4y =ab

20、+bc +ca5y =a( a +b )( b +c )6解:y =a( b +c ) =a +( b +c ) =a +bc =a( b +b )( c +c ) +( a +a )bc4=a bc +ab c+abc +abc +abc =(1,4.5,6,7 )y =ab +bc +ca =ab( c +c ) +( a +a )bc +a( b +b )c5=abc +abc +abc +abc +abc +abc=abc +abc +abc +abc =m( 3,5,6,7 )y =a( a +b )( b +c ) =( a a+ab )( b +c ) =( a +ab )( b

21、 +c ) =a( b +c ) = 6=ab +ac =ab( c +c ) +a( b +b )c =ab c+abc +abc =m( 4 ,6 ,7 ) 五、用卡諾圖化簡法將下列函數(shù)化簡為最簡與或表達(dá)式y(tǒng) =a bcd +a bcd +a bcd +ab cd+abcd +abcd7y ( a,b,c ,d ) m( 0,2,4,6,9,13)+d(1,3,5 ,7,11,15 )8解:abcd00 01 11 10abcd0001111000 01 1 100 1101 0 0 0 0011111 00 0 01101010 101 110010y =bc +ab d +a bd7六、作圖題1、電路及 cp、s、r 的波形如圖 1 所示,試對應(yīng)畫出q 、qy =a +d 8的波形。qq圖 12、邊沿觸發(fā)器及 cp、j、k 的波形如圖 2 所示,試對應(yīng)畫出 q 、q的波形。qq圖 23、邊沿觸發(fā)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論