數(shù)字邏輯習(xí)題答案(毛法堯)第二版

1、數(shù)字邏輯習(xí)題解答毛法堯 第二版 習(xí)題一1.1 把下列不同進(jìn)制數(shù)寫成按權(quán)展開式: (4517.239)10= 4103+5102+1101+7100+210-1+310-2+910-3 (10110.0101)2=124+023+122+121+020+02-1+12-2+02-3+12-4 (325.744)8=382+281+580+78-1+48-2+48-3 (785.4AF)16=7162+8161+5160+416-1+A16-2+F16-31.2 完成下列二進(jìn)制表達(dá)式的運(yùn)算:1.3 將下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)： (1110101)2=(165)8=(75)1

2、6=716+5=(117)10 (0.110101)2=(0.65)8=(0.D4)16=1316-1+416-2=(0.828125)10 (10111.01)2=(27.2)8=(17.4)16=116+7+416-1=(23.25)101.4 將下列十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù),精確到小數(shù)點(diǎn)后5位： (29)10=(1D)16=(11101)2=(35)8 (0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8 (33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)81.5 如何判斷一個二進(jìn)

3、制正整數(shù)B=b6b5b4b3b2b1b0能否被(4)10整除? 解: 一個二進(jìn)制正整數(shù)被(2)10除時,小數(shù)點(diǎn)向左移動一位, 被(4)10除時,小數(shù)點(diǎn)向左移動兩位,能被整除時,應(yīng)無余數(shù),故當(dāng)b1=0和b0=0時, 二進(jìn)制正整數(shù)B=b6b5b4b3b2b1b0能否被(4)10整除.1.6 寫出下列各數(shù)的原碼、反碼和補(bǔ)碼： 0.1011 0.1011原=0.1011; 0.1011反=0.1011; 0.1011補(bǔ)=0.1011 0.0000 0.000原=0.0000; 0.0000反=0.0000; 0.0000補(bǔ)=0.0000 -10110 -10110原=110110; -10110反=1

4、01001; -10110補(bǔ)=1010101.7 已知N補(bǔ)=1.0110,求N原,N反和N. 解:由N補(bǔ)=1.0110得: N反=N補(bǔ)-1=1.0101, N原=1.1010,N=-0.10101.8 用原碼、反碼和補(bǔ)碼完成如下運(yùn)算： 0000101-0011010 0000101-0011010原=10010101；0000101-0011010=-0010101。 0000101-0011010反=0000101反+-0011010反=00000101+11100101=11101010 0000101-0011010=-0010101 0000101-0011010補(bǔ)=0000101補(bǔ)+

5、-0011010補(bǔ)=00000101+11100110=11101011 0000101-0011010=-0010101 0.010110-0.100110 0.010110-0.100110原=1.010000；0.010110-0.100110=-0.010000。 0.010110-0.100110反=0.010110反+-0.100110反=0.010110+1.011001=1.101111 0.010110-0.100110=-0.010000; 0.010110-0.100110補(bǔ)=0.010110補(bǔ)+-0.100110補(bǔ)=0.010110+1.011010=1.110000

6、0.010110-0.100110=-0.0100001.9 分別用“對9的補(bǔ)數(shù)”和“對10的補(bǔ)數(shù)”完成下列十進(jìn)制數(shù)的運(yùn)算：2550-1232550-1239補(bǔ)=25509補(bǔ)+-1239補(bǔ)=02550+99876=02427 2550-123=24272550-12310補(bǔ)=255010補(bǔ)+-12310補(bǔ)=02550+99877=02427 2550-123=2427 537-846537-8469補(bǔ)=5379補(bǔ)+-8469補(bǔ)=0537+9153=9690 537-846=-309537-84610補(bǔ)=53710補(bǔ)+-84610補(bǔ)=0537+9154=9691 537-846=-3091.10

7、 將下列8421BCD碼轉(zhuǎn)換成二進(jìn)制數(shù)和十進(jìn)制數(shù): (0110,1000,0011)8421BCD=(1010101011)2=(683)10 (0100,0101.1001)8421BCD=(101101.11100110)2=(45.9)101.11 試用8421BCD碼、余3碼、和格雷碼分別表示下列各數(shù)： (578)10=(0101,0111,1000)8421BCD=(1000,1010,1011)余3碼=(1001000010)2=(1101100011)Gray (1100110)2=(1010101)Gray=(102)10=(0001,0000,0010)8421BCD=(01

8、00,0011,0101)余3碼習(xí)題二2.1 分別指出變量（A,B,C,D）在何種取值組合時，下列函數(shù)值為1。 如下真值表中共有6種如下真值表中共有8種010111如下真值表中除0011、1011、1111外共有13種：2.2 用邏輯代數(shù)公理、定理和規(guī)則證明下列表達(dá)式： 證明:左邊=右邊 原等式成立. 證明:左邊=右邊 原等式成立. 證明:左邊= =右邊 原等式成立. 證明:右邊=左邊 原等式成立. 證明:左邊=右邊 原等式成立.2.3 用真值表檢驗下列表達(dá)式： 2.4 求下列函數(shù)的反函數(shù)和對偶函數(shù)： 2.5 回答下列問題： 已知 X+Y=X+Z，那么，Y=Z。正確嗎？為什么？答：正確。因為X

9、+Y=X+Z，故有對偶等式XY=XZ。所以 Y= Y + XY=Y+XZ=(X+Y)(Y+Z) =(X+Y)(Y+Z) Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)故Y=Z。 已知 XY=XZ，那么，Y=Z。正確嗎？為什么？答：正確。 因為XY=XZ的對偶等式是X+Y=X+Z，又因為 Y= Y + XY=Y+XZ=(X+Y)(Y+Z) =(X+Y)(Y+Z) Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)故Y=Z。已知 X+Y=X+Z，且 XY=XZ，那么，Y=Z。正確嗎？為什么？答：正確。 因為X+Y=X+Z，且 XY=XZ，所以 Y

10、= Y + XY= Y + XZ=(X+Y)(Y+Z)=(X+Z)(Y+Z)=Z+XY=Z+XZ=Z已知 X+Y=XZ，那么，Y=Z。正確嗎？為什么？答：正確。因為X+Y=XZ，所以有相等的對偶式XY=X+Z。Y= Y + XY= Y +（X + Z）=X+Y+ZZ = Z +XZ =Z + ( X + Y ) =X+Y+Z故Y=Z。2.6 用代數(shù)化簡法化簡下列函數(shù)： 2.7 將下列函數(shù)表示成“最小項之和”形式和“最大項之積”形式： =m(0,4,5,6,7)= M(1,2,3)（如下卡諾圖1） =m(4,5,6,7,12,13,14,15)= M(0,1,2,3,8,9,10,11) （如下

11、卡諾圖2） =m(0,1,2,3,4)= M(5,6,7,8,9,10,11,12,13,14,15) （如下卡諾圖3）2.8 用卡諾圖化簡下列函數(shù),并寫出最簡“與-或”表達(dá)式和最簡“或-與”表達(dá)式： = =或= = =2.9 用卡諾圖判斷函數(shù)和有何關(guān)系。 = =可見，2.10 卡諾圖如下圖所示，回答下面兩個問題： 若,當(dāng)取何值時能得到取簡的“與或”表達(dá)式。從以上兩個卡諾圖可以看出,當(dāng)=1時, 能得到取簡的“與或”表達(dá)式。 和各取何值時能得到取簡的“與或”表達(dá)式。從以上兩個卡諾圖可以看出,當(dāng)=1和=1時, 能得到取簡的“與或”表達(dá)式。2.11 用卡諾圖化簡包含無關(guān)取小項的函數(shù)和多輸出函數(shù)。 m

12、(0,2,7,13,15)+ d(1,3,4,5,6,8,10) 習(xí)題三3.1 將下列函數(shù)簡化,并用“與非”門和“或非”門畫出邏輯電路。m(0,2,3,7)= = M(3,6)= m(0,1,2,4,5,7)= = = =3.2 將下列函數(shù)簡化,并用“與或非”門畫出邏輯電路。 = m(1,2,6,7,8,9,10,13,14,15)= 3.3 分析下圖3.48所示邏輯電路圖,并求出簡化邏輯電路。 解：如上圖所示，在各個門的輸出端標(biāo)上輸出函數(shù)符號。則 =A（BC）+C（AB） 真值表和簡化邏輯電路圖如下，邏輯功能為：依照輸入變量ABC的順序，若A或C為1，其余兩個信號相同，則電路輸出為1，否則輸

13、出為0。3.4 當(dāng)輸入變量取何值時，圖3.49中各邏輯電路圖等效。 解：當(dāng)和的取值相同（即都取0或1）時，這三個邏輯電路圖等效。3.5 假定代表一個兩位二進(jìn)制正整數(shù)，用“與非”門設(shè)計滿足如下要求的邏輯電路： ；（Y也用二進(jìn)制數(shù)表示）因為一個兩位二進(jìn)制正整數(shù)的平方的二進(jìn)制數(shù)最多有四位，故輸入端用A、B兩個變量，輸出端用Y3、Y2、Y1、Y0四個變量。真值表： 真值表： Y3=AB，Y2=，Y1=0，Y0=+ AB =B,邏輯電路為: ，（Y也用二進(jìn)制數(shù)表示）因為一個兩位二進(jìn)制正整數(shù)的立方的二進(jìn)制數(shù)最多有五位，故輸入端用A、B兩個變量，輸出端用Y4、Y3、Y2、Y1、Y0五個變量?？闪谐稣嬷当?Y

14、4=AB，Y3=，Y2=0，Y1= AB ,Y0=+ AB =B,邏輯電路如上圖。3.6 設(shè)計一個一位十進(jìn)制數(shù)（8421BCD碼）乘以5的組合邏輯電路，電路的輸出為十進(jìn)制數(shù)（8421BCD碼）。實現(xiàn)該邏輯功能的邏輯電路圖是否不需要任何邏輯門？解：因為一個一位十進(jìn)制數(shù)（8421BCD碼）乘以5所得的的十進(jìn)制數(shù)（8421BCD碼）最多有八位，故輸入端用A、B、C、D四個變量，輸出端用Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0八個變量。真值表： 用卡諾圖化簡：Y7=0，Y6=A，Y5=B，Y4=C，Y3=0，Y2=D ，Y1=0，Y0=D 。邏輯電路如下圖所示，在化簡時由于利用了無關(guān)項，本邏輯電

15、路不需要任何邏輯門。3.7 設(shè)計一個能接收兩位二進(jìn)制Y=y1y0,X=x1x0,并有輸出Z=z1z2的邏輯電路,當(dāng)Y=X時,Z=11,當(dāng)YX時,Z=10,當(dāng)YX時,Z=01。用“與非”門實現(xiàn)該邏輯電路。解：根據(jù)題目要求的功能，可列出真值表如下：用卡諾圖化簡：z1=+z2=+轉(zhuǎn)化為“與非與非”式為：邏輯電路為：3.8 設(shè)計一個檢測電路,檢測四位二進(jìn)制碼中1的個數(shù)是否為奇數(shù),若為偶數(shù)個1,則輸出為1,否則為0。解：用A、B、C、D代表輸入的四個二進(jìn)制碼，F(xiàn)為輸出變量，依題意可得真值表：卡諾圖不能化簡：用“與非”門實現(xiàn)的邏輯電路為：或門實現(xiàn)的電路為用異3.9 判斷下列函數(shù)是否存在冒險,并消除可能出現(xiàn)

16、的冒險。 解:不存在冒險;存在冒險,消除冒險的辦法是添加一冗余項BD;即： 也存在冒險,消除冒險的辦法也是添加一冗余因子項 . 即： .習(xí)題四4.1 圖4.55所示為一個同步時序邏輯電路,試寫出該電路的激勵函數(shù)和輸出函數(shù)表達(dá)式。解：輸出函數(shù)：； ；激勵函數(shù)：；。4.2 已知狀態(tài)表如表4.45所示，作出相應(yīng)的狀態(tài)圖。解：狀態(tài)圖為：4.3 已知狀態(tài)圖如圖4.56所示，作出相應(yīng)的狀態(tài)表。解：相應(yīng)的狀態(tài)表為：4.4 圖4.57所示狀態(tài)圖表示一個同步時序邏輯電路處于其中某一個未知狀態(tài)，。為了確定這個初始狀態(tài)，可加入一個輸入序列，并觀察輸出序列。如果輸入序列和相應(yīng)的輸出序列為00/0、01/1、00/0、

17、10/0、11/1，試確定該同步時序電路的初始狀態(tài)。解：為分析問題的方便，下面寫出狀態(tài)表：當(dāng)輸入序列和相應(yīng)的輸出序列為00/0時，A、B、C、D都符合條件，但當(dāng)序列為01/1時要轉(zhuǎn)為B態(tài)或C態(tài)，就排除了A、D態(tài)；下一個序列為00/0時，B、C保持原態(tài)，接著序列為10/0時，B態(tài)轉(zhuǎn)為A態(tài)，C態(tài)轉(zhuǎn)為D態(tài)，但當(dāng)最后一個序列為11/1時，只有D態(tài)才有可能輸出1，這就排除了B態(tài)。故確定該同步時序電路的初始狀態(tài)為C態(tài)。 即C（初態(tài)）（00/0）C（01/1）C（00/0）C（10/0）D（11/1）C4.5 分析圖4.58所示同步電路，作出狀態(tài)圖和狀態(tài)表，并說明該電路的邏輯功能。解：激勵方程： ；; 輸出

18、方程： 。 各觸發(fā)器的狀態(tài)方程為： =； =0;由圖可見，該電路的邏輯功能為：在時鐘脈沖作用下，輸入任意序列x均使電路返回00狀態(tài)。4.6 圖4.59為一個串行加法器邏輯框圖，試作出其狀態(tài)圖和狀態(tài)表。解: 狀態(tài)圖和狀態(tài)表為:4.7 作1010序列檢測器的狀態(tài)圖，已知輸入、輸出序列為輸入：0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 輸出：0 0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0解：1010序列檢測器的狀態(tài)圖如右。4.8 設(shè)計一個代碼檢測器，電路串行輸入余3碼，當(dāng)輸入非法數(shù)字時電路輸出為0，否則輸出為1，試作出狀態(tài)圖。解：余3碼的非法數(shù)字有

19、六個，即0000，0001，0010，1101，1110，1111。故其原始狀態(tài)圖為：4.9 簡化表4.46所示的完全確定狀態(tài)表。解：表4.46所示的完全確定狀態(tài)表的隱含表為：考察給定的狀態(tài)表，比較狀態(tài)C和F。不論輸入x是1還是0，它們所產(chǎn)生的輸出都相同。當(dāng)x=0時，所建立的次態(tài)也相同；但當(dāng)x=1時，它們的次態(tài)不相同： N（C，1）=A N（F，1）=D于是狀態(tài)C，F(xiàn)能否合并，取決于狀態(tài)A，D能否合并。對于狀態(tài)A和D。不論輸入x是1還是0，它們所產(chǎn)生的輸出都分別相同。當(dāng)x=1時，它們的次態(tài)為現(xiàn)態(tài)的交錯，但當(dāng)x=0時，它們的次態(tài)卻不相同： N（A，0）=E N（D，0）=B因此，狀態(tài)A，D能否合

20、并，取決于狀態(tài)B，E能否合并。對于狀態(tài)B和E。不論輸入x是1還是0，它們所產(chǎn)生的輸出都分別相同。但當(dāng)x=0時，它們的次態(tài)不同： N（B，0）=A N（E，0）=D當(dāng)x=1時，它們所建立的次態(tài)也不相同： N（B，1）=F N（E，1）=C可以發(fā)現(xiàn)：狀態(tài)CF、AD和BE能否各自合并，出現(xiàn)如上循環(huán)關(guān)系：顯然，由于這個循環(huán)中的各對狀態(tài)，在不同的現(xiàn)輸入下所產(chǎn)生的輸出是分別相同的，因而從循環(huán)中的某一狀態(tài)時出發(fā)，都能保證所有的輸入序列下所產(chǎn)生的輸出序列都相同。所以，循環(huán)中各對狀態(tài)分別可以合并。令 A=A，D， B=B，E C=C，F(xiàn)代入原始狀態(tài)表中簡化后，再令D、E代替G、H，可得最小化狀態(tài)表。4.10 簡

21、化表4.47所示的不完全確定狀態(tài)表。解：由給定的不完全確定狀態(tài)表畫出隱含表，可以得出全部相容狀態(tài)對有五個，為： （A，B）、（C，D）、（C，E）、（A，D）、（B，C）,從這五個相容狀態(tài)對可以看出它們本身就是最大相容類。作出閉覆蓋表尋找最小閉覆蓋。從閉覆蓋表可以得出兩種最小化方案及對應(yīng)的最小化狀態(tài)表：從這兩個方案可以看出，方案一相容類數(shù)目最少，是最佳方案。4.11 按照狀態(tài)分配基本原則，將表4.48所示的狀態(tài)表轉(zhuǎn)換成二進(jìn)制狀態(tài)表。解：給定的狀態(tài)表中共有A、B、C、D四個狀態(tài)，其中B態(tài)和C態(tài)是可以合并的最大相容類，可看成一個狀態(tài)，如B態(tài)。則根據(jù)狀態(tài)分配原則1)，A和B應(yīng)分配相鄰代碼；根據(jù)狀態(tài)分

22、配原則2)，A和B，B和D應(yīng)分配相鄰代碼；根據(jù)狀態(tài)分配原則3)，A和B、B和D應(yīng)分配相鄰代碼，根據(jù)狀態(tài)分配原則4)，狀態(tài)B的代碼應(yīng)分配為00。 從分配二進(jìn)制代碼的卡諾圖得代碼分配結(jié)果：B為00；A為01；D為10。C為11是不會出現(xiàn)的狀態(tài)，可作無關(guān)項處理。于是可得二進(jìn)制狀態(tài)表。4.12 若分別用J-K、T和D觸發(fā)器作同步時序電路的存儲電路，試根據(jù)表4.49所示的二進(jìn)制狀態(tài)表設(shè)計同步時序電路，并進(jìn)行比較。解：下面畫出了分別用J-K、T和D觸發(fā)器作同步時序電路的存儲電路時的激勵函數(shù)和輸出函數(shù)卡諾圖：各觸發(fā)器的激勵函數(shù)和輸出函數(shù)的表達(dá)式如下：； ； ；=各邏輯電路為： 由此可見，使用JK觸發(fā)器線路較

23、為簡單，門電路較少，成本較低。4.13 設(shè)計一個能對兩個二進(jìn)制數(shù)X=x1,x2,xn和Y=y1, y 2, y n進(jìn)行比較的同步時序電路，其中，X，Y串行地輸入到電路的x，y輸入端。比較從x1， y 1開始，依次進(jìn)行到xn， y n。電路有兩個輸出Zx和Zy，若比較結(jié)果XY，則Zx為1，Zy為0；若XY，則Zy為1，Zx為0；若X=Y，則Zx 和 Zy都為。要求用盡可能少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并作盡可能的邏輯門和觸發(fā)器來實現(xiàn)。解：兩個數(shù)進(jìn)行比較時，先比較高位，然后比較低位。若xi= y i=0或1，兩個輸出Zx 和 Zy=1，還應(yīng)比較低一位，若還相等，則兩個輸出不變。，若所有的位的數(shù)都相

24、等，最后輸出Zx 和 Zy=1，表示比較結(jié)果X=Y。比較過程中若出現(xiàn)某一位數(shù)不等，則比較結(jié)束。xi y i時輸出Zx=1，Zy=0，比較結(jié)果XY；xiy i時輸出Zx=0，Zy=1，比較結(jié)果XY。因題意要求要求用盡可能少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并作盡可能的邏輯門和觸發(fā)器來實現(xiàn)，故采用Moore型電路，用兩個D觸發(fā)器，這兩個觸發(fā)器的輸出就是電路的輸出，其中y 2表示Zy，y 1表示Zx。用A、B、C三個狀態(tài)分別表示X=Y、XY、XY。令A(yù)=11,B=01,C=10,得二進(jìn)制狀態(tài)表。.采用D觸發(fā)器，經(jīng)卡諾圖化簡得激勵方程：;所設(shè)計的同步時序邏輯電路為：習(xí)題五5.1 分析圖5.35所示的脈沖異步

25、時序電路。解：各觸發(fā)器的激勵方程和時鐘方程為:； 各觸發(fā)器的狀態(tài)方程為： （CP的下降沿觸發(fā)）； （Q1的下降沿觸發(fā)）； （Q1的下降沿觸發(fā)）該電路是一能自啟動的六進(jìn)制計數(shù)器。5.2 已知某脈沖異步時序電路的狀態(tài)表如表5.29所示，試用D觸發(fā)器和適當(dāng)?shù)倪壿嬮T實現(xiàn)該狀態(tài)表描述的邏輯功能。解：表5.29所示為最小化狀態(tài)表。根據(jù)狀態(tài)分配原則，無“列”相鄰（行相鄰在脈沖異步時序電路中不適用。），在“輸出” 相鄰中，應(yīng)給AD、AC分配相鄰代碼。取A為邏輯0，如下卡諾圖所示，狀態(tài)賦值為：A=00，B=11；C=01；D=10。于是，二進(jìn)制狀態(tài)表如下，根據(jù)D觸發(fā)器的激勵表可畫出CP2、D2、CP1、D1、Z

26、的卡諾圖，得到激勵函數(shù)和輸出函數(shù)，以及畫出所設(shè)計的脈沖異步時序電路。得激勵方程和輸出方程：；。5.3 設(shè)計一個脈沖異步時序電路，該電路有三個輸入端x1、x2和x3，一個輸出端Z。僅當(dāng)輸入序列x1-x2-x3出現(xiàn)時，輸出Z產(chǎn)輸出脈沖，并且與輸入序列的最后一個脈沖重疊。試作出該電路的原始狀態(tài)圖和狀態(tài)表。解：5.4 分析圖5.36所示的電平異步時序電路。解：（一）寫出激勵函數(shù)和輸出函數(shù)表達(dá)式： ； （二）作狀態(tài)流程表。(三) 作時間圖。設(shè)輸入狀態(tài)的變化序列為0001111000101101，初始總態(tài)為（，）=（00，00）。從本題的狀態(tài)流程表推演出總響應(yīng)序列為(三)電路功能：當(dāng)輸入狀態(tài)的變化序列為0

27、1111000時，電路輸出高電平1，其余情況輸出低電平0。因此，該電平異步時序電路為01111000序列檢測器。5.5 某電平異步時序電路有輸入x1和x2及輸出Z。當(dāng)輸入x1為0，輸入x2從0跳變到1時，輸出Z為1；當(dāng)輸入x1為1，輸入x2從1跳變到0時，輸出Z也為1；當(dāng)輸入x1和x2相同時，輸出Z則為0；當(dāng)為其他情況時，輸出Z保持不變。試建立該電路的原始流程表。5.6 將表5.30所示原始流程表簡化為最簡流程表。解：從隱含表得相容狀態(tài)對有：（1，3）、（2，4）、（2，5）、（4，5）、（5，6）。作合并圖得最大相容類為（1，3）、（2，4，5）、（5，6）。 用a代表（1，3），b代表（2

28、，4），c代表（5，6）得最小化流程表：5.7 判斷圖5.37電平異步時序電路是否存在競爭。習(xí)題六6.1 用兩個四位二進(jìn)制并行加法器實現(xiàn)兩位十進(jìn)制數(shù)8421BCD碼到余3碼的轉(zhuǎn)換.。6.2 用兩塊四位數(shù)值比較器蕊片實現(xiàn)兩個七位二進(jìn)制數(shù)的比較.。6.3 用三輸入八輸出譯碼器和必要的邏輯門實現(xiàn)下列邏輯函數(shù)表達(dá)式：；解：=；=yz +y+z + + xyz +xy=xy+xyz +z=邏輯電路如上：6.4用四路選擇器設(shè)計下列組合邏輯電路： 全加器； 三變量多數(shù)表決電路。6.5 用四位二進(jìn)制同步可逆計數(shù)器和必要的邏輯門構(gòu)成模12加法計數(shù)器。6.6 用兩塊雙向移位寄存器蕊片實現(xiàn)模8計數(shù)器。6.7用ROM

29、設(shè)計一個三位二進(jìn)制平方器。6.8 用PLA實現(xiàn)四位二進(jìn)制并行加法器。解：根據(jù)P195圖6.2四位并行加法器邏輯電路，可得各輸出函表達(dá)式：+， A1B1 +A1C0 + B1C0, ; 設(shè)1P1 =; 1P2 =; 1P3 =; 1P4 =; 1P5 = A1B1; 1P6 = A1C0; 1P7 = B1C0; 1P8 =; 1P9 =; 1P10 =;=+， A2B2+A2C1 + B2C1; ; 設(shè)2P1 =; 2P2 =; 2P3 =; 2P4 =; 2P5 = A2B2; 2P6 = A2C1; 2P7 = B2C1; 2P8 =; 2P9 =; 2P10 =;=+， A3B3+A3C

30、2 + B3C2 ; ; 設(shè)3P1 =; 3P2 =; 3P3 =; 3P4 =; 3P5 = A3B3; 3P6 = A3C2; 3P7 = B3C2; 3P8 =; 3P9 =; 3P10 =;=+， A4B4+A4C3 + B4C3; 設(shè)4P1 =; 4P2 =; 4P3 =; 4P4 =;4P5 = A4B4; 4P6 = A4C3; 4P7 = B4C3;6.9 用PLA實現(xiàn)圖6.33所示的時序邏輯電路。解：D觸發(fā)器激勵函數(shù)表達(dá)式為：；輸出函數(shù)表達(dá)式為：Z =設(shè) P 1=；P 2=；P 3=，則根據(jù)激勵函數(shù)和輸出函數(shù)表達(dá)式，可畫出用PLA實現(xiàn)的時序邏輯電路。習(xí)題十 邏輯器件10.1、

31、什么是晶體二極管的靜特性和動特性？答：二極管在導(dǎo)通和截止這兩種穩(wěn)定狀態(tài)下的特性稱為二極管的靜態(tài)特性；二極管在導(dǎo)通和截止兩種工作狀態(tài)間轉(zhuǎn)換過程的特性稱為二極管的動態(tài)特性。10.2、晶體二極管作開關(guān)時，同理想開關(guān)相比有哪些主要不同？答：主要是當(dāng)加在晶體二極管上的正向電壓小于死區(qū)電壓（硅管為0.5V）或加反向電壓時，二極管相當(dāng)于處于斷開的開關(guān)，但有電流流過二極管，不過這電流很小，可以忽略；當(dāng)加在晶體二極管上的正向電壓大于導(dǎo)通電壓時，二極管充分導(dǎo)通，有一定的管壓降（硅管為0.7V），不過在此后在一個很大的范圍內(nèi)，管壓降不隨電流變化。10.3、試述晶體三極管截止、放大、飽和三種工作狀態(tài)的特點(diǎn)。說明晶體三

32、極管的飽和條件和截止條件。答：習(xí)題解答1-3：（1）（1110101）2（117）10（165）8（75）16（2）（0.110101.2（0.828125）10（0.65）8（0.D4）16（3）（10111.01）2（23.25）10（27.2）8（17.4）161-7：N原1.1010；N反1.0101；N-0.10101-10：（1）（011010000011）8421BCD（683）10（1010101011）2（2）（01000101.1001）8421BCD（45.9）10（101101.1110）22-2：略2-3：略2-4：（1）（2）（3）2-6：（1）FAB（2）F1（3

33、）F2-7：（1）F（A，B，C）=m(0,4,5,6,7); F（A，B，C）=M(1,2,3)（2）F（A，B，C，D）m(4,5,6,7,12,13,14,15); F（A，B，C，D）M(0,1,2,3,8,9,10,11)（3）F（A，B，C，D）m(0,1,2,3,4); F（A，B，C，D）M(5,6,7,8,9,10,11,12,13,14,15)2-8：(1) F（A，B，C）（2）F（A，B，C，D）（3）F（A，B，C，D）2-11：（1）F（A，B，C，D）, d(1,3,4,5,6,8,10)=0;(2) , 3-1:（1）F（A，B，C）F（A，B，C）（2）F（A

34、，B，C）M(3,6)F（A，B，C）M(3,6)（4）F（A，B，C，D）F（A，B，C，D）3-3：F（A，B，C）3-7：（1）根據(jù)給定的邏輯功能建立真值表：輸入Y X輸出Zy1 y0 x1 x0z1z000 001100 010100 100100 110101 001001 011101 100101 110110 001010 011010 101110 110111 001011 011011 101011 1111(2)根據(jù)真值表，列出邏輯函數(shù)表達(dá)式，并化簡為“與非”式。Z1 Z2 y1 y0 x1 x0 00 01 11 10 y1 y0 x1 x0 00 01 11 101

35、000110011111101111101110010001100011110（3）根據(jù)邏輯函數(shù)表達(dá)式畫出邏輯電路圖。（略）3-9：（2）存在冒險，增加冗余項BD。4-2： 狀態(tài)圖如下：4-3：現(xiàn) 態(tài)次態(tài)輸出x0x1=00x0x1=01x0x1=11x0x1=1001/00/00/10/111/00/10/01/04-5：(1)列出電路的輸出函數(shù)和激勵函數(shù)表達(dá)式：(2)建立狀態(tài)轉(zhuǎn)移真值表：輸入現(xiàn)態(tài)激勵函數(shù)次態(tài)xQ1Q2J1K1J2 K2Q1(n+1)Q2(n+1)000000000001001100010110000011001110100000000101010100110110000111

36、010100(3)作狀態(tài)表如下：現(xiàn)態(tài)次態(tài)Q1(n+1) Q2(n+1)Q1 Q2X0X10 00 00 00 10 00 01 00 00 01 11 00 0狀態(tài)圖如下：4-9：作隱含表，分別用狀態(tài)a，b，c，d，e表示(A,D)，(B,E)，(C,F)，G，H?？傻煤喕蟮臓顟B(tài)表：現(xiàn) 態(tài)次態(tài)輸出X0X1ab/0a/0ba/1c/0cc/0a/1de/1d/1ec/1b/14-13：(1)作原始狀態(tài)圖和狀態(tài)表現(xiàn) 態(tài)次態(tài)輸出xy00xy01xy11xy10AD/11B/01D/11C/10BB/01B/01B/01B/01CC/10C/10C/10C/10DD/11B/01D/11C/10(2

37、)狀態(tài)簡化用A代替A、D，可得簡化后的狀態(tài)表現(xiàn) 態(tài)次態(tài)輸出xy00xy01xy11xy10AA/11B/01A/11C/10BB/01B/01B/01B/01CC/10C/10C/10C/10(3)狀態(tài)編碼根據(jù)狀態(tài)分配原則可以確定：A的編碼為10；B的編碼為01；C的編碼為01，得到二進(jìn)制狀態(tài)表：現(xiàn) 態(tài)次態(tài)輸出(Q1(n+1) Q2(n+1)/ZxZy)Q1 Q2xy00xy01xy11xy100 000/0100/0100/0100/010 101/1001/1001/1001/101 010/1100/0110/1101/10（4）列出激勵函數(shù)和輸出函數(shù)表達(dá)式（5）畫邏輯圖（略）5-1：(1)列出電路的激勵函數(shù)和輸出函數(shù)表達(dá)式：(2)作狀態(tài)真值表：輸入現(xiàn)態(tài)激勵函數(shù)次態(tài)CPQ1 Q2 Q3J1 K1 CP1J2 K2