第8章 圖像處理電路設計基礎

1、第8章 圖像處理電路設計基礎 8.1 視頻AD設計 8.2 視頻DA設計 8.3 FPGA設計 8.4 DSP設計 8.5 LCD接口設計 8.6 VGA接口設計 8.7 存儲器接口設計 8.8 FLASH接口設計 8.1 視頻AD設計 CVBS信號采集 VGA信號采集 分量信號采集 紅外視頻信號采集 模擬視頻信號格式 1 CVBS信號 Composite Video Broadcast Signal或 Composite Video Blanking and Sync CVBS是一種被廣泛使用的標準，也叫基帶視頻 或RCA視頻，主要有NTSC、PAL制和SECAM制。 美國、加拿大等用NTS

2、C制，歐洲、中國等用PAL 制。它以模擬波形來傳輸數(shù)據(jù)，復合視頻包括色 差和亮度信息，并將它們同步在消隱脈沖中，用 同一信號傳輸。 模擬視頻信號格式 PAL制模擬視頻 逐行掃描與隔行掃描 PAL制為25幀/秒、奇偶場合為一幀，每幀圖像為625行，每場 為312.5行。每行周期64微秒，即行頻為15625Hz。標準的數(shù) 字化視頻為720*576像素/幀。 NTSC制為29.97幀/秒，每幀525行，標準的數(shù)字化視頻為 720*480像素/幀。 行同步與場同步 行消隱與場消隱 開槽脈沖與均衡脈沖 模擬視頻信號格式 模擬視頻信號采集 1 CVBS信號采集 （1）用普通AD采集 只能采集亮度信號（形成

3、灰度圖像），不能采集彩色 信號。優(yōu)點是可以達到更高的采樣精度。 同步分離 EL4583 鎖相倍頻 EL4584 采樣控制 CPLD或FPGA 緩存 FIFO或DPRAM HSCLK VS FS CVBS ADC 模擬視頻信號采集 （2）專用視頻AD采集 主要有AD公司的ADV718x、Philips公 司的SAA71xx、TI公司的TVP51xx等。專 用視頻AD內(nèi)部集成了同頻分離、亮度與色 度信號分離、AGC控制、梳狀濾波器等。 一般都同時兼容PAL、NTSC、SECAM三 種制式。 模擬視頻信號采集 2 VGA信號采集 （1）普通AD采集 鎖相倍頻 EL4584 采樣控制 CPLD或FPG

4、A 緩存 FIFO或DPRAM HS CLK VS ADC1 ADC2 ADC3 R G B 模擬視頻信號采集 （2）專用AD采集 如TI公司的TVP7002。內(nèi)部集成了三路AD、鎖相倍頻、 放大器、RGB轉(zhuǎn)YUV等，可直接采集普通的CVBS信號， 還能直接采集高清格式的720p、1080p以及VGA等模擬信 號。 模擬視頻信號采集 3 S-Video與分量視頻信號的采集 可采用普通AD采樣，同CVBS信號的采集，只是 需要兩路或三路AD。 也可采用專用AD采集，如TVP7002、ADV7441A 等。 模擬視頻信號采集 4 紅外視頻信號采集 采樣控制 CPLD或FPGA 緩存 FIFO或DP

5、RAM ADC 紅外 探測器 CLK INT DataValid DAC Gpol 8.2 視頻DA 主要有兩類視頻DA： 自帶時序產(chǎn)生器，可以是CVBS信號，也可以 是VGA信號，具體時序由I2C總線配置寄存器 實現(xiàn)。因此，必須有I2C接口?？梢杂蒄PGA實 現(xiàn)I2C接口，也可以由帶I2C接口的DSP控制。 不帶時序產(chǎn)生器，控制時序由外部產(chǎn)生，如 FPGA或CPLD。因此，必須外接FPGA。 自帶時序產(chǎn)生器的視頻DA 不帶時序產(chǎn)生器的視頻DA 8.3 FPGA設計 FPGA電路設計的關鍵部分：電路設計的關鍵部分： 配置電路：設計出錯則完全無法調(diào)試；配置電路：設計出錯則完全無法調(diào)試； 時鐘電路

6、：時鐘電路： 輸入時鐘均需接到輸入時鐘均需接到FPGA專用時鐘管腳，對于不需要倍頻且頻率較低的時鐘，專用時鐘管腳，對于不需要倍頻且頻率較低的時鐘， 可接到可接到FPGA普通普通IO腳；腳； 經(jīng)經(jīng)FPGA的的PLL產(chǎn)生的時鐘，如果要輸出到其他器件的時鐘管腳，則需由產(chǎn)生的時鐘，如果要輸出到其他器件的時鐘管腳，則需由PLL 的輸出時鐘管腳輸出。的輸出時鐘管腳輸出。 參考電壓管腳及參考電壓管腳及IO電壓：當某個電壓：當某個BANK接特殊電平標準時，需要注意接特殊電平標準時，需要注意IO 電壓是否接到正確的電壓上，如果是像電壓是否接到正確的電壓上，如果是像DDR、DDR2、DDR3等等SSTL電電 平標

7、準，則需要注意參考電壓管腳是否連接正確。平標準，則需要注意參考電壓管腳是否連接正確。 高速高速IO管腳：當電路中有高速管腳：當電路中有高速IO接口時，如接口時，如RapidIO、千兆以太網(wǎng)、千兆以太網(wǎng)、 RocketIO、PCIe等，需要注意高速等，需要注意高速IO腳及其供電電路的連接。腳及其供電電路的連接。 8.3 FPGA設計 FPGA普通普通IO腳連接腳連接 由于由于FPGA是可重構(gòu)的，普通是可重構(gòu)的，普通IO腳功能都差不多，可以隨便連接。腳功能都差不多，可以隨便連接。 一般在一般在FPGA的的IO腳分配時，以便于腳分配時，以便于PCB布線為原則。但是有以布線為原則。但是有以 下幾點需要

8、注意：下幾點需要注意： 接接DDR存儲器與接存儲器與接LVDS差分信號的管腳一般分布在不同差分信號的管腳一般分布在不同BANK，而，而 且且DDR類器件的類器件的DQ管腳、管腳、DQS管腳、管腳、DM管腳、地址與控制管腳一管腳、地址與控制管腳一 般要接在般要接在FPGA的特殊管腳上，在設計的特殊管腳上，在設計DDR類器件接口時要特別注意，類器件接口時要特別注意， 管腳不可隨意分配。管腳不可隨意分配。 同一組數(shù)據(jù)總線最好接在同一個同一組數(shù)據(jù)總線最好接在同一個BANK，不要跨，不要跨BANK連接。連接。 不同不同IO接口電壓的器件不可跨接口電壓的器件不可跨BANK連接。連接。 有些管腳是復用管腳，

9、有些管腳只能做為輸入或輸出，一定要注意。有些管腳是復用管腳，有些管腳只能做為輸入或輸出，一定要注意。 8.4 DSP設計 CPU、DSP、ARM、PowerPC、單片機的比較、單片機的比較 PC機的機的CPU用于桌面計算機，對功耗沒有限制，主頻高、性能強，用于桌面計算機，對功耗沒有限制，主頻高、性能強， 但是實時性較差，主要與操作系統(tǒng)有關。但是實時性較差，主要與操作系統(tǒng)有關。 DSP、ARM、PowerPC、單片機均用于嵌入式系統(tǒng)，主要有以、單片機均用于嵌入式系統(tǒng)，主要有以 下區(qū)別：下區(qū)別： DSP內(nèi)部集成硬件乘加器，有多個執(zhí)行單元，專用于各種數(shù)字信號內(nèi)部集成硬件乘加器，有多個執(zhí)行單元，專用于

10、各種數(shù)字信號 處理；處理； ARM功耗低、接口豐富、應用廣泛，可安裝較多的操作系統(tǒng)，如手功耗低、接口豐富、應用廣泛，可安裝較多的操作系統(tǒng)，如手 機的各種操作系統(tǒng)，一般用于智能設備；機的各種操作系統(tǒng)，一般用于智能設備； PowerPC的運算性能與功耗介于的運算性能與功耗介于ARM和和DSP之間，有些之間，有些PowerPC 的性能和功耗甚至超過的性能和功耗甚至超過DSP，也可安裝不同的操作系統(tǒng)，如，也可安裝不同的操作系統(tǒng)，如Linux、 VxWORKS等；等； 單片機功能最弱，但是價格便宜，一般用于各種簡單的控制系統(tǒng)中。單片機功能最弱，但是價格便宜，一般用于各種簡單的控制系統(tǒng)中。 DSP系統(tǒng)與P

11、C機對比： PC機組成機組成 DSP系統(tǒng)組成系統(tǒng)組成 主板主板 電路板電路板 CPU DSP 內(nèi)存內(nèi)存 各種各種RAM 硬盤硬盤 FLASH 顯示器顯示器 LED、LCD或監(jiān)視器或監(jiān)視器 鼠標鍵盤等鼠標鍵盤等 各種按鍵各種按鍵 DSP與CPU對比： 選擇時應考慮的因素選擇時應考慮的因素: DSP CPU 主頻主頻 =3G 緩存大小緩存大小 =8M =12M 型號型號 CXXX、TSXXX等等 奔騰、酷睿等奔騰、酷睿等 生產(chǎn)廠商生產(chǎn)廠商 TI、AD Intel、AMD TI公司DSP選型 1.TMS320C2000系列：主要用于工業(yè)控制，其中系列：主要用于工業(yè)控制，其中C24x速度為速度為 20

12、40MHz，C28x速度為速度為100150MHz； 2.TMS320C5000系列：低功耗系列。在音頻處理和通信方面用得較多。系列：低功耗系列。在音頻處理和通信方面用得較多。 其中其中C55x功耗最低，速度可達功耗最低，速度可達300MHz；而；而OMAP系列為雙核系列為雙核CPU，包，包 括一個括一個C55的核和一個的核和一個ARM9的核；的核； 3.TMS320C6000系列：高性能系列，目前最高的是系列：高性能系列，目前最高的是C6678，內(nèi)部含有，內(nèi)部含有8 個個C66的核，主頻可達的核，主頻可達1.25G；其次是；其次是C64系列，最低的是系列，最低的是C62系列；系列； C67為

13、浮點為浮點DSP。 達芬奇系列：專用于視頻處理，片上帶有專門的圖像達芬奇系列：專用于視頻處理，片上帶有專門的圖像/視頻處理模塊，如視頻處理模塊，如 圖像采集、圖像縮放、圖像壓縮、圖像顯示、畫中畫、直方圖處理等。圖像采集、圖像縮放、圖像壓縮、圖像顯示、畫中畫、直方圖處理等。 從應用上來分 C6000系列DSP主要外設 EMIF（注意各種存儲器的區(qū)別） HPI、PCI、XBUS MCBSP、MCASP、UART TIMER DMA、EDMA VP EMAC、MDIO I2C GPIO VCXO、VCP、TCP、UTOPIA DSP最小系統(tǒng) 時鐘源及PLL外圍電路 復位電路 譯碼電路 存儲器 JTA

14、G 電源 初始化上下拉電阻 需要進行初始化上下拉的管腳 1. BOOT模式 2. Endian模式 3. 時鐘模式 4. EMIF時鐘選擇（對C6x1x而言） 5. 部分JTAG管腳和保留管腳 6. 復用管腳的功能選擇 7. NMI、ARDY、HOLD、HCS、XHOLD、 XRDY、XCS等 不同的DSP，初始化管腳不一樣，請參見各自的 DataSheet DSP總線設計 數(shù)據(jù)總線和地址總線最好接上33歐姆左右的電阻排，一方面起到阻抗 匹配的作用，一方面便于調(diào)試時測量信號，還有就是當設計有錯誤時 方便飛線。當總線上掛接的器件較多時，最好用驅(qū)動芯片(244或245) 將同步器件和異步器件隔離開

15、。如下： 總線 同步器件1 同步器件2 同步器件n 驅(qū)動 異步器件1 異步器件2 異步器件n 多DSP互連 如果單片DSP不滿足速度要求，就需要多片。多片DSP可 以并行處理也可以串行處理。如果DSP之間需要傳輸?shù)臄?shù) 據(jù)量不大，可以直接用McBSP、HPI、UTOPIA等接口進 行通信，如果數(shù)據(jù)量較大，則需要使用雙口RAM或FIFO。 TI公司新推出的C6455含有一組RapidIO，另外該DSP還 可以直接接DDR2 SDRAM。RapidIO可以用于兩片DSP 之間進行高速通信。而AD公司的DSP含有4個或6個Link 口，比較適合多片擴展。 1.串行處理 2.并行處理 多DSP互連 DS

16、P1DSP2DSPn輸出 輸入 DSP1 DSP2 DSPn 控制輸出 輸入 與PC機的接口 1.USB 2.PCI 3.串口（注意同步串口與異步串口的區(qū)別） 4.并口 5.網(wǎng)口 6.與PC機接口時，需要三方軟件：固件程 序、驅(qū)動程序、應用程序。 8.5 LCD接口 視頻顯示器件 CRT LCD PDP OLED DLP 數(shù)字顯示器件 CRT 最早的顯示器 刷新率高、可視角度大、響應快 某些區(qū)域可能出現(xiàn)聚焦不良或散焦，存在色彩 漂移，體積大，重量大 數(shù)字顯示器件 LCD 第二代顯示器 體積小、重量輕 反應速度慢、容易有殘影或拖尾、容易有壞點、 容易有偏色 數(shù)字顯示器件 PDP（等離子顯示器）（

17、等離子顯示器） 與與CRT相比：體積小、重量輕、屏幕亮度均勻、相比：體積小、重量輕、屏幕亮度均勻、 不受磁場影響、不存在聚焦問題不受磁場影響、不存在聚焦問題 與與LCD相比：亮度高、色彩好、灰度豐富、響相比：亮度高、色彩好、灰度豐富、響 應速度快、視角大應速度快、視角大 容易與大規(guī)模集成電路集成，工藝方便，結(jié)構(gòu)容易與大規(guī)模集成電路集成，工藝方便，結(jié)構(gòu) 簡單簡單 缺點：功耗大，需要多組風扇來散熱缺點：功耗大，需要多組風扇來散熱 數(shù)字顯示器件 OLED （有機發(fā)光顯示器）（有機發(fā)光顯示器） 目前比較流行的顯示器目前比較流行的顯示器 發(fā)光原理與發(fā)光原理與LED相似相似 分為分為PMOLED和和AMO

18、LED 優(yōu)點：優(yōu)點： 薄膜化全固態(tài)器件，無真空腔，無液態(tài)成分薄膜化全固態(tài)器件，無真空腔，無液態(tài)成分 亮度高、視角寬（左右視角超過亮度高、視角寬（左右視角超過160度）度） 響應快，響應速度為微秒級，是響應快，響應速度為微秒級，是LCD的的1000多倍多倍 易于實現(xiàn)全彩色易于實現(xiàn)全彩色 低功耗、工藝簡單、成本低低功耗、工藝簡單、成本低 可以可以-4085度范圍內(nèi)工作度范圍內(nèi)工作 數(shù)字顯示器件 DLP（數(shù)字光處理）（數(shù)字光處理） 用于投影用于投影 采用采用TI公司開發(fā)的數(shù)字微反射器鏡器件公司開發(fā)的數(shù)字微反射器鏡器件 （Digital Micromirror Device，DMD）完成）完成 數(shù)字信

19、息的顯示數(shù)字信息的顯示 視頻顯示系統(tǒng) CRT顯示器一般采用顯示器一般采用VGA接口，需要將數(shù)字信號變?yōu)槟＝涌?，需要將?shù)字信號變?yōu)槟?擬信號再顯示。擬信號再顯示。R、G、B三個模擬信號，三個模擬信號，VS和和HS為數(shù)字為數(shù)字 信號。信號。 有兩種不同的有兩種不同的DA可以接可以接VGA顯示器：顯示器： 一種是可以不用一種是可以不用FPGA，由，由DSP通過通過I2C接口給接口給DA的寄存器配置的寄存器配置 行周期、幀周期等，行周期、幀周期等，DA自己產(chǎn)生行同步和幀同步。自己產(chǎn)生行同步和幀同步。 另一種沒有另一種沒有I2C接口，直接由接口，直接由FPGA產(chǎn)生行同步和幀同步。產(chǎn)生行同步和幀同步。 視

20、頻顯示系統(tǒng) LCD與與OLED顯示顯示 兩者接口基本相同兩者接口基本相同 有三種接口形式：有三種接口形式： （1）與）與CRT相同接口（相同接口（VGA），需要驅(qū)動板；），需要驅(qū)動板； （2）數(shù)字接口（帶行同步、幀同步、）數(shù)字接口（帶行同步、幀同步、RGB數(shù)據(jù)）；數(shù)據(jù)）； （3）數(shù)字接口（與）數(shù)字接口（與CPU接口）。接口）。 8.6 VGA接口設計 VGA接口由以下信號組成接口由以下信號組成 HS：行同步，數(shù)字信號；：行同步，數(shù)字信號； VS：幀同步，數(shù)字信號；：幀同步，數(shù)字信號； DGND：數(shù)字地；：數(shù)字地； R：紅色分量，模擬信號；：紅色分量，模擬信號； G：綠色分量，模擬信號；：綠色分

21、量，模擬信號； B：藍色分量，模擬信號；：藍色分量，模擬信號； AGND：模擬地；：模擬地； 地址碼、測試信號：一般用于測試，常規(guī)情況下不用。地址碼、測試信號：一般用于測試，常規(guī)情況下不用。 2 VGA信號 VGA信號 FPGA 圖像緩存 輸入視頻 ADV7123 VGA顯示器 R7:0 G7:0 B7:0 CSYNC CBLANK R G B HS VS 8.7 存儲器接口設計 存儲器類型：存儲器類型： RAM： SRAM SSRAM SDRAM（SDR、DDR、DDR2、DDR3） DPRAM ROM： ROM PROM EPROM EEPROM FLASH（NOR FLASH、NAND

22、FLASH） 8.7 存儲器接口設計 DSP與存儲器接口與存儲器接口 一般一般DSP自帶存儲器接口（自帶存儲器接口（EMIF），可接多種同步或），可接多種同步或 異步存儲器。如異步存儲器。如C6000系列系列DSP，可直接與，可直接與SRAM、 SSRAM、FLASH、SDRAM接口，有的還可以與接口，有的還可以與 DDR2或或DDR3 SDRAM直接接口。直接接口。 對于對于NAND FLASH，TI公司新推出的公司新推出的DSP基本都帶?；径紟?用的接口，而舊的用的接口，而舊的DSP則需由則需由IO口及口及EMIF口配合實現(xiàn)口配合實現(xiàn) 對對NAND FLASH的控制。的控制。 8.7

23、存儲器接口設計 FPGA與存儲器接口與存儲器接口 新的新的FPGA可與任何存儲器接口，但是復雜的可與任何存儲器接口，但是復雜的 存儲器需要專用存儲器需要專用IP的支持，如的支持，如SDRAM（無論（無論 是是SDR還是還是DDR）、）、NAND FLASH等。等。 而而SRAM、SSRAM接口則比較簡單。接口則比較簡單。 在硬件連接時需考慮接口電平標準，而連接在硬件連接時需考慮接口電平標準，而連接 DDR類的存儲器時，還要考慮管腳的分配問題。類的存儲器時，還要考慮管腳的分配問題。 8.8 FLASH接口設計 NOR FLASH接口接口 主要信號：主要信號： 數(shù)據(jù)總線數(shù)據(jù)總線 地址總線地址總線 CE OE WE 一般分為擦除、編程（寫）和讀取。而擦除又分為塊擦除和芯片擦除。一般分為擦除、編程（寫）和讀取。而擦除又分為塊擦除和芯片擦除。 在沒有進行編程時，所以存儲空間的內(nèi)容都為在沒有進行編程時，所以存儲空間的內(nèi)容都為0 xFF。編程即對不同空間寫入想要。編程即對不同空間寫入想要 的數(shù)據(jù)。的數(shù)據(jù)。 寫入數(shù)據(jù)后必須擦除才能再