數(shù)電課程設(shè)計(jì)數(shù)字電子鐘的設(shè)計(jì)

1、揚(yáng)州大學(xué)能源與動力工程學(xué)院本科生課程設(shè)計(jì)題 目： 數(shù)字電子鐘設(shè)計(jì) 課 程： 數(shù)字電子技術(shù)基礎(chǔ) 專 業(yè)： 測控技術(shù)與儀器 班 級： 測控0802 學(xué) 號： 姓 名： 指導(dǎo)教師： 完成日期： 2010.6.25 總 目 錄第一部分：任務(wù)書 第二部分：課程設(shè)計(jì)報(bào)告第 一 部 分任務(wù)書數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計(jì)任務(wù)書一、課程設(shè)計(jì)的目的 本課程是在學(xué)完數(shù)字電子技術(shù)基礎(chǔ)、數(shù)字電子技術(shù)實(shí)驗(yàn)之后，集中一周時(shí)間，進(jìn)行的復(fù)雜程度較高、綜合性較強(qiáng)的設(shè)計(jì)課題的實(shí)踐環(huán)節(jié)，通過該教學(xué)環(huán)節(jié)，要求達(dá)到以下目的： 1. 使學(xué)生進(jìn)一步掌握數(shù)字電子技術(shù)的理論知識，培養(yǎng)學(xué)生工程設(shè)計(jì)能力和綜合分析問題、解決問題的能力； 2. 使學(xué)生基本

2、掌握常用電子電路的一般設(shè)計(jì)方法，提高電子電路的設(shè)計(jì)和實(shí)驗(yàn)?zāi)芰Γ?3. 熟悉并學(xué)會選用電子元器件，為以后從事生產(chǎn)和科研工作打下一定的基礎(chǔ)。二、課程設(shè)計(jì)的要求1. 設(shè)計(jì)時(shí)要綜合考慮實(shí)用、經(jīng)濟(jì)并滿足性能指標(biāo)要求；2. 必須獨(dú)立完成設(shè)計(jì)課題； 3. 合理選用元器件； 4. 按時(shí)完成設(shè)計(jì)任務(wù)并提交設(shè)計(jì)報(bào)告。 三、課程設(shè)計(jì)進(jìn)度安排1、方案設(shè)計(jì)；(半天)根據(jù)設(shè)計(jì)任務(wù)書給定的技術(shù)指導(dǎo)和條件，進(jìn)行調(diào)查研究、查閱參考文獻(xiàn)，進(jìn)行反復(fù)比較和可行性論證，確定出方案電路，畫出主要單元電路，數(shù)據(jù)通道，輸入、輸出及重要控制信號概貌的框圖。2、 電路設(shè)計(jì)：(一天)根據(jù)方案設(shè)計(jì)框圖，并畫出詳細(xì)的邏輯圖。3、 裝配圖設(shè)計(jì)：(半天)

3、根據(jù)給定的元器件，結(jié)合邏輯圖，設(shè)計(jì)出電路制作的具體裝配圖(即繪出組件數(shù)量，管腳號以及器件布置的實(shí)際位置)。同時(shí)配以必要的文字說明。4、 電路制作：(一天)對選定的設(shè)計(jì)，按裝配圖進(jìn)行裝配，調(diào)試實(shí)驗(yàn)。5、 總結(jié)鑒定：(一天)考核樣機(jī)是否全面達(dá)到現(xiàn)定的技術(shù)指標(biāo)，能否長期可靠地工作，并寫出設(shè)計(jì)總結(jié)報(bào)告。四、設(shè)計(jì)題目及內(nèi)容題目：數(shù)字時(shí)鐘電路內(nèi)容： 1、具有正常的時(shí)、分、秒計(jì)時(shí)顯示功能； 2、能進(jìn)行手動校時(shí)、校分； 3、能進(jìn)行整點(diǎn)報(bào)時(shí)； 4、設(shè)計(jì)所需的脈沖電路； 5、具有開機(jī)清零功能。五、設(shè)計(jì)要求1、用中小型規(guī)模集成電路設(shè)計(jì)出所要求的電路；2、 在實(shí)驗(yàn)箱上安裝、調(diào)試出所設(shè)計(jì)的電路。3、 寫出設(shè)計(jì)、調(diào)試、總

4、結(jié)報(bào)告。六、使用儀器設(shè)備1、 實(shí)驗(yàn)電路箱；2、 下載線3、 pc機(jī)（裝有max+plusii軟件）；4、 數(shù)碼管 第 二 部 分課程設(shè)計(jì)報(bào)告目 錄1 設(shè)計(jì)任務(wù)及要求. （1）2 系統(tǒng)總體設(shè)計(jì)方案. （1）2.1 總體設(shè)計(jì)方案. （1）2.2 方案特點(diǎn) . （1）3 可編程邏輯器件概述. （1） 3.1 可編程邏輯器件基本原理. . （1） 3.2 cpld器件 epm7128簡介. . （1）3.3 可編程器件開發(fā)方法. . . （2）4 六十進(jìn)制“秒”計(jì)數(shù)器設(shè)計(jì). （2） 4.1模塊符號及說明. . . . (2） 4.2 原理圖（vhdl程序）介紹. . . . .（2）4.3 功能仿真.

5、 （3）5 六十進(jìn)制“分”計(jì)數(shù)器設(shè)計(jì). （3） 5.1模塊符號及說明. . （3） 5.2 原理圖（vhdl程序）介紹. .（3）5.3 功能仿真. . . （4）6 二十四進(jìn)制計(jì)數(shù)器設(shè)計(jì).（4） 6.1模塊符號及說明. .（4） 6.2 原理圖（vhdl程序）介紹. .（4）6.3 功能仿真. . . （5）7 功能選擇模塊設(shè)計(jì).（5） 7.1模塊符號及說明. . （5） 7.2 原理圖（vhdl程序）介紹. .（5）7.3 功能仿真. （6）8校分校時(shí)電路設(shè)計(jì).（6） 8.1模塊符號及說明. . （6） 8.2 原理圖（vhdl程序）介紹. .（6）8.3 功能仿真. .（7）9整點(diǎn)報(bào)時(shí)電

6、路設(shè)計(jì). （7） 9.1模塊符號及說明. . （7） 9.2 原理圖（vhdl程序）介紹. . .（7）9.3 功能仿真. . .（8）10系統(tǒng)整體電路設(shè)計(jì).（8） 10.1模塊符號及說明. . . （8） 10.2 原理圖（vhdl程序）介紹. . .（8）10.3 功能仿真. . . （9）11系統(tǒng)硬件電路實(shí)現(xiàn). （9） 11.1電路搭接. . .（9） 11.2 編程下載. （10）11.3 功能測試. . .（14）12 改進(jìn)意見及收獲體會.（14）13 器件明細(xì)清單.（15） 參考文獻(xiàn). （15）1 設(shè)計(jì)任務(wù)及要求同上任務(wù)書中的內(nèi)容。2 系統(tǒng)總體設(shè)計(jì)方案2.1 總體設(shè)計(jì)方案數(shù)碼管數(shù)碼

7、管數(shù)碼管數(shù)碼管數(shù)碼管數(shù)碼管譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器秒分時(shí)整點(diǎn)報(bào)時(shí)校分校時(shí)開機(jī)清零圖1.系統(tǒng)總體設(shè)計(jì)方案2.2 方案特點(diǎn)具有正常的時(shí)、分、秒計(jì)時(shí)顯示功能；能進(jìn)行手動校時(shí)、校分；有所需的脈沖電路；具有開機(jī)清零功能；能進(jìn)行整點(diǎn)報(bào)時(shí)，在五十九分、五十一秒開始響，響一秒停一秒，且前四聲聲音較?。?00hz），最后一聲最響（1000hz）。3 可編程邏輯器件概述3.1可編程邏輯器件基本原理紫外線擦除、電編程的eprom，電擦除、電編程的e2prom和快閃存儲單元都采用了浮柵編程技術(shù)。eprom的存儲單元采用浮柵雪崩注入mos管(famos管)或疊柵注入mos管(simos管)。圖1.3是浮柵雪

8、崩注入mos管示意圖，它是一個(gè)p溝道增強(qiáng)型mos管，但柵極完全被sio2隔離，處于浮置狀態(tài)，因此稱“浮置柵”。浮柵上原本不帶電，因此漏源之間沒有導(dǎo)電溝道，浮柵管完全呈截止?fàn)顟B(tài)。當(dāng)漏源之間加上很高的負(fù)電壓(通常為-45 v左右)時(shí)，則可使漏極與襯底之間的pn結(jié)發(fā)生雪崩擊穿，耗盡區(qū)內(nèi)的電子在強(qiáng)電場作用下以高速從漏極的p+區(qū)向外射出，使部分電子穿過sio2層到達(dá)浮柵，形成浮柵存儲電荷。3.2 cpld器件 epm7128簡介 epm7128 cpld實(shí)驗(yàn)開發(fā)板采用了altera公司的epm7128slc84-15作為目標(biāo)cpld。altera公司的epm7128s是基于第二代max體 系的高性能cp

9、ld。實(shí)驗(yàn)板所用的epm7128s采用plcc84腳封裝，內(nèi)部集成有128宏單元、8個(gè)邏輯陣列和1 2500個(gè)門電路。epm7128slc84-15（嵌入在plcc84芯片插座中，可用啟拔器拔出），可兼容epm7064slc84、epm7096slc84、 epm7160slc84。epm7128 cpld實(shí)驗(yàn)開發(fā)板上有四位led數(shù)碼管、發(fā)光二極管、按鍵、可變時(shí)鐘脈沖信號源、揚(yáng)聲器等基本的輸入輸出模塊?？筛淖冾l率的信號發(fā)生器(提供頻率最高32.768khz，最低1hz的頻率，并且可以用軟件中d觸發(fā)器分頻，可以產(chǎn)生幾千種的頻率)和提供12m率的 脈沖電路。epm7128 cpld實(shí)驗(yàn)開發(fā)板可進(jìn)行

10、基本數(shù)字邏輯電路、數(shù)字測量自動控制及樂曲自動演奏等實(shí)驗(yàn)。3.3可編程器件開發(fā)方法可編程模擬器件開發(fā)的主要步驟依次為：（1）電路表達(dá)，即根據(jù)設(shè)計(jì)任務(wù)，結(jié)合所選用的可編程模擬器件的資源、結(jié)構(gòu)特點(diǎn)，初步確定設(shè)計(jì)方案；（2）分解與綜 合，即對各功能模塊進(jìn)行細(xì)化，并利用開發(fā)工具輸入或調(diào)用宏函數(shù)自動生成電原理圖；（3）布局布線，即確定各電路要素與器件資源之間的對應(yīng)關(guān)系以及器件內(nèi)部 的信號連接等?？勺詣踊蚴謩油瓿桑唬?）設(shè)計(jì)驗(yàn)證，即對設(shè)計(jì)進(jìn)行仿真（根據(jù)器件模型和輸入信號等，計(jì)算并顯示電路響應(yīng)），以初步確定當(dāng)前設(shè)計(jì)是否滿足功能 和指標(biāo)要求。如果不滿足，應(yīng)返回上一步驟進(jìn)行修改；（5）由開發(fā)工具自動生成當(dāng)前設(shè)計(jì)的

11、編程數(shù)據(jù)和文件；（6）器件編程，即將編程數(shù)據(jù)寫入器件內(nèi)部的配置 數(shù)據(jù)存儲順。一般通過在線配置方式完成，也可利用通用編程器脫機(jī)編程；（7）電路實(shí)測，即利用儀器對配置后的器件及電路進(jìn)行實(shí)際測試，詳細(xì)驗(yàn)證其各項(xiàng)功能 和指標(biāo)。如果發(fā)現(xiàn)問題，還需返回前有關(guān)步驟加以修改和完善。4 六十進(jìn)制“秒”計(jì)數(shù)器設(shè)計(jì) 4.1模塊符號及說明 十進(jìn)制計(jì)數(shù)器（74160），用于進(jìn)制為十的計(jì)數(shù)。4.2原理圖（vhdl程序）介紹 2 圖2.六十進(jìn)制秒的電路圖以clk作為脈沖輸入端，ep、et始終置為高電平，秒的個(gè)位是十進(jìn)制，可以直接用進(jìn)位輸出端作為十位的輸入脈沖，秒的十位用同步置零法設(shè)計(jì)，當(dāng)輸入第五個(gè)脈沖時(shí)，將輸出預(yù)置為零，當(dāng)

12、第六個(gè)脈沖到達(dá)時(shí)，將輸出置零。4.3功能仿真待程序設(shè)計(jì)好后，調(diào)試出輸入輸出波形，觀察波形即可。5 六十進(jìn)制“分”計(jì)數(shù)器設(shè)計(jì) 5.1模塊符號及說明 十進(jìn)制計(jì)數(shù)器（74160），用于進(jìn)制為十的計(jì)數(shù)。5.2 原理圖（vhdl程序）介紹 3 圖3.六十進(jìn)制分的電路以clk作為脈沖輸入端，ep、et始終置為高電平，分的個(gè)位是十進(jìn)制，可以直接用進(jìn)位輸出端作為十位的輸入脈沖，分的十位用同步置零法設(shè)計(jì)，當(dāng)輸入第五個(gè)脈沖時(shí)，將輸出預(yù)置為零，當(dāng)?shù)诹鶄€(gè)脈沖到達(dá)時(shí)，將輸出置零。5.3 功能仿真待程序設(shè)計(jì)好后，調(diào)試出輸入輸出波形，觀察波形即可。6 二十四進(jìn)制計(jì)數(shù)器設(shè)計(jì) 6.1模塊符號及說明 十進(jìn)制計(jì)數(shù)器（74160），

13、用于進(jìn)制為十的計(jì)數(shù)。6.2 原理圖（vhdl程序）介紹 4圖4.二十四進(jìn)制時(shí)的電路以clk作為脈沖輸入端，ep、et始終置為高電平，時(shí)的個(gè)位是十進(jìn)制，可以直接用進(jìn)位輸出端作為十位的輸入脈沖，時(shí)的十位是二十四進(jìn)制，采用異步置零的方法，當(dāng)時(shí)的第二十四個(gè)脈沖到達(dá)時(shí)將個(gè)位和十位同時(shí)置零。6.3 功能仿真待程序設(shè)計(jì)好后，調(diào)試出輸入輸出波形，觀察波形即可。7 功能選擇模塊設(shè)計(jì) 7.1模塊符號及說明 無模塊。 7.2 原理圖（vhdl程序）介紹5圖5.開機(jī)清零的電路開機(jī)清零是在開機(jī)時(shí)，向輸入端置入低電平，以使清零端為低電平，從而達(dá)到開機(jī)清零的目的。7.3 功能仿真待程序設(shè)計(jì)好后，調(diào)試出輸入輸出波形，觀察波形

14、即可。8校分校時(shí)電路設(shè)計(jì) 8.1模塊符號及說明 無模塊。 8.2 原理圖（vhdl程序）介紹圖6.手動校時(shí)的電路 6圖7.手動校分的電路 手動校時(shí)、校分，是用手動的方法向時(shí)和分的輸入端輸入脈沖，使之計(jì)數(shù)。8.3 功能仿真下載仿真，且接好線后，進(jìn)行手動校時(shí)、校分，看是否可行。9整點(diǎn)報(bào)時(shí)電路設(shè)計(jì) 9.1模塊符號及說明 d觸發(fā)器（7474），用于分頻；四選一數(shù)據(jù)選擇器（74153），用于選擇報(bào)時(shí)時(shí)的聲音頻率。 9.2 原理圖（vhdl程序）介紹 7圖8.整點(diǎn)報(bào)時(shí)的電路 用d觸發(fā)器對輸入的1khz進(jìn)行分頻，分為500hz和1khz，并將它們作為數(shù)據(jù)選擇器的輸入c0、c1,當(dāng)五十九分、五十一、二、三、七

15、秒的時(shí)候，用與門將數(shù)據(jù)選擇器的地址輸入端置為00，輸出c0（500hz），到五十九秒的時(shí)候，將地址輸入端置為01，輸出c1(1khz)。9.3 功能仿真下載仿真，且接好線后，進(jìn)行手動校時(shí)、校分，看是否可行。10系統(tǒng)整體電路設(shè)計(jì) 10.1模塊符號及說明 十進(jìn)制計(jì)數(shù)器（74160），用于時(shí)、分、秒的六十和二十四進(jìn)制計(jì)數(shù)；d觸發(fā)器（7474），用于分頻；四選一數(shù)據(jù)選擇器（74153），用于選擇報(bào)時(shí)時(shí)的聲音頻率；譯碼器（7448），用于將數(shù)字譯為可以用數(shù)碼管顯示的信號。 10.2 原理圖（vhdl程序）介紹 8圖9.系統(tǒng)的整體電路同上面分步介紹。10.3 功能仿真下載仿真，且接好線后，進(jìn)行手動校時(shí)、校

16、分，看是否可行。11系統(tǒng)硬件電路實(shí)現(xiàn) 11.1電路搭接 9圖10.電路接線注：數(shù)碼管的時(shí)、分、秒是倒過來看的。 11.2 編程下載 1011 12上圖，皆是設(shè)計(jì)好的引腳。 1311.3 功能測試圖11.在經(jīng)過23時(shí)59分59秒后的歸零先看開機(jī)清零，再用手動校時(shí)、校分的方法，將其調(diào)為二十三時(shí)，五十九分，五十秒，看其報(bào)時(shí)、進(jìn)位是否正確。注：數(shù)碼管的時(shí)、分、秒是倒過來看的。12 改進(jìn)意見及收獲體會意見：時(shí)間安排得充裕些，不要那么緊。體會：這次的課程設(shè)計(jì)，我做的是數(shù)字電子鐘。在確定項(xiàng)目的當(dāng)天晚上我便接好了我會的電路部分，在第一天經(jīng)老師的指導(dǎo)，完善了電路。調(diào)試了一下波形，感覺還蠻正確的?？墒堑诙?，設(shè)計(jì)好引腳，接好線，下載完成后，調(diào)試卻出現(xiàn)了問題。就如上面的圖，時(shí)不能正常的清零，時(shí)和分，分和秒之間不能正常的進(jìn)位。檢查電路，卻查不出問題，變得很煩躁。后來在老師的幫助下，才完成了設(shè)計(jì)。這次的課程