SOPC期末考試-整理

1、SOM翻譯題：SOC systemonchip 片上系統(tǒng)IP : intellectualproperty知識產(chǎn)權(quán)SOPC systemonaprogrammablechip 片上可編程系統(tǒng)EDS EmbeddedDesignSuite 嵌入式開發(fā)包1、RISCReducedlnstructionSetComputer 精簡指令集計算機2、DMIPSDhrystoneMillionlnstructionsexecutedPerSecond主要用于測試整數(shù)計算能力3、MFLOPSMillionFloating-pointOperationPerSecond每秒百萬個浮點操作寄存器文件：Regis

2、terfile算術(shù)邏輯單元：ArithmeticLogicU nit用戶指令邏輯接口： In terfacetoCustomI nstructio nLogic異常控制器：Exceptio nCon troller中斷控制器：In terruptC on troller數(shù)據(jù)總線：DataBus指令總線：In structio nBus指令和數(shù)據(jù)緩存：In structio nan dDataCacheMemories緊耦合的數(shù)據(jù)和指令存儲器接口：TightlyCoupledMemoryI nterfacesforl nstructio nsan dDataJTAG調(diào)試模塊：JTAGDebugM

3、odule1、 IP知識產(chǎn)權(quán)的簡稱，SOCffi SOP（在設(shè)計上都是以集成電路IP核為基礎(chǔ)的。集成電路IP經(jīng) 過預先設(shè)計、驗證，符合產(chǎn)業(yè)界普遍認同的設(shè)計規(guī)范和設(shè)計標準，并具有相對獨立并可重復利用的電路模塊或子系統(tǒng)。2、IP核模塊有行為、結(jié)構(gòu)和物理三個不同級別的設(shè)計，對應描述功能的不同分為三類，即軟 核、硬核、固核。3、Nios U軟核處理器簡介：可以幫助用戶將產(chǎn)品迅速推向市場，延長產(chǎn)品生命周期，防止出現(xiàn) 處理器過時的弊病。（P4）4、 Avalon交換架構(gòu)：能夠進行多路數(shù)據(jù)同時處理，實現(xiàn)無與倫比的系統(tǒng)吞吐量。（P6）5、SOP（設(shè)計流程1）系統(tǒng)需求分析，包括功能需求和性能要求等。2）建立Qu

4、artus U工程，建立頂層實體。3）調(diào)用SOPCBuilder生成一個用戶定制的系統(tǒng)模塊。4）將SOPC系統(tǒng)模塊集成到硬件工程中，并添加一些模塊。5）在頂層實體中，將SOP（系統(tǒng)模塊、Altera的LPM或用戶自定義的模塊連接起來。6） 分配引腳和編譯工程，編譯生成系統(tǒng)的硬件配置文件.sof和.pof文件。7 ）下載工程，驗證，將配置文件下載到開發(fā)板上進行驗證。8）軟件開發(fā)，開發(fā)可以使用IDE開發(fā)環(huán)境，也可以使用 SDKShell。9）編譯軟件工程，生成可執(zhí)行文件.elf 。10 ）調(diào)試程序，將硬件配置文件下載到 RAM直到軟硬件協(xié)同工作。6、JTAGUAR接 口7、設(shè)計優(yōu)化：在基于FPGA

5、勺SOP（設(shè)計中，設(shè)計優(yōu)化是一個很重要的課題。設(shè)計優(yōu)化主要包括節(jié)省占用FPGA的面積和提高設(shè)計系統(tǒng)運行速度兩個方面?！久娣e：設(shè)計所消耗的FPGA的邏輯資源的數(shù)量，速度：設(shè)計的系統(tǒng)在目標芯片上穩(wěn)定運行時能夠達到的最高頻率】8、Nios U體系結(jié)構(gòu)：Nios U處理器是一種采用流水線技術(shù)、單指令流的32位的通用RISC處理器核，其大部分指令都可以在一個時鐘周期內(nèi)完成。9、指令和數(shù)據(jù)總線的特點：指令總線和數(shù)據(jù)總線都是遵循 Aval on主端口接口規(guī)范的主端口。數(shù)據(jù)主端口連接存儲器和外 設(shè)，而指令主端口只連接存儲器。10、尋址方式：立即數(shù)尋址，絕對尋址，寄存器間接尋址，寄存器尋址，移位尋址11、Ava

6、lon總線的優(yōu)點： 簡單性，易于理解、使用 占用資源少，減少對FPGA片內(nèi)資源的占用。 高性能 專用的地址總線、數(shù)據(jù)總線和控制總線 支持高達1024位的數(shù)據(jù)寬度，Avalon接口支持任意的數(shù)據(jù)寬度，支持不是 2的偶數(shù)幕的數(shù) 據(jù)寬度 支持同步操作 支持動態(tài)地址對齊 Avalon總線規(guī)范時一個開放的標準，用戶可以在未經(jīng)授權(quán)的情況下使用Avalon總線接口來自定義外設(shè)。12、 Aval on端口分為主端口和從端口，主端口可以在 Aval on總線上發(fā)起數(shù)據(jù)傳輸，目標從端 口在Aval on總線上響應主端口發(fā)起的數(shù)據(jù)傳輸。一個 Aval on外設(shè)可能有一個或多個主端口，一個或 多個從端口，也可能既有多

7、個王端口，又有多個從端口。13、 主從端口對是指在數(shù)據(jù)傳輸過程中，通過Aval on交換架構(gòu)相互連接起來的主端口和從端口。在傳輸過程中，主端口的控制和數(shù)據(jù)信號通過Avalon交換架構(gòu)和從端口相交互。14、Avalon端口支持如下屬性：1 ）等待周期：固定或可變（只對從端口）2）流水線：固定或可變的延遲3 ）建立和保持時間（只對從端口）4）突發(fā)5）三態(tài)6）改變特定信號的行為7）需要一個或多個信號類型來實現(xiàn)該屬性15、從端口基本讀傳輸16、從端口基本寫傳輸17、為什么實現(xiàn) DSPBuilder （P114一方面，經(jīng)由MATLAB/DSPBuilder和Quartus U軟件工具開發(fā)的 DSP模塊或

8、其他功能模塊可以 成為單片F(xiàn)PGA電路系統(tǒng)的一個組成部分，可以承擔一定的功能；另一方面可以通過 MATLAB/DSPBuilder,為Nios嵌入式處理器設(shè)計各類加速器， 并可以以指令的形式加入到 Nios U的指 令系統(tǒng)，從而成為Nios U系統(tǒng)的一個接口設(shè)備，與整個片內(nèi)嵌入式系統(tǒng)融為一體， 即利用DSPBuilder 和Nios n CPU用戶可以根據(jù)項目的具體要求，隨心所欲地構(gòu)建自己的DSP處理器系統(tǒng)。18、DSPBuilder支持自動流程和手動流程兩種方式：自動流程中可以選擇讓DSPbuilder自動調(diào)用Quartus U等EDA軟件來完成相應的工作；手動模 式允許用戶選擇相應的軟件來

9、完成相應的工作，手動模式需要更多的干預，同時提供了更大的靈活性，用戶可以指定綜合、適配等過程的條件。19、正弦發(fā)生器模塊的設(shè)計（P116）20、使用MATLAB勺FDATool進行濾波器系數(shù)的計算21、 Nios n EDS提供了一個統(tǒng)一的平臺，適合用于所有Nios U處理器系統(tǒng)。Nios n EDS提供了兩種不同的設(shè)計流程，包括很多生成 Nios n程序的軟件工具，包括需要版權(quán) 的和開源軟件工具如 GNUC/C+工具集。Nios n EDS提供兩種開發(fā)流程：第一種開發(fā)流程是用戶在集成開發(fā)環(huán)境Nios n IDE中完成所有工作；第二種開發(fā)流程是在命令行和腳本環(huán)境中使用Nios n軟件生成工具，

10、然后將工程導入到IDE中進行調(diào)試。22、運行和調(diào)試程序（P191）調(diào)試的環(huán)境：Nios n Hardware （Nios n 硬件）Nios n InstructionSetSimulator（Nios n 指令集仿真器）運行的環(huán)境：Nios n Hardware （Nios n 硬件）Nios n InstructionSetSimulator（Nios n 指令集仿真器）Nios n Modelsim （在Modelsim軟件環(huán)境下運行）23、應用程序和驅(qū)動程序嵌入式系統(tǒng)的軟件開發(fā)分為兩個部分：應用程序開發(fā)和設(shè)備驅(qū)動程序的開發(fā)。應用程序開發(fā)占 有更大的比重，包括系統(tǒng)的 main （）函數(shù)和

11、其他的子程序。應用程序同系統(tǒng)硬件資源的通信是通過標準庫函數(shù)或者HALAP。驅(qū)動程序是提供給應用程序開發(fā)人員開發(fā)應用程序之用的，驅(qū)動程序通過底 層的硬件訪問函數(shù)和硬件通信。24、異常中斷類型1 )硬件中斷2 )軟件異常：為實現(xiàn)的指令軟件指令其他異常二、簡答：1、Nios U采用什么體系結(jié)構(gòu)？指令和數(shù)據(jù)總線有何特點？答：NiosII處理器采用哈佛結(jié)構(gòu)，數(shù)據(jù)總線和指令總線分開，采用了流水線技術(shù)，其大部分指 令都可以在一個時鐘周期內(nèi)完成。2、如何改善Nios U的ISR性能？1)軟件性能改進(1) 將長的處理移到應用程序中(2) 將長的過程移到硬件(3) 增大緩沖器的容量(4) 使用雙緩沖(5) 保持中斷使能(6) 使用快速存儲器