電子科技大學-集成電路原理實驗-CMOS模擬集成電路設計與仿真-王向展

1、實驗報告 CMOS模擬集成電路設計與仿真實 驗 報 告課程名稱： 集成電路原理 實驗名稱： CMOS模擬集成電路設計與仿真 小組成員： 實驗地點： 科技實驗大樓606 實驗時間： 2017年6月12日 2017年6月12日微電子與固體電子學院10一、實驗名稱：CMOS模擬集成電路設計與仿真二、實驗學時：4三、實驗原理1、轉換速率（SR）：也稱壓擺率，單位是V/s。運放接成閉環(huán)條件下，將一個階躍信號輸入到運放的輸入端，從運放的輸出端測得運放的輸出上升速率。2、開環(huán)增益：當放大器中沒有加入負反饋電路時的放大增益稱為開環(huán)增益。3、增益帶寬積：放大器帶寬和帶寬增益的乘積，即運放增益下降為1時所對應的頻

2、率。4、相位裕度：使得增益降為1時對應的頻率點的相位與-180相位的差值。5、輸入共模范圍：在差分放大電路中，二個輸入端所加的是大小相等，極性相同的輸入信號叫共模信號，此信號的范圍叫共模輸入信號范圍。圖 Error! Main Document Only.兩級共源CMOS運放電路圖6、輸出電壓擺幅：一般指輸出電壓最大值和最小值的差。實驗所用原理圖如圖1所示。圖中有多個電流鏡結構，M1、M2構成源耦合對，做差分輸入；M3、M4構成電流鏡做M1、M2的有源負載；M5、M8構成電流鏡提供恒流源；M8、M9為偏置電路提供偏置。M6、M7為二級放大電路，Cc為引入的米勒補償電容。其中主要技術指標與電路的

3、電氣參數(shù)及幾何尺寸的關系：轉換速率：SR=I5Cc第一級增益：Av1=-gm2gds2+gds4=-2gm1I52+3第二級增益：Av2=-gm6gds6+gds7=-2gm6I66+7單位增益帶寬：GB=gm2Cc輸出級極點：P2=-gm6CL零點：Z1=gm6Cc正CMR：Vin,max=VDD-I53-Vth3max+Vth1,min負CMR：Vin,min=I51+Vds5,飽和+Vth1,max+Vss飽和電壓：Vds,飽和=2Ids功耗：Pdiss=I8+I5+I7VDD+VSS四、實驗目的本實驗是基于微電子技術應用背景和集成電路原理與設計課程設置及其特點而設置，為IC設計性實驗。

4、其目的在于： 根據(jù)實驗任務要求，綜合運用課程所學知識自主完成相應的模擬集成電路設計，掌握基本的IC設計技巧。 學習并掌握國際流行的EDA仿真軟件Cadence的使用方法，并進行電路的模擬仿真。五、實驗內容1、根據(jù)設計指標要求，針對CMOS兩級共源運放結構，分析計算各器件尺寸。2、電路的仿真與分析，重點進行直流工作點、交流AC和瞬態(tài)Trans分析，能熟練掌握各種分析的參數(shù)設置方法與仿真結果的查看方法。3、電路性能的優(yōu)化與器件參數(shù)調試，要求達到預定的技術指標。4、整理仿真數(shù)據(jù)與曲線圖表，撰寫并提交實驗報告。5、運放指標要求： 驅動負載電容CL為1.5pF； 開環(huán)增益Av65dB； 增益帶寬積GB6

5、0MHz； 轉換速率SR20V/s； 輸入共模范圍0.6V到2.8V； 輸出電壓擺幅大于2.3V； 相位裕度45PM75。六、實驗儀器設備（1）工作站或微機終端 一臺（2）EDA仿真軟件 1套七、實驗步驟1、參數(shù)計算：由umc18工藝得對應的一些基本參數(shù)：Vthn=0.59，Vthp=0.72，un=341，up=81，tox=7e-9，Lmin=3.4e-7，通過計算得出參數(shù)：Kn=1.68e-4，Kp=4e-5（1）計算最小補償電容Cc根據(jù)指標要求，在此預設相位裕度為60，則由零點Z1和第二極點P2對補償電容的要求，得：（P22.2GB）Cc2.210CL=2.2101.5=0.33pF保

6、守做法，取Cc為0.5pF。（2）由SR、Cc求出偏置電流I5：I5=CcSR=0.510-1220106=10uA此為最小I5，取I5=20uA。（3）用CMR計算(W/L)3:WL3=2I3K3VDD-Vin,max-Vth3max+Vth1,min2 =2010-6410-53.3-2.8-0.72+0.592 =3.65（4）由GB、CC求出gm1、gm2gm1=GBCC=2601060.510-12=188.5uSWL1=WL2=gm12K1I5=188.5216820=10.57（5）計算(W/L)6gm6=2.2gm2CLCC=2.2188.510-61.50.5=1244.1u

7、Sgm4=2CoxWLIds=54uSWL6=WL4gm6gm4=3.651244.154=84.1I6=gm622K6WL6=1244.110-622410-584.1=230uA（6）計算(W/L)7WL7=WL5I6I5=WL523020=11.5WL5（7）剩余參數(shù)的確定M9和M8構成偏置電路給M5提供柵壓，M8和M5又構成電流鏡，由于M5工作在飽和區(qū)間，所以由經驗取(W/L)9=1.2，(W/L)8=10。（8）利用計算所得參數(shù)對電路進行仿真，根據(jù)仿真結果再進行細調參數(shù)。根據(jù)實驗原理和設計指標要求，最終各個元器件的參數(shù)如表1所示；Candence下電路圖如圖2所示。 表 1 運放各器

8、件版圖參數(shù)器件W（m）L（m）M1402M2402M33.91M43.91M560.5M6600.5M7440.35M850.5M91.21CL1.5pFCc0.6pF圖 2兩級運放電路圖2 共模輸入范圍ICMR仿真對輸入信號在0VDD范圍內進行DC分析，測試輸出電壓能夠跟隨輸入電壓的的范圍，即為運放的共模輸入范圍。測得的Vout隨輸入的變化波形如圖3，從圖中可知ICMR在0.18V到2.9V之間的情況下，運放都能工作。滿足設計指標要求。圖 3共模輸入范圍曲線3 輸出擺幅仿真輸出擺幅的測試方法在0VDD范圍內，對電路進行DC分析。觀察Vo點波形，測試輸出電壓的線性跟蹤范圍，即為輸出動態(tài)范圍。測

9、得的Vout隨輸入的變化波形如圖4所示，可以從圖中看到輸出擺幅約在0 V到3V之間。大于2.3V，滿足設計要求。圖 4輸出擺幅曲線4 Av和GB及相位裕度仿真進行AC分析，取兩個輸入正弦信號V+和V-的直流偏置為1.5V，AC magnitude為1V，Amplitude為0.1mV，F(xiàn)requency為100Hz，相位差180。測得的輸出Vout的AC 20dB波形如圖5所示，可知低頻（小于200Hz）增益Av=77.3dB65dB，GB=65.41MHz60MHz滿足要求?？梢钥闯鲈?5.41MHz處（0dB帶寬處）的相位裕度為50.63，滿足設計要求45PM75。圖 5幅頻相頻特性曲線5

10、 轉換速率SR的測試建立時間是表示大信號工作時運放性能的一個重要參數(shù)，輸入階躍大信號，輸出電壓從開始響應到穩(wěn)定值為止的時間。穩(wěn)定值的誤差范圍一般為0.1%Vout，建立時間既反映了運放的轉換速率，又表征了其阻尼特性。仿真建立時間需要進行TRAN分析，測得的波形如圖6所示，可以看到在70ns內完成了3.14V的建立，所以SR=3.14/0.070 = 44.9V/s 20V/s，滿足設計要求。圖 6轉換速率曲線八、實驗數(shù)據(jù)及結果分析1、通過本次實驗掌握了UNIX操作系統(tǒng)常用命令的使用，Cadence EDA仿真環(huán)境的調用。達到了實驗目的。2、根據(jù)設計指標要求，設計兩級共源CMOS運算放大器，并進

11、行了參數(shù)優(yōu)化，最終增益、帶寬、相位裕度滿足要求（見圖5），3、實驗過程中，通過理論值到實際值的過程，清楚了運放中各個管對整個運放功能的影響。隨著運算放大器的功能在個人通信和數(shù)據(jù)處理尤其是筆記本電腦、移動通信等便攜式設備中扮演著越來越重要的角色，所以本次對于運放設計的實驗有著重要的學習應用價值。九、實驗心得與體會通過這次實驗，首先促使了自己更加深入地學習Cadence的相關使用方法，學會了如何使用Cadence較為嫻熟地構造電路，然后結合自己所學知識，計算出電路中各個元器件的相關理論參數(shù)；然后在Cadence中對電路進行仿真，通過合理調整各個元器件的相關參數(shù)，使得仿真結果滿足要求。雖然這個過程較為漫長和枯燥，但是讓自己明白了電路中一個小小參數(shù)的變化也能對整個電路產生較大的影響，也讓自己明白了理論與實踐結合的重要性和必要性。在修改器件相關參數(shù)，進行各種仿真，得到需要的仿真結果，這時