基于FPGA的電梯控制器綜述

1、基于 FPGA的電梯控制器 摘要 電梯作為現(xiàn)代化的產(chǎn)物，早在上個(gè)世紀(jì)就進(jìn)入了我們的生活之中。本 設(shè)計(jì)就是基于電子設(shè)計(jì)自動(dòng)化( Electronic Design Automation )技術(shù)中 的甚高速集成電路硬件描述語言( Very High Speed Integrated Circuit Hardware Description Language)語言所開發(fā)的六層電梯控制程序。 VHDL 具有與具體硬件電路無關(guān)和設(shè)計(jì)平臺(tái)無關(guān)的特性，并且具有良好的電路行 為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化結(jié)構(gòu)化設(shè)計(jì)方面，表 現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。本設(shè)計(jì)介紹了基于 VHDL 語言設(shè)計(jì)的電梯

2、 控制器， 并進(jìn)行了電路綜合和仿真。 該控制器遵循方向優(yōu)先的原則， 提供 6 個(gè)樓層多用戶的載客服務(wù)并指示電梯的運(yùn)行情況。通過程序調(diào)試及運(yùn)行仿 真，結(jié)果表明，本設(shè)計(jì)可以完成：電梯運(yùn)行所在樓層指示、電梯運(yùn)行方向 指示、關(guān)門延時(shí)設(shè)置、看門狗報(bào)警、超載報(bào)警、故障報(bào)警等。關(guān)鍵詞： VHDL 、控制器、 EDA 、電梯AbstractAbstractThe lift , as the modernized result, are entered in our life in last century.This thesis designs the three - floor lift control o

3、n the basis of the electron basic on the electronic design automation(EDA) technology thse very high-speed integrated circuit hardware describe language(VHDL). VHDL has with the concrete hardware electric circuit has nothing to do with and designs the characteristic which the platform has nothing to

4、 do with, and has the good electric circuit behavior description and the system description ability, and in language legible and has orderliness the structurization design aspect, has displayed the formidable vitality and the application potential. Introduced based on the VHDL language design elevat

5、or controller, and has carried on the electric circuit synthesis and the simulation. This controller follows the direction first principle, provides 6 floors multi user to carry passengerst o serve and to instruct the elevator the movement situation. Through testing the connection of the EDA case, r

6、ealize the following main functions: The lift shows, the s floorlift operation direction shows; closes prolonging the dog reports to the police; overloads reporting to the police fault alarm ,etc.Key word： VHDL, controller, EDA, elevator1引言1.1 選題背景隨著科學(xué)技術(shù)的發(fā)展、近年來，我國的電梯生產(chǎn)技術(shù)得到了迅速發(fā) 展一些電梯廠也在不斷改進(jìn)設(shè)計(jì)、修改工藝。更新

7、換代生產(chǎn)更新型的電 梯，電梯主要分為機(jī)械系統(tǒng)與控制系統(tǒng)兩大部份，隨著自動(dòng)控制理論與微 電子技術(shù)的發(fā)展，電梯的拖動(dòng)方式與控制手段均發(fā)生了很大的變化，交流 調(diào)速是當(dāng)前電梯拖動(dòng)的主要發(fā)展方向。目前電梯控制系統(tǒng)主要有三種控制 方式：繼電路控制系統(tǒng) （早期安裝的電梯多位繼電器控制系統(tǒng) ）、FPGA/CPLD 控制系統(tǒng)、微機(jī)控制系統(tǒng)。繼電器控制系統(tǒng)由于故障率高、可靠性差、控 制方式不靈活以及消耗功率大等缺點(diǎn)，目前已逐漸被淘汰。微機(jī)控制系統(tǒng) 雖在智能控制方面有較強(qiáng)的功能，但也存在抗擾性差，系統(tǒng)設(shè)計(jì)復(fù)雜，一 般維修人員難以掌握其維修技術(shù)等缺陷。而 FPGA/CPLD控制系統(tǒng)由于運(yùn)行 可靠性高，使用維修方便，抗

8、干擾性強(qiáng) , 設(shè)計(jì)和調(diào)試周期較短等優(yōu)點(diǎn)，倍受 人們重視等優(yōu)點(diǎn)，已成為目前在電梯控制系統(tǒng)中使用最多的控制方式，目 前也廣泛用于傳統(tǒng)繼電器控制系統(tǒng)的技術(shù)改造。目前國內(nèi)七八十年代安裝的許多電梯電氣部分用繼電器接觸器控制系 統(tǒng)，線路復(fù)雜，接線多，故障率高，維修保養(yǎng)難，許多已處于閑置狀態(tài)， 其拽引系統(tǒng)多采用交流雙速電機(jī)系統(tǒng)換速，效率低，調(diào)速性能指標(biāo)較差， 嚴(yán)重影響電梯運(yùn)行質(zhì)量。由于這些電梯交流調(diào)壓調(diào)速系統(tǒng)，交流雙速電機(jī) 拖動(dòng)系統(tǒng)性能及乘坐舒適感較差，交流調(diào)壓調(diào)速系統(tǒng)屬能耗型調(diào)速的機(jī)械部分無大問題，為節(jié)約資金，大部分老式電梯用戶希望對(duì)電梯的電氣控制系統(tǒng)進(jìn)行改造，提高電梯的運(yùn)行性能。因此對(duì)電梯控制技術(shù)進(jìn)行研

9、究，尋 找適合我國老式電梯的改造方法具有十分重要的意義。電梯作為高層建筑物的重要交通工具與人們的工作和生活日益緊密聯(lián) 系。FPGA/CPLD作為新一代工業(yè)控制器， 以其高可靠性和技術(shù)先進(jìn)性， 在電 梯控制中得到廣泛應(yīng)用，從而使電梯由傳統(tǒng)的繼電器控制方式發(fā)展為計(jì)算 機(jī)控制的一個(gè)重要方向，成為當(dāng)前電梯控制和技術(shù)改造的熱點(diǎn)之一。1.2 電梯設(shè)計(jì)的要求1）每層電梯入口處設(shè)有上下請(qǐng)求開關(guān)各 1個(gè)，電梯內(nèi)設(shè)有乘客到達(dá)層 次的數(shù)字開關(guān)。電梯當(dāng)前所在的樓層位置用兩位數(shù)碼管顯示，用兩只發(fā)光 二極管顯示開門 / 關(guān)門狀態(tài) , 用發(fā)光二極管顯示每層的上下請(qǐng)求狀態(tài)。2）顯示電梯當(dāng)前所處位置和電梯上行、下行及開門、關(guān)門

10、狀態(tài)。3）電梯到達(dá)有?？空菊?qǐng)求的樓層后，電梯門就會(huì)自動(dòng)打開門指示燈 亮，開門 6 秒后，電梯門自動(dòng)關(guān)閉（開門指示等滅）電梯繼續(xù)運(yùn)行。4）能記憶電梯內(nèi)外的所有請(qǐng)求信號(hào)，并按照電梯運(yùn)行的規(guī)則次第響 應(yīng)，即電梯上升時(shí)只能響應(yīng)高層的呼喚的請(qǐng)求，下降時(shí)只響應(yīng)低層的呼喚 請(qǐng)求，每個(gè)請(qǐng)求信號(hào)保留到執(zhí)行后撤出。5）當(dāng)沒有請(qǐng)求信號(hào)時(shí)，電梯停在一樓。6）電梯有超載提示。當(dāng)電梯內(nèi)部超載過電梯規(guī)定的人數(shù)或重量后，電梯會(huì)自動(dòng)報(bào)警，提示電梯已超載。2設(shè)計(jì)的基礎(chǔ)現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是 EDA 技術(shù)。基于 EDA 技術(shù)開發(fā)的實(shí)現(xiàn) 六 層電梯自動(dòng)控制與目前主流的利用可編程邏輯控制器實(shí)現(xiàn)電梯控制緊密相 連。硬件描述語言是 ED

11、A 技術(shù)的重要組成部分， VHDL 是作為電子設(shè)計(jì)主流 硬件的描述語言。使用 VHDL 語言進(jìn)行程序的設(shè)計(jì)，在 MAX+plusII 軟件上 對(duì)程序進(jìn)行編譯、仿真。在 MAX+plusII 平臺(tái)上的開發(fā)具有編程軟件具有采 自易學(xué)易懂的梯形圖語言、控制靈活方便、抗干擾能力強(qiáng)、運(yùn)行穩(wěn)定可靠 等優(yōu)點(diǎn)。2.1EDA 技術(shù)介紹EDA 技術(shù)是 20 世紀(jì) 90 年代初從計(jì)算機(jī)輔助設(shè)計(jì)( Computer Aided Design )、計(jì)算機(jī)輔助制造( Computer Aided Manufacture )、計(jì)算機(jī)輔 助測(cè)試( Computer Aided Testing )和計(jì)算機(jī)輔助工程( Compu

12、ter Aided Engineering )的概念發(fā)展而來的。隨著超大規(guī)模集成電路( Very Large Scale Integration )規(guī)模和技術(shù)復(fù)雜度的急劇增長，一塊芯片內(nèi)集成門已 可達(dá)幾十萬甚至幾百萬門，并且還在迅速增長，電子系統(tǒng)的人工設(shè)計(jì)已十 分困難，必需依靠電子設(shè)計(jì)自動(dòng)化技術(shù)。 在利用 EDA 進(jìn)行集成電路設(shè)計(jì)時(shí)， 應(yīng)采用高效率的 TOP-DOWN設(shè) 計(jì)方法， 即根據(jù)系統(tǒng)的行為和功能要求， 自上 而下地依次完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗(yàn)證，直到生成器件。在電路描述時(shí)主要采用硬件描述語言( HDL)。硬件描述語言是用于設(shè)計(jì)硬 件電子系統(tǒng)的計(jì)算機(jī)語言，它描述電子系統(tǒng)的邏輯

13、功能、電路結(jié)構(gòu)和連接 方式。設(shè)計(jì)者可以利用 HDL 程序來描述所希望的電路系統(tǒng)，規(guī)定其結(jié)構(gòu)性 和電路的行為方式； 然后利用 EDA 工具將此程序變成能控制場(chǎng)效應(yīng)可編程 門陣列(Field Programmable Gate Array )/ 復(fù)雜可編程邏輯器件 ( Complex Programmable Logic Device )內(nèi)部結(jié)構(gòu)并實(shí)現(xiàn)相應(yīng)邏輯功能的門級(jí)或更底 層的結(jié)構(gòu)網(wǎng)表文件和下載文件?，F(xiàn)代 EDA 技術(shù)的基本特征是采用高級(jí)語言 描述，具有系統(tǒng)級(jí)仿真和綜合能力。它主要采用從系統(tǒng)設(shè)計(jì)入手，在頂層 進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)、并用 VHDL、 ABEL

14、 等硬件描述語言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級(jí) 進(jìn)行驗(yàn)證然后再用邏輯綜合優(yōu)化工具生成具體的門級(jí)邏輯電路的網(wǎng)表，其 對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐?。簡單來說就是依賴 功能強(qiáng)大的計(jì)算機(jī)， 在 EDA 工具軟件平臺(tái)上， 對(duì)以硬件描述語言 HDL 為系 統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、邏輯化簡、邏輯 分割、邏輯綜合、結(jié)構(gòu)綜合(布局布線)，以及邏輯優(yōu)化和仿真測(cè)試，直 至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。2.2VHDL 語言概述2.2.1VHDL 簡介硬件描述語言是 EDA技術(shù)的重要組成部分 ,VHDL 是電子設(shè)計(jì)的主流硬 件描述語言。 VHDL 的英文全名是 Very

15、-High-Speed Integrated Circuit Hardware Description Language 。，誕生于 1982 年。 1987 年底， VHDL被 IEEE和國美國國防部卻認(rèn)為標(biāo)準(zhǔn)硬件描述語言。自 IEEE 公布了 VHDL的標(biāo) 準(zhǔn)版本 （IEEE 1076）之后，數(shù)個(gè) EDA公司相繼推出了自己的 VHDL設(shè)計(jì)環(huán)境， 或宣布自己的設(shè)計(jì)工具可以和 VHDL接口。此后 VHDL在電子設(shè)計(jì)領(lǐng)域得到 了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)硬件語言。 1993年，IEEE對(duì) VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL的內(nèi)容，公布 了型板本的 VH

16、DL，即 IEEE 1076-1993版本?，F(xiàn)在， VHDL作為 IEEE的工業(yè) 標(biāo)準(zhǔn)化硬件描述語言，又得到眾多 EDA概述的支持，在電子工程領(lǐng)域，已 成為事實(shí)上的通用硬件描述語言。2.2.2VHDL 的優(yōu)點(diǎn)VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè) 元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口 ）和內(nèi)部（或稱不可視部分） ，既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè) 設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以 直接調(diào)用這個(gè)實(shí)體。 這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL系統(tǒng)設(shè)計(jì) 的基本點(diǎn)。應(yīng)用 VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方

17、面的。1）與其他的硬件描述語言相比， VHDL具有更強(qiáng)的行為描述能力， 從而 決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是 避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保 證。2）VHDL豐富的仿真語句和庫函數(shù)， 使得在任何大系統(tǒng)的設(shè)計(jì)早期就能 查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。3）VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì) 的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速 的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。 對(duì)于用 VHDL完 成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA工具進(jìn)行邏輯綜合和優(yōu)

18、化，并自動(dòng)的 把 VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。4 ）VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性， 設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)， 也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。2.2.3VHDL 語言的開發(fā)1）語句結(jié)構(gòu)描述中方括號(hào)“ ”內(nèi)的內(nèi)容為可選內(nèi)容。2）VHDL 的編譯器和綜合器對(duì)程序文字的大小寫是不加區(qū)分的。3）程序中的注釋用雙 “-”。在 VHDL 程序的任何一行中， 雙橫線“-” 后的文字都不參加便宜的綜合。4）為了便于程序的閱讀和調(diào)試，書寫和輸入程序時(shí)，使用層次需同一 格式，同一層次的對(duì)齊，低層次的比高層次的縮進(jìn)兩個(gè)字符。5）為了使用一個(gè) VHDL 源程序文件能適應(yīng)各 EDA

19、 開發(fā)軟件上的使用 要求，建議各個(gè)源程序文件的命名均與實(shí)體名一致。2.3大規(guī)?？删幊踢壿嬈骷删幊踢壿嬈骷?（ 簡稱 PLD）是一種由用戶編程以實(shí)現(xiàn)某種邏輯功能的新型邏輯器件。 FPGA和 CPLD分別是現(xiàn)場(chǎng)可編程門陣列和復(fù)雜可編程邏輯器 件的簡稱。國際上生產(chǎn) FPGA/CPLD的主流公司，并且在國內(nèi)占有市場(chǎng)份額較大的主要是 Xilinx ，Altera ，Lattice 三家公司。 Xilinx 公司的 FPGA 器件有 XC2000、 XC3000、XC4000、XC4000E、XC4000XLA、XC5200系列等， 可用門數(shù)為 120018000；Altera 公司的 CPLD器件有

20、FLEX6000、FLEX8000、 FLEX10K、FLEX10KE系列等，提供門數(shù)為 500025000；Lattice 公司的 ISP PLD器件有 ispLSI1000 、ispLSI2000 、ispLSI3000 、ispLSI6000 系列等， 集成度可多達(dá) 25 000 個(gè) PLD等效門。FPGA在 結(jié)構(gòu)上主要分為三個(gè)部分，即可編程邏輯單元，可編程輸入/輸出單元和可編程連線三個(gè)部分。 CPLD在結(jié)構(gòu)上主要包括三個(gè)部分，即可 編程邏輯宏單元，可編程輸入 / 輸出單元和可編程內(nèi)部連線。高集成度、高速度和高可靠性是 FPGA/CPLD最明顯的特點(diǎn)，其時(shí)鐘延 時(shí)可小至 ns 級(jí)。結(jié)合其

21、并行工作方式，在超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測(cè)控方面 有著非常廣闊的應(yīng)用前景。在高可靠應(yīng)用領(lǐng)域，如果設(shè)計(jì)得當(dāng)，將不會(huì)存 在類似于 MCU的復(fù)位不可靠和 PC可能跑飛等問題。 FPGA/CPLD的高可靠性 還表現(xiàn)在幾乎可將整個(gè)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而 大大縮小了體積，易于管理和屏蔽。與 ASIC設(shè)計(jì)相比， FPGA/CPLD顯著的優(yōu)勢(shì)是開發(fā)周期短、 投資風(fēng)險(xiǎn)小、 產(chǎn)品上市速度快、市場(chǎng)適應(yīng)能力強(qiáng)和硬件升級(jí)回旋余地大，而且當(dāng)產(chǎn)品定 型和產(chǎn)量擴(kuò)大后，可將在生產(chǎn)中達(dá)到充分檢驗(yàn)的 VHDL設(shè)計(jì)迅速實(shí)現(xiàn) ASIC投產(chǎn)。3總體方案選擇電梯的微機(jī)化控制主要有以下幾種形式： 1 PLC控制； 2 單板

22、機(jī)控制； 3 單片機(jī)控制； 4 單微機(jī)控制； 5 多微機(jī)控制； 6 人工智能控制。隨著 EDA 技術(shù)的快速發(fā)展， CPLD/FPGA已廣泛應(yīng)用于電子設(shè)計(jì)與控制的各個(gè)方面。 但 是本設(shè)計(jì)屏棄以前老式的采用 PLC設(shè)計(jì)電梯控制器，而是使用一片來實(shí)現(xiàn) 對(duì)電梯的控制的。3.1 基于 PLC 技術(shù)的電梯控制設(shè)計(jì)方案可編程控制系統(tǒng)是一種專門為在工業(yè)環(huán)境下應(yīng)用而設(shè)計(jì)的數(shù)字運(yùn)算操 作電子系統(tǒng)。它采用一種可編程的存儲(chǔ)器，在其內(nèi)部存儲(chǔ)執(zhí)行邏輯運(yùn)算、 順序控制、定時(shí)、計(jì)數(shù)和算術(shù)運(yùn)算等操作的指令，通過數(shù)字式或模擬式的 輸入輸出來控制各種類型的機(jī)械設(shè)備或生產(chǎn)過程。 可編程控制器是計(jì)算機(jī) 技術(shù)與自動(dòng)化控制技術(shù)相結(jié)合而開發(fā)

23、的一種適用工業(yè)環(huán)境的新型通用自動(dòng) 控制裝置，是作為傳統(tǒng)繼電器的替換產(chǎn)品而出現(xiàn)的。隨著微電子技術(shù)和計(jì) 算機(jī)技術(shù)的迅猛發(fā)展，可編程控制器更多地具有了計(jì)算機(jī)的功能，不僅能 實(shí)現(xiàn)邏輯控制，還具有了數(shù)據(jù)處理、通信、網(wǎng)絡(luò)等功能。由于它可通過軟 件來改變控制過程，而且具有體積小、組裝維護(hù)方便、編程簡單、可靠性 高、抗干擾能力強(qiáng)等特點(diǎn)，已廣泛應(yīng)用于工業(yè)控制的各個(gè)領(lǐng)域，大大推進(jìn) 了機(jī)電一體化的進(jìn)程。 PLC 的特點(diǎn)可綜述如下： （1）高可靠性 （2）編 程簡單，使用方便（可采用梯形圖編程方式，與實(shí)際繼電器控制電路非常 接近，一般電氣工作者很容易接受） （3）環(huán)境要求低（適用于惡劣的工 業(yè)環(huán)境）（ 4）體積小，重

24、量輕 （5）擴(kuò)充方便。3.2PLC 電梯的缺點(diǎn) 當(dāng)今電梯市場(chǎng)已經(jīng)有多種電梯控制器的設(shè)計(jì)方案。 但大多數(shù)仍然是采 用 PLC實(shí)現(xiàn)電梯的升降控制，但是采用 PLC 實(shí)現(xiàn)電梯控制器的設(shè)計(jì)存在大 量的缺點(diǎn)。如果采用硬件描述語言來完成電梯控制器的設(shè)計(jì)，就可以克服 PLC電梯的大部分缺點(diǎn)。目前，在我國國產(chǎn)電梯大部分為繼電器及 PLC 控制方式，繼電器控 制系統(tǒng)性能不穩(wěn)定、故障率高，大大降低了電梯的舒適性、可靠性和安全 性，經(jīng)常造成停梯，給乘用人員的生活和工作帶來了很多不便， 因而傳統(tǒng) 的電梯控制系統(tǒng)（ PLC）的更新勢(shì)在必行。當(dāng)前電梯發(fā)展的智能化發(fā)方向是 IC 卡智能電梯，但最終的發(fā)展是聲 控智能電梯，

25、IC 卡智能電梯 PLC都需通過外加 IC 讀卡芯片才能實(shí)現(xiàn)， PLC 單獨(dú)是不能實(shí)現(xiàn)的，那以后的聲控智能電梯 PLC就能不能單獨(dú)實(shí)現(xiàn)，然而 我們采用 VHDL技術(shù)就可以實(shí)現(xiàn)電梯的智能化，節(jié)能，也可以提高電梯的舒 適性，可靠性和安全性。3.3 基于 EDA 技術(shù)的電梯控制設(shè)計(jì)方案EDA 技術(shù)開發(fā)手段多樣，其中應(yīng)用最為廣泛的就是通過程序?qū)τ布M(jìn) 行開發(fā)，而其中又?jǐn)?shù) VHDL 語言最受設(shè)計(jì)者的歡迎。 EDA 技術(shù)使得設(shè)計(jì)者 的工作僅限于利用軟件的方式， 即利用硬件描述語言和 EDA 軟件來完成對(duì) 系統(tǒng)硬件功能的實(shí)現(xiàn)。近幾年來，硬件描述語言等設(shè)計(jì)數(shù)據(jù)格式的逐步標(biāo)準(zhǔn)化，不同設(shè)計(jì)風(fēng)格和應(yīng)用的要求導(dǎo)致各具

26、特色的 EDA 工具被集成在同一 個(gè)工作站上，從而使 EDA 框架日趨標(biāo)準(zhǔn)化。 VHDL 豐富的仿真語句和庫函數(shù)， 使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì) 設(shè)計(jì)進(jìn)行仿真模擬。 VHDL 語言的設(shè)計(jì)單元包括實(shí)體( entity )、結(jié)構(gòu)體 (architecture) 、程序包( package)以及配置( configuration )。 初級(jí) 設(shè)計(jì)單元實(shí)體( entity ), 是設(shè)計(jì)的基本模塊和設(shè)計(jì)的初級(jí)單元，在分 層次設(shè)計(jì)中，頂層有頂級(jí)實(shí)體，含在頂級(jí)實(shí)體中的較低層次的描述為低級(jí) 實(shí)體，靠配置把頂層實(shí)體和底層實(shí)體連接起來。實(shí)體說明中還可以說明數(shù) 據(jù)類型、子程序和常

27、量等數(shù)據(jù)信息，實(shí)體語句常用于描述設(shè)計(jì)常用到的判 斷和檢查信息。 次級(jí)設(shè)計(jì)單元結(jié)構(gòu)體 (architecture) ，實(shí)體的結(jié)構(gòu)體 具有描述實(shí)體的行為功能，一個(gè)實(shí)體可以有多個(gè)結(jié)構(gòu)體，一種可能為行為 描述，另一種為結(jié)構(gòu)描述。結(jié)構(gòu)體能以行為、數(shù)據(jù)流和結(jié)構(gòu)等多種方式描 述實(shí)體。 VHDL 語言還包括程序包和配置初級(jí)設(shè)計(jì)單元。 VHDL 語言的基 本術(shù)語往往能體現(xiàn)其嚴(yán)密的邏輯結(jié)構(gòu)： VHDL 語言的基本術(shù)語包括進(jìn)程 (process )、類屬( generic )、屬性( attribute )以及驅(qū)動(dòng)( drive )。 進(jìn)程( process )是 VHDL 中的基本執(zhí)行單元，仿真時(shí)把所有的操作劃分

28、為 單個(gè)或多個(gè)進(jìn)程。進(jìn)程內(nèi)部只含順序執(zhí)行的語句，即一串信號(hào)賦值中僅最 后的賦值有效。進(jìn)程內(nèi)不能說明信號(hào)，而變量在進(jìn)程內(nèi)說明。 其具體的流 程圖如下圖 所示3.4電梯控制方式選擇3.4.1.內(nèi)部請(qǐng)求優(yōu)先控制方式內(nèi)部請(qǐng)求優(yōu)先控制方式類似于出租車的工作方式，先將車上的人送至目的地，再去載客。作為通用型電梯應(yīng)該服務(wù)于大多數(shù)人，必須考慮電梯 對(duì)內(nèi)、外請(qǐng)求的響應(yīng)率 P： Pin = 100%;Pout = 0-100%;在內(nèi)部請(qǐng)求優(yōu)先控制方式中，當(dāng)電梯外部人的請(qǐng)求和電梯內(nèi)部人狀態(tài) 請(qǐng)求沖突時(shí)，外部人的請(qǐng)求信號(hào)可能被長時(shí)間忽略，因而它不能作為通用 型電梯的設(shè)計(jì)方案。3.4.2.單向?qū)訉油？刂品绞絾蜗驅(qū)訉油？?/p>

29、制方式等同于火車的運(yùn)行方式，遇站即停止、開門。這 種方案的優(yōu)點(diǎn)在于“面面俱到”，可以保證所有人的請(qǐng)求都能得到響應(yīng)。 然而這樣對(duì)電梯的效率產(chǎn)生消極影響：不必要的等待消耗了大量時(shí)間，而 且電梯的運(yùn)作與用戶的請(qǐng)求無關(guān)，當(dāng)無請(qǐng)求時(shí)電梯也照常跑空車，就浪費(fèi) 了大量電能。對(duì)用戶而言，此種控制方式的請(qǐng)求響應(yīng)時(shí)間也不是很快。因 而這不是理想的方案。3.4.3.方向優(yōu)先控制方式方向優(yōu)先控制是指電梯運(yùn)行到某一樓層時(shí)先考慮這一樓層是否有請(qǐng) 求：有，則停止； 無，則繼續(xù)前進(jìn)。停下后再啟動(dòng)時(shí)，考慮前方上 方、或下方是否有請(qǐng)求：有，則繼續(xù)前進(jìn)；無，則停止；檢測(cè)后方是否 有請(qǐng)求， 有請(qǐng)求則轉(zhuǎn)向運(yùn)行， 無請(qǐng)求則維持停止?fàn)顟B(tài)。

30、這種運(yùn)作方式下， 電梯對(duì)用戶的請(qǐng)求響應(yīng)率為 100%，且響應(yīng)的時(shí)間較短。假設(shè)： 電梯每兩層間的運(yùn)行時(shí)間為 T , 樓層數(shù)為 6, 在每層樓的停 止時(shí)間為 t, 如果每層樓都有請(qǐng)求 , 則這種控制方式的效率和上面的單向每 層停等控制方式的效率一樣 , 然而 , 當(dāng)不是每層樓都有請(qǐng)求 （ 假定為只有 第 6 層有請(qǐng)求輸入 ） 時(shí), 上面的方式 2（ 設(shè)為 A方式 ）的響應(yīng)時(shí)間T=5*（ T + t ） 而方向優(yōu)先控制方式 （ 設(shè)為 B方式） 對(duì)同一請(qǐng)求的響應(yīng)時(shí)間T1=5*T效率比b/ a = 1 + t / T 方向優(yōu)先控制方式的效率遠(yuǎn)大于單向?qū)訉油５瓤刂品绞降男省?而且，方 向優(yōu)先控制方式下，

31、電梯在維持停止?fàn)顟B(tài)的時(shí)候可以進(jìn)入省電模式，又能 節(jié)省大量電能， 本設(shè)計(jì)選擇方向優(yōu)先控制方式3.3 總體方案決定本次設(shè)計(jì)嘗試用硬件描述語言（ VHDL）來實(shí)現(xiàn)電梯控制，可進(jìn)行多層 次的邏輯設(shè)計(jì)，也可進(jìn)行仿真驗(yàn)證、時(shí)序分析等以保證設(shè)計(jì)的正確。在使用 VHDL進(jìn)行電梯控制器的設(shè)計(jì)，主要就是對(duì)電梯軟件部分進(jìn)行 設(shè)計(jì)，使用 VHDL中的邏輯關(guān)系建立電梯的升降模式， 開門，關(guān)門達(dá)到動(dòng)作， 而外部的硬件設(shè)備基本上保持不變。 但是使用 VHDL硬件描述語言設(shè)計(jì)電梯控制器可以為以后電梯實(shí)現(xiàn)智能控制奠定基礎(chǔ)4 電梯控制器的模塊設(shè)計(jì)4.1 電梯系統(tǒng)組成電梯方向優(yōu)先控制方式控制系統(tǒng)方框圖4.2 模塊設(shè)計(jì)4.2.1.

32、外部數(shù)據(jù)高速采集模塊設(shè)計(jì)對(duì)外部信號(hào)采集、處理要求電梯控制器：（1）外部請(qǐng)求信號(hào)的實(shí)時(shí)、準(zhǔn)確采集。（2）準(zhǔn)確、實(shí)時(shí)的捕捉樓層到達(dá)信號(hào)。（3）有效的防止樓層到達(dá)信號(hào)、外部請(qǐng)求信號(hào)的誤判?？刂破鞑捎?FPGA作為系統(tǒng)控制的核心， 系統(tǒng)時(shí)鐘頻率是 32.0000MHz，完全 可以滿足實(shí)時(shí)采集數(shù)據(jù)的要求。由于電路中毛刺現(xiàn)象的存在，信號(hào)的純凈 度降低，單個(gè)的毛刺往往被誤作為系統(tǒng)狀態(tài)轉(zhuǎn)換的觸發(fā)信號(hào)，嚴(yán)重影響電 梯的正常工作?？梢圆捎枚啻螜z測(cè)的方法解決這個(gè)問題，對(duì)一個(gè)信號(hào)進(jìn)行 多次采樣以保證信號(hào)的可信度。外部請(qǐng)求信號(hào)的輸入形式為按鍵輸入，到達(dá)樓層信號(hào)來自光敏傳感器，關(guān) 門中斷信號(hào)及超載信號(hào)則產(chǎn)生于壓力傳感器。

33、4.2.2. 信號(hào)存儲(chǔ)模塊電梯控制器的請(qǐng)求輸入信號(hào)有 16 個(gè)（電梯外有 5個(gè)上升請(qǐng)求和 5 個(gè)下 降請(qǐng)求的用戶輸入斷口， 電梯內(nèi)有 6 個(gè)請(qǐng)求用戶輸入斷口） ，由于系統(tǒng)對(duì)內(nèi)、 外請(qǐng)求沒有設(shè)置優(yōu)先級(jí)，各樓層的內(nèi)、外請(qǐng)求信號(hào)被采集后可先進(jìn)行運(yùn)算， 再存到存儲(chǔ)器內(nèi)。電梯運(yùn)行過程中，由于用戶的請(qǐng)求信號(hào)的輸入是離散的，而且系統(tǒng)對(duì) 請(qǐng)求的響應(yīng)也是離散的，因此請(qǐng)求信號(hào)的存儲(chǔ)要求新的請(qǐng)求信號(hào)不能覆蓋 原來的請(qǐng)求信號(hào)，只有響應(yīng)動(dòng)作完成后才能清除存儲(chǔ)器內(nèi)對(duì)應(yīng)的請(qǐng)求信號(hào)位。4.2.3.基于 FPGA的中央處理模塊中央數(shù)據(jù)處理模塊是系統(tǒng)的核心，通過對(duì)存儲(chǔ)的數(shù)據(jù)（含請(qǐng)求、到達(dá) 樓層等信號(hào)）進(jìn)行比較、判斷以驅(qū)動(dòng)系統(tǒng)狀態(tài)

34、的流轉(zhuǎn)。電梯工作過程中共 有種狀態(tài)：等待、上升、下降、開門、關(guān)門、停止、休眠、超載報(bào)警以 及故障報(bào)警狀態(tài)。一般情況下，電梯工作起始點(diǎn)是第一層，起始狀態(tài)是等 待狀態(tài)，啟動(dòng)條件是收到上升請(qǐng)求。超載狀態(tài)時(shí)電梯關(guān)門動(dòng)作取消，同時(shí)發(fā)出警報(bào)，直到警報(bào)被清除； 故 障時(shí)電梯不執(zhí)行關(guān)門動(dòng)作，同時(shí)發(fā)出警報(bào)，直到警報(bào)被清除（看門狗信號(hào) 有效的條件是一層樓連續(xù)發(fā)生關(guān)門中斷情況超過 3 次）。本系統(tǒng)由請(qǐng)求信號(hào) 啟動(dòng)，運(yùn)行中每檢測(cè)到一個(gè)到達(dá)樓層信號(hào)，就將信號(hào)存儲(chǔ)器的請(qǐng)求信號(hào)和 樓層狀態(tài)信號(hào)進(jìn)行比較，再參考原方向信號(hào)來決定是否停止，轉(zhuǎn)向等動(dòng)作。4.2.4.信號(hào)的輸出、顯示模塊本系統(tǒng)的輸出信號(hào)有兩種： 一種是電機(jī)的升降控制

35、信號(hào)（兩位）和開 門/關(guān)門控制信號(hào)；另一種是面向用戶的提示信號(hào) （含樓層顯示、 方向顯示、 已接受請(qǐng)求顯示等） 。電機(jī)的控制信號(hào)一般需要兩位， 本系統(tǒng)中電機(jī)有 3 種工作狀態(tài)： 正轉(zhuǎn)、 反轉(zhuǎn)和停轉(zhuǎn)狀態(tài)。 兩位控制信號(hào)作為一個(gè)三路開關(guān)的選通信號(hào)，此三路開 關(guān)選用模擬電子開關(guān)系統(tǒng)的顯示輸出包括數(shù)碼管樓層顯示、數(shù)碼管請(qǐng)求信號(hào)顯示和表征運(yùn) 動(dòng)方向的箭頭形指示燈的開關(guān)信號(hào)。完全可以滿足人們的需要，而且效率 比較高本系統(tǒng)具有請(qǐng)求信號(hào)顯示功能，結(jié)合方向顯示，可以減少用戶對(duì)同一 請(qǐng)求的輸入次數(shù)，這樣就延長了電梯按鍵的使用壽命。假如電梯處于向上 運(yùn)動(dòng)狀態(tài)，初始位置是底層，初始請(qǐng)求是 6樓，2 樓時(shí)進(jìn)入一人，如果

36、他的 目的地也是 6 樓，他看到初始請(qǐng)求是 6 樓，就可以不再按鍵。同時(shí)，電梯 外部的人也可根據(jù)請(qǐng)求信號(hào)顯示（上升請(qǐng)求、下降請(qǐng)求、無請(qǐng)求） ，就可以 避免沒必要的重復(fù)請(qǐng)求信號(hào)輸入。電梯使用時(shí)，系統(tǒng)結(jié)合相應(yīng)的電梯使用 規(guī)范。5硬件電路設(shè)計(jì)5.1 FPGA 器件硬件電路5.1.1 選擇所需的 fpga 器件選用 fpga 芯片用于開發(fā)項(xiàng)目時(shí)，需要考慮以下幾個(gè)因素：(l)器件的資源是否滿足設(shè)計(jì)的需要 在電子產(chǎn)品的設(shè)計(jì)中，首先要考慮的所選器件的邏輯資源量是否滿足本系 統(tǒng)功能的實(shí)現(xiàn)。 因此應(yīng)適當(dāng)?shù)墓罍y(cè)一下功能資源以確定使用什么樣的器件。(2)芯片速度 隨著可編程邏輯器件集成技術(shù)的不斷提高， fpga 的

37、工作速度也在不斷的提 高，在對(duì)系統(tǒng)的具體設(shè)計(jì)中，應(yīng)該對(duì)芯片速度的選擇有一定的考慮，芯片 的速度也并不是越快越好。速度選擇應(yīng)與所設(shè)計(jì)的系統(tǒng)的最高工作速度保 持一致。如果使用了速度過高的芯片將會(huì)加大電路設(shè)計(jì)的難度。這是因?yàn)?器件的高速性能越好，其對(duì)外界微小毛刺信號(hào)的反應(yīng)靈敏度也越好，如果 電路處理不當(dāng)，或者編程前的配置選擇不當(dāng)，極易使系統(tǒng)處于不穩(wěn)定的工 作狀態(tài)。(3) CPLD的封裝 CPLD的封裝形式有很多，同一型號(hào)類型的器件可以有多種不同的封裝。常 用的是 PLCC封裝，由于通?？梢员容^方便的買到現(xiàn)成 PLCC插座，拔插比 較方便，故這種封裝比較適用于中小規(guī)模的開發(fā)。確定了系統(tǒng)所需的資源、 工

38、作速度以及規(guī)模的大小，就可以選擇 CPLD器件了。表為 Altera 器件性能對(duì)照表：綜合考慮器件的資源是否滿足設(shè)計(jì)的需要，芯片速度， CPLD的封裝，所以選用 FLEX6000系列的元件選用 FLEX6000系列管腳 I/O 數(shù)目滿足應(yīng)用所需的用戶 I/O 口數(shù)目， 并且價(jià)格相對(duì)低廉，低功耗FLEX6000系列期間的特性：特性EPF 6016EPF 6016AEPF 6024A典型門8000-160008000-1600012000-24000邏輯單元132013201960最大 I/O 引 腳數(shù)目204171218電源電壓5.0v33v3.3v所以選擇 EPF6016A型號(hào)，門數(shù)，引腳數(shù)都

39、夠用電源電壓為 3.3v5.1.2 EPF6016A 器件固定引腳配置管腳：MSEL1:0 用于選擇配置模式，比如 AS、PS等。DATA0 FPGA串行數(shù)據(jù)輸入，連接到配置器件的串行數(shù)據(jù)輸出管腳。DCLK FPGA串行時(shí)鐘輸出，為配置器件提供串行時(shí)鐘。nCSO（I/O ） FPGA片選信號(hào)輸出，連接到配置器件的 nCS管腳。ASDO（I/O ） FPGA串行數(shù)據(jù)輸出，連接到配置器件的 ASDI管腳。 nCEO 下載鏈期間始能輸出。在一條下載鏈中，當(dāng)?shù)谝粋€(gè)器件配置完成后， 此信號(hào)將始能下一個(gè)器件開始進(jìn)行配置。 下載鏈上最后一個(gè)器件的 nCEO懸空nCE 下載鏈器件始能輸入，連接到上一個(gè)器件的

40、nCEO，下載鏈的最后一個(gè) 器件 nCE接地。nCNFIG 用戶模式配置起始信號(hào) nSTATUS配 置狀態(tài)信號(hào)。 CONF_DON配E 置結(jié)束信號(hào)。電源管腳：VCCINT 內(nèi)核電壓（供電電壓） 。 EPF6016A 供電電壓為 3.3vVCCIO 端口電壓。一般為 3.3V ，還可以支持多種電壓， 5V、 1.8V、1.5V VREF 參考電壓GND信 號(hào)地VCCPD用 于 尋則驅(qū)動(dòng)VCCSEL用 于控制配置管腳和 PLL 相關(guān)的輸入緩沖電壓 其他管腳：PROSEL上 電復(fù)位選項(xiàng)CLKUSR這 個(gè)腳就只可以作為用戶提供的初始化時(shí)鐘輸入腳INIT_DONE I/O 腳或漏極開路的輸出腳。51.3

41、 用戶 i/o 管腳分配管腳定義管腳定義71時(shí)鐘信號(hào) CLK48門內(nèi)三層請(qǐng)求D365超載 FULL49門內(nèi)四層請(qǐng)求D466提前關(guān)門 QUICK50門內(nèi)五層請(qǐng)求D567關(guān)門中斷 DE51門內(nèi)六層請(qǐng)求D668排除故障 CLR39到達(dá)一層信號(hào)G11門外一層上請(qǐng)求 C U140到達(dá)二層信號(hào)G22門外二層上請(qǐng)求 C U241到達(dá)三層信號(hào)G310門外三層上請(qǐng)求 C U342到達(dá)四層信號(hào)G411門外四層上請(qǐng)求 C U443到達(dá)五層信號(hào)G512門外五層上請(qǐng)求 C U544到達(dá)六層信號(hào)G614門外二層下請(qǐng)求 C D2113顯示門外一層上請(qǐng)求LED C U115門外三層下請(qǐng)求 C D3115顯示門外二層上請(qǐng)求LE

42、D C U216門外四層下請(qǐng)求 C D4116顯示門外三層上請(qǐng)求 LED C U321門外五層下請(qǐng)求 C D5118顯示門外四層上請(qǐng)求 LED C U422門外六層下請(qǐng)求 C D6119顯示門外五層上請(qǐng)求 LED C U546門內(nèi)一層請(qǐng)求 D1121顯示門外二層下請(qǐng)求 LED C D247門內(nèi)二層請(qǐng)求 D2122顯示門外三層下請(qǐng)求 LED C D358顯示樓層液晶顯示124顯示門外四層下請(qǐng)求 LED C D459顯示樓層液晶顯示95顯示門外五層下請(qǐng)求 LED C D560顯示樓層液晶顯示96顯示門外六層下請(qǐng)求 LED C D661顯示樓層液晶顯示106顯示門內(nèi)一層請(qǐng)求 LED D D162顯示

43、樓層液晶顯示107顯示門內(nèi)二層請(qǐng)求 LED D D263顯示樓層液晶顯示108顯示門內(nèi)三層請(qǐng)求 LED D D364顯示樓層液晶顯示109顯示門內(nèi)四層請(qǐng)求 LED D D487門開關(guān)信號(hào)110顯示門內(nèi)五層請(qǐng)求 LED D D586門開關(guān)信號(hào)112顯示門內(nèi)六層請(qǐng)求 LED D D688電梯運(yùn)行信號(hào)82顯示電梯上升 UD193電梯運(yùn)行信號(hào)83顯示電梯下降 UD272超載報(bào)警81看門狗報(bào)警以上就是電梯 FPGA用戶端口的分配5.1.4 FPGA JTAG 接口及配置芯片接法FPGA器件有三類配置下載方式：主動(dòng)配置方式（ AS）和被動(dòng)配置方式 （ PS）和最常用的 （JTAG）配置方式。AS由 FPG

44、A器件引導(dǎo)配置操作過程，它控制著外部存儲(chǔ)器和初始化過程，EPCS系列.如 EPCS1,EPCS配4置器件專供 AS模式，使用 Altera 串行配置器 件來完成。配置數(shù)據(jù)通過 DATA0引腳送入 FPGA。配置數(shù)據(jù)被同步在 DCLK輸入上， 1個(gè)時(shí)鐘周期傳送 1位數(shù)據(jù)PS 則由外部計(jì)算機(jī)或控制器控制配置過程。通過加強(qiáng)型配置器件 （EPC16，EPC8，EPC4）等配置器件來完成，在 PS 配置期間，配置數(shù)據(jù)從 外部儲(chǔ)存部件，通過 DATA0引腳送入 FPGA。配置數(shù)據(jù)在 DCLK上升沿鎖存， 1 個(gè)時(shí)鐘周期傳送 1 位數(shù)據(jù)。JTAG接口是一個(gè)業(yè)界標(biāo)準(zhǔn) ,主要用于芯片測(cè)試等功能 , 使用 IEE

45、E Std1149.1聯(lián)合邊界掃描接口引腳，支持 JAM STAPL標(biāo)準(zhǔn)，可以使用 Altera 下載電纜或主控器來完成。本設(shè)計(jì)采用 JTAG接口配置，通過 ByteBlaster 電纜直接編程到器件中。該 系列產(chǎn)品的配置信息是存放在芯片內(nèi)的 SRAM中，當(dāng)?shù)綦姾?，配置?息將全部丟失，所以這些配置信息需要存放在其它 EPROM中， ALTERA公司 提供了與該系列芯片配套使用的 EPRO。M 所以對(duì)芯片的編程就是對(duì) EPROM 的編程，芯片開始工作時(shí)， 進(jìn)入命令狀態(tài)， 在該狀態(tài)將配置信息從 EPROM中讀到 自己的 SRAM中，然后進(jìn)入用戶狀態(tài)，在用戶狀態(tài)器件就可以按照配置的功 能進(jìn)行工作，

46、整個(gè)配置過程全部自動(dòng)進(jìn)行，也可以靠外部邏輯控制進(jìn)行， 時(shí)鐘可由器件自己提供，也可由外部時(shí)鐘控制。所以整個(gè)器件只要更換 EPROM中的配置信息就可以更換功能， 其靈活性 是不言而喻的。該器件有如下配置方式： 主動(dòng)串行配置（ AS）主動(dòng)并行升址和降址配置（ APU/APD）被動(dòng)并行同步配 置（ PPS）被動(dòng)并行異步配置（ PPA）被動(dòng)串行配置（ PS）采用主動(dòng)串行配 置（ AS）該配置使用 ALTERA公司提供的配置 EPRO（M如 EPC1213）作為器件的配置數(shù)據(jù)源，配置 EPROM以串行位流（ bit-stream ）方式向器件提供。 綜上所述 EPF6016配置采用 JTAG接口配置，通過

47、 ByteBlaster 電纜直接編 程到器件中 FPGA的配置芯片選擇的是 EPC1。5.2電源設(shè)計(jì)由于 EPF的 VCCINT輸入電壓為 3.3v ，并且使用光電隔離開關(guān)， 所以應(yīng) 該設(shè)計(jì) 5v 和 3.3v 直流穩(wěn)定電壓源 ，還有 12v 直流穩(wěn)定電壓源。5.2.15V 和 12V 電源設(shè)計(jì)直流穩(wěn)壓電源的工作電路，傳統(tǒng)方式采用分立元件構(gòu)成，目前均采用集 成三端穩(wěn)壓器 7805，7812 構(gòu)成。集成三端穩(wěn)壓器因其穩(wěn)壓精度高、工作穩(wěn) 定可靠、外圍電路簡單、容易設(shè)計(jì)和制作、體積小、重量輕、成本低、維 修簡單等優(yōu)點(diǎn)，所以在各種電源電路中得到了普遍的應(yīng)用。IC 采用集成三端穩(wěn)壓器 7805，781

48、2 C1、C2,C5、C6為輸入端端濾波電容， C3、C4,C7、C8為輸出端端濾波電容， 以上第一個(gè)圖為例：變壓器 T0 將交流電網(wǎng) 220V的電壓 Vl 變?yōu)樗枰慕涣麟妷?V2，然 后通過全波整流將交流電壓 V2 變成脈動(dòng)的直流電壓。通過整流后，電源的 脈動(dòng)成分較大。濾波電路的作用就是在降低整流后輸出電壓中的脈動(dòng)成分 的同時(shí)，盡量保持其中的直流成分。一般典型而有效的濾波電路就是使用 電容濾波、電感濾波，利用電抗元件在電路中有儲(chǔ)能的作用，濾去電源中 的脈動(dòng)成分，從而得到比較平滑的電源波形。若將電容與電感合理的安排 在電路中，則可以有效的降低交流成分，保持直流成分。由于此脈動(dòng)的直 流電壓還

49、含有較大的紋波，必須通過濾波電容 Cl ，C2加以濾除，從而得到 平滑的直流電壓 Vi 。但這樣的電壓還隨電網(wǎng)電壓波動(dòng) (一般有 10左右的 波動(dòng)) 、負(fù)載和溫度的變化而變化。因而在全波整流、濾波之后，還需接入 集成三端穩(wěn)壓器進(jìn)行穩(wěn)壓，使輸出的直流電壓能穩(wěn)定在 Vo=+5V。 根據(jù)設(shè)計(jì)要求，圖中需要計(jì)算的參數(shù)有： 變壓器副邊繞組的交流電壓有效值 V2，整流元件的參數(shù)， 電容 C1、C2 的數(shù) 值集成三端穩(wěn)壓器的選用。對(duì)所需要計(jì)算的參數(shù)逐一進(jìn)行計(jì)算：(1) 確定電容 C1，C21/2Vi min1C1/C210msI0dt0V210.9 29.31.1C1/C2因?yàn)樵谑褂萌朔€(wěn)壓器時(shí)，為了保證穩(wěn)

50、壓性能，輸入端和輸出端間電位差至少應(yīng)在 2V 以上，當(dāng)然也不能太大，以減少器件功耗和避免器件損壞， 般對(duì)輸出電壓不大于 18V 的穩(wěn)壓器，輸入電壓應(yīng)小于 35V。按輸出電流應(yīng)有 10 的余量，通過計(jì)算，10ms為交流電網(wǎng)電壓周期的一半Vi min=7.3v ，求得 C1 =220uF C2=100NF(2)確定電壓 V2，可用下式進(jìn)行計(jì)算：通過計(jì)算，得： V2=99V。為了留有一定裕量，取 V2=105V。(2) 整流元件的參數(shù)反向耐壓 橋式整流電路中， 每個(gè)整流二極管在交流電網(wǎng)電壓最高時(shí)承受的 最大反向峰值電壓為 Vrm= 163V 為了安全，整流管的反向耐壓應(yīng)當(dāng)比上 述值大 50以上，因此

51、選擇整流管時(shí)，其反向耐壓應(yīng)按下式考慮：Vrm25V(3) 三端穩(wěn)壓器的選用 78系列集成三端穩(wěn)壓器按最大輸出電流的不同，每個(gè)系列又分為若干檔， 例如，78S (Iomax=2A) ，78 C(Io max=15A)，78 AC(Io max=1A)， 78M (Io max=0 5A)，78L(Io max=0 1A)，由于各生產(chǎn)廠所用分 檔符號(hào)可能不一致，因此，在選用集成三端穩(wěn)壓器時(shí)應(yīng)注意產(chǎn)品說明。根 據(jù)要求，選擇 78 AC集成三端穩(wěn)壓器可滿足要求。另外，集成三端穩(wěn)壓 器在輸出電流較大時(shí)，應(yīng)配上散熱器。散熱器以叉指型散熱器為佳。5.2.23.3V 電源設(shè)計(jì)1117 是一個(gè)低壓差電壓調(diào)節(jié)器系

52、列。其壓差在 1.2V 輸出，負(fù)載電流 為 800mA時(shí)為 1.2V 。它與國家半導(dǎo)體的工業(yè)標(biāo)準(zhǔn)器件 LM317有相同的管腳 排列。 LM1117有可調(diào)電壓的版本，通過 2 個(gè)外部電阻可實(shí)現(xiàn) 1.25 13.8V 輸出電壓范圍。另外還有 5 個(gè)固定電壓輸出( 1.8V 、2.5V、2.85V 、3.3V 和 5V)的型號(hào)。 LM1117提供電流限制和熱保護(hù)。電路包含 1 個(gè)齊納調(diào)節(jié) 的帶隙參考電壓以確保輸出電壓的精度在 1%以內(nèi)。 LM1117系列具有 LLP、 TO-263、SOT-223、TO-220和 TO-252 D-PAK封裝。輸出端需要一個(gè)至少 10uF 的鉭電容來改善瞬態(tài)響應(yīng)和穩(wěn)

53、定性。特性 提供 1.8V、2.5V、2.85V、3.3V 、 5V 和可調(diào)電壓的型號(hào) 節(jié)省空間的 SOT-223和 LLP 封裝 電流限制和熱保護(hù) 功能 輸出電流可達(dá) 800mA 線性調(diào)整率：0.2% (Max) 負(fù)載調(diào)整率：0.4% (Max) 溫度范圍 LM1117：0125 LM1117I：-40 125到達(dá)樓層顯示要選用LED數(shù)碼管顯示光電耦合器是以光為媒介傳輸電信號(hào)的一種電一光一電轉(zhuǎn)換器件。它由發(fā)光源和受光器兩部分組成。把發(fā)光源和受光器組裝在同一密閉的殼體內(nèi)，彼此間用透明絕緣體隔離。發(fā)光源的引腳為輸入端， 受光器的引腳為輸出端，常見的發(fā)光源為發(fā)光二極管，受光器為光敏 二極管、光敏三

54、極管等等。光電耦合器的種類較多，常見有光電二極 管型、光電三極管型、光敏電阻型、光控晶閘管型、光電達(dá)林頓型、 集成電路型等。在光電耦合器輸入端加電信號(hào)使發(fā)光源發(fā)光，光的強(qiáng)度取決于激勵(lì)電流的大小，此光照射到封裝在一起的受光器上后，因光電效應(yīng)而 產(chǎn)生了光電流，由受光器輸出端引出，這樣就實(shí)現(xiàn)了電一光一電的轉(zhuǎn) 換。5.4樓層顯示數(shù)碼管按段數(shù)分為七段數(shù)碼管和八段數(shù)碼管，八段數(shù)碼管比七段 數(shù)碼管多一個(gè)發(fā)光二極管單元(多一個(gè)小數(shù)點(diǎn)顯示) ；按能顯示多少個(gè) “8”可分為 1 位、2 位、4 位等等數(shù)碼管；按發(fā)光二極管單元連接方 式分為共陽極數(shù)碼管和共陰極數(shù)碼管。共陽數(shù)碼管是指將所有發(fā)光二 極管的陽極接到一起形

55、成公共陽極 (COM)的數(shù)碼管。共陽數(shù)碼管在應(yīng)用 時(shí)應(yīng)將公共極 COM接到 +5V，當(dāng)某一字段發(fā)光二極管的陰極為低電平時(shí)， 相應(yīng)字段就點(diǎn)亮。當(dāng)某一字段的陰極為高電平時(shí)，相應(yīng)字段就不亮。 。 共陰數(shù)碼管是指將所有發(fā)光二極管的陰極接到一起形成公共陰極(COM)的數(shù)碼管。共陰數(shù)碼管在應(yīng)用時(shí)應(yīng)將公共極COM接到地線 GND上，當(dāng)某一字段發(fā)光二極管的陽極為高電平時(shí)，相應(yīng)字段就點(diǎn)亮。當(dāng)某一字 段的陽極為低電平時(shí)，相應(yīng)字段就不亮。數(shù)碼管要正常顯示，就要用驅(qū)動(dòng)電路來驅(qū)動(dòng)數(shù)碼管的各個(gè)段碼， 從而顯示出我們要的數(shù)字，因此根據(jù)數(shù)碼管的驅(qū)動(dòng)方式的不同，可以 分為靜態(tài)式和動(dòng)態(tài)式兩類。靜態(tài)顯示驅(qū)動(dòng)：靜態(tài)驅(qū)動(dòng)也稱直流驅(qū)動(dòng)。

56、靜態(tài)驅(qū)動(dòng)是指每個(gè)數(shù)碼 管的每一個(gè)段碼都由一個(gè) I/O 端口進(jìn)行驅(qū)動(dòng)，或者使用如 BCD碼二 - 十 進(jìn)制譯碼器譯碼進(jìn)行驅(qū)動(dòng)。靜態(tài)驅(qū)動(dòng)的優(yōu)點(diǎn)是編程簡單，顯示亮度高， 缺點(diǎn)是占用 I/O 端口多，如驅(qū)動(dòng) 5 個(gè)數(shù)碼管靜態(tài)顯示則需要 58 40 根 I/O 端口來驅(qū)動(dòng)，實(shí)際應(yīng)用時(shí)必須增加譯碼驅(qū)動(dòng)器進(jìn)行驅(qū)動(dòng)，增加 了硬件電路的復(fù)雜性。6 VHD 語言設(shè)計(jì)電梯控制器可以通過多種方法進(jìn)行設(shè)計(jì)，其中采用狀態(tài)機(jī)來實(shí)現(xiàn)，思 路比較清晰。可以將電梯等待的每秒鐘以及開門，關(guān)門都看成一個(gè)獨(dú)立的 狀態(tài)。由于電梯又是每秒上升或下降一層，所以就可以通過一個(gè)統(tǒng)一的周 期的時(shí)鐘來觸發(fā)狀態(tài)機(jī)。6.1 狀態(tài)機(jī)設(shè)計(jì)介紹有限狀態(tài)機(jī)（

57、Finite State Machine，簡稱 FSM）是一類很重要的時(shí)序 電路，是許多數(shù)字系統(tǒng)的核心部件，也是實(shí)時(shí)系統(tǒng)設(shè)計(jì)中的一種數(shù)學(xué)模型， 是一種重要的、易于建立的、應(yīng)用比較廣泛的、以描述控制特性為主的建 模方法，它可以應(yīng)用于從系統(tǒng)分析到設(shè)計(jì)的所有階段。有限狀態(tài)機(jī)的優(yōu)點(diǎn) 在于簡單易用，狀態(tài)間的關(guān)系清晰直觀。建立有限狀態(tài)機(jī)主要有兩種方法： “狀態(tài)轉(zhuǎn)移圖”和“狀態(tài)轉(zhuǎn)移表” 。標(biāo)準(zhǔn)狀態(tài)機(jī)通?？煞譃?Moore 和 Mealy 兩種類型。6.1.1 狀態(tài)機(jī)的基本結(jié)構(gòu)和功能狀態(tài)機(jī)的基本結(jié)構(gòu)如圖 1 所示。除了輸人信號(hào)、輸出信號(hào)外，狀態(tài)機(jī) 還包含一組寄存器記憶狀態(tài)機(jī)的內(nèi)部狀態(tài)。狀態(tài)機(jī)寄存器的下一個(gè)狀態(tài)

58、及 輸出，不僅同輸入信號(hào)有關(guān)，而且還與寄存器的當(dāng)前狀態(tài)有關(guān)，狀態(tài)機(jī)可 以認(rèn)為是組合邏輯和寄存器邏輯的特殊組合。它包括兩個(gè)主要部分：即組 合邏輯部分和寄存器。組合邏輯部分又可分為狀態(tài)譯碼器和輸出譯碼器， 狀態(tài)譯碼器確定狀態(tài)機(jī)的下一個(gè)狀態(tài)，即確定狀態(tài)機(jī)的激勵(lì)方程，輸出譯 碼器確定狀態(tài)機(jī)的輸出，即確定狀態(tài)機(jī)的輸出方程。寄存器用于存儲(chǔ)狀態(tài) 機(jī)的內(nèi)部狀態(tài)。組合邏輯圖 2.1 狀態(tài)機(jī)的基本結(jié)構(gòu)狀態(tài)機(jī)的基本操作有兩種：1）狀態(tài)機(jī)的內(nèi)部狀態(tài)轉(zhuǎn)換。 狀態(tài)機(jī)經(jīng)歷一系列狀態(tài)，下一狀態(tài)由狀態(tài)譯碼器根據(jù)當(dāng)前狀態(tài)和輸入條件 決定。2）產(chǎn)生輸出信號(hào)序列。 輸出信號(hào)由輸出譯碼器根據(jù)當(dāng)前狀態(tài)和輸入條件確定。用輸入信號(hào)決定下 一

59、狀態(tài)也稱為“轉(zhuǎn)移” 。除了轉(zhuǎn)移之外，復(fù)雜的狀態(tài)機(jī)還具有重復(fù)和歷程功 能。從一個(gè)狀態(tài)轉(zhuǎn)移到另一狀態(tài)稱為控制定序，而決定下一狀態(tài)所需的邏 輯稱為轉(zhuǎn)移函數(shù)。在數(shù)字系統(tǒng)中那些輸出取決于過去的輸入和當(dāng)前的輸入的部分都可 以作為有限狀態(tài)機(jī)。有限狀態(tài)機(jī)的全部“歷史”都反映在當(dāng)前狀態(tài)上。當(dāng) 給 FSM 一個(gè)新的輸入時(shí)，它就會(huì)產(chǎn)生一個(gè)輸出。輸出由當(dāng)前狀態(tài)和輸入共 同決定，同時(shí) FSM 也會(huì)轉(zhuǎn)移到下一個(gè)新狀態(tài)，也是隨著 FSM 的當(dāng)前狀態(tài) 和輸入而定。 FSM 中，其內(nèi)部狀態(tài)存放在寄存器中，下一狀態(tài)的值由狀態(tài) 譯碼器中的一個(gè)組合邏輯轉(zhuǎn)移函數(shù)產(chǎn)生，狀態(tài)機(jī)的輸出由另一個(gè)組合 邏輯輸出函數(shù)產(chǎn)生。建立有限狀態(tài)機(jī)主要有兩種

60、方法：狀態(tài)轉(zhuǎn)移圖（狀態(tài)圖）和狀態(tài)轉(zhuǎn)移 表（狀態(tài)表）。它們是等價(jià)的，相互之間可以轉(zhuǎn)換。狀態(tài)轉(zhuǎn)移圖 圖中每個(gè)橢圓表示狀態(tài)機(jī)的一個(gè)狀態(tài)，而箭頭表示狀態(tài) 之間的一個(gè)轉(zhuǎn)換，引起轉(zhuǎn)換的輸入信號(hào)及當(dāng)前輸出表示在轉(zhuǎn)換箭頭上。 如果能夠?qū)懗?FSM 的狀態(tài)轉(zhuǎn)移圖，就可以使用 VHDL 的狀態(tài)機(jī)語句對(duì)它進(jìn) 行描述。狀態(tài)機(jī)的一般組成：1） 說明部分說明部分中使用 TYPE語句定義新的數(shù)據(jù)類型，此數(shù)據(jù)類型為枚舉型， 其元素通常都用狀態(tài)機(jī)的狀態(tài)名來定義。狀態(tài)變量定義為信號(hào)，便于信息 傳遞，并將狀態(tài)變量的數(shù)據(jù)類型定義為含有既定狀態(tài)元素的新定義的數(shù)據(jù) 類型。說明部分一般放在結(jié)構(gòu)體的 ARCHITECTUR和E BEGIN之