網(wǎng)絡(luò)MII接口與詳解

1、精品文檔硬件部分1MII 接口簡介：MII是英文 Medium IndependentInterface的縮寫，翻譯成中文是 “介質(zhì)獨立接口” ，該接口一般應(yīng)用于MAC層和 PHY層之間的以太網(wǎng)數(shù)據(jù)傳輸，也可叫數(shù)據(jù)接口。（ MAC與 PHY間的管理接口一般是MDIO）MII 接口的類型有很多， 常用的有 MII 、RMII 、SMII 、SSMII、SSSMII、GMII、RGMII、SGMII、 TBI 、 RTBI、XGMII、XAUI、 XLAUI 等。下面對它們進(jìn)行一一介紹。MII 接口TXD(Transmit Data)3:0：數(shù)據(jù)發(fā)送信號，共4 根信號線；RXD(Receive D

2、ata)3:0：數(shù)據(jù)接收信號，共4 根信號線；TX_ER(Transmit Error)：發(fā)送數(shù)據(jù)錯誤提示信號，同步于TX_CLK，高電平有效，表示 TX_ER有效期內(nèi)傳輸?shù)臄?shù)據(jù)無效。對于10Mbps 速率下， TX_ER不起作用；RX_ER(ReceiveError)：接收數(shù)據(jù)錯誤提示信號，同步于RX_CLK，高電平有效，表示RX_ER有效期內(nèi)傳輸?shù)臄?shù)據(jù)無效。對于10Mbps 速率下， RX_ER不起作用；TX_EN(Transmit Enable)： 發(fā)送使能信號，只有在TX_EN有效期內(nèi)傳的數(shù)據(jù)才有效；RX_DV(Reveive Data Valid)： 接收數(shù)據(jù)有效信號，作用類型于發(fā)送

3、通道的TX_EN；TX_CLK：發(fā)送參考時鐘，100Mbps速率下，時鐘頻率為25MHz，10Mbps 速率下，時鐘頻率為 2.5MHz。注意， TX_CLK時鐘的方向是從PHY側(cè)指向 MAC側(cè)的，因此此時鐘是由PHY提供的。RX_CLK：接收數(shù)據(jù)參考時鐘，100Mbps 速率下，時鐘頻率為25MHz，10Mbps 速率下，時鐘頻率為2.5MHz。 RX_CLK也是由 PHY側(cè)提供的。CRS： Carrier Sense，載波偵測信號，不需要同步于參考時鐘，只要有數(shù)據(jù)傳輸，CRS就有效，另外，CRS只有 PHY在半雙工模式下有效；COL：CollisionDetectd ，沖突檢測信號，不需要

4、同步于參考時鐘，只有PHY在半雙工模式下有效。MII 接口一共有16 根線。RMII 接口。1歡迎下載精品文檔RMII 即 Reduced MII ，是 MII 的簡化板，連線數(shù)量由MII 的 16 根減少為8 根。TXD1:0 ：數(shù)據(jù)發(fā)送信號線，數(shù)據(jù)位寬為2，是 MII 接口的一半；RXD1:0 ：數(shù)據(jù)接收信號線，數(shù)據(jù)位寬為2，是 MII 接口的一半；TX_EN(Transmit Enable)：數(shù)據(jù)發(fā)送使能信號，與MII 接口中的該信號線功能一樣；RX_ER(Receive Error)：數(shù)據(jù)接收錯誤提示信號，與MII 接口中的該信號線功能一樣；CLK_REF：是由外部時鐘源提供的50MH

5、z參考時鐘，與MII 接口不同， MII 接口中的接收時鐘和發(fā)送時鐘是分開的，而且都是由PHY芯片提供給MAC芯片的。這里需要注意的是，由于數(shù)據(jù)接收時鐘是由外部晶振提供而不是由載波信號提取的，所以在PHY 層芯片內(nèi)的數(shù)據(jù)接收部分需要設(shè)計一個FIFO，用來協(xié)調(diào)兩個不同的時鐘, 在發(fā)送接收的數(shù)據(jù)時提供緩沖。PHY層芯片的發(fā)送部分則不需要FIFO，它直接將接收到的數(shù)據(jù)發(fā)送到MAC就可以了。CRS_DV：此信號是由MII 接口中的RX_DV和 CRS兩個信號合并而成。當(dāng)介質(zhì)不空閑時，CRS_DV和 RE_CLK相異步的方式給出。當(dāng)CRS比 RX_DV早結(jié)束時 ( 即載波消失而隊列中還有數(shù)據(jù)要傳輸時 )

6、 ，就會出現(xiàn)CRS_DV在半位元組的邊界以25MHz/2.5MHz 的頻率在0、1 之間的來回切換。因此，MAC能夠從 CRS_DV中精確的恢復(fù)出RX_DV和 CRS。在 100Mbps速率時， TX/RX 每個時鐘周期采樣一個數(shù)據(jù)；在 10Mbps 速率時， TX/RX 每隔10 個周期采樣一個數(shù)據(jù)，因而TX/RX 數(shù)據(jù)需要在數(shù)據(jù)線上保留10 個周期，相當(dāng)于一個數(shù)據(jù)發(fā)送 10 次。當(dāng) PHY層芯片收到有效的載波信號后，CRS_DV信號變?yōu)橛行?，此時如果FIFO 中還沒有數(shù)據(jù)，則它會發(fā)送出全0 的數(shù)據(jù)給MAC，然后當(dāng)FIFO 中填入有效的數(shù)據(jù)幀，數(shù)據(jù)幀的開頭是“ 101010- ”交叉的前導(dǎo)碼

7、，當(dāng)數(shù)據(jù)中出現(xiàn)“01”的比特時，代表正式數(shù)據(jù)傳輸開始，MAC芯片檢測到這一變化，從而開始接收數(shù)據(jù)。當(dāng)外部載波信號消失后，CRS_DV會變?yōu)闊o效， 但如果 FIFO 中還有數(shù)據(jù)要發(fā)送時，CRS_DV在下一周期又會變?yōu)橛行?，然后再無效再有效，直到FIFO 中數(shù)據(jù)發(fā)送完為止。在接收過程中如果出現(xiàn)無效的載波信號或者無效的數(shù)據(jù)編碼，則 RX_ER會變?yōu)橛行В?表示物理層芯片接收出錯。SMII 接口。2歡迎下載精品文檔SMII 即 Serial MII，串行 MII 的意思，跟RMII 相比，連線進(jìn)一步減少到4 根；TXD：發(fā)送數(shù)據(jù)信號，位寬為1； RXD：接收數(shù)據(jù)信號，位寬為1；SYNC：收發(fā)數(shù)據(jù)同步信

8、號，每10 個時鐘周期置1 次高電平，指示同步。CLK_REF：所有端口共用的一個參考時鐘，頻率為125MHz，為什么100Mbps 速率要用125MHz時鐘？因為在每8 位數(shù)據(jù)中會插入2 位控制信號，請看下面介紹。TXD/RXD以 10 比特為一組，以SYNC為高電平來指示一組數(shù)據(jù)的開始，在SYNC變高后的 10 個時鐘周期內(nèi)， TXD上依次輸出的數(shù)據(jù)是： TXD7:0 、TX_EN、TX_ER，控制信號的含義與 MII 接口中的相同； RXD上依次輸出的數(shù)據(jù)是： RXD7:0 、RX_DV、 CRS，RXD7:0 的含義與 RX_DV有關(guān)，當(dāng) RX_DV為有效時 ( 高電平 ) ，RXD7

9、:0 上傳輸?shù)氖俏锢韺咏邮盏臄?shù)據(jù)。當(dāng)RX_DV為無效時 ( 低電平 ) ， RXD7:0 上傳輸?shù)氖俏锢韺拥臓顟B(tài)信息數(shù)據(jù)。見下表：當(dāng)速率為 10Mbps 時，每一組數(shù)據(jù)要重復(fù)10 次， MAC/PHY芯片每 10 個周期采樣一次。MAC/PHY芯片在接收到數(shù)據(jù)后會進(jìn)行串/ 并轉(zhuǎn)換。SSMII 接口SSMII 即 SerialSync MII ，叫串行同步接口，跟SMII 接口很類似，只是收發(fā)使用獨立的參考時鐘和同步時鐘，不再像SMII 那樣收發(fā)共用參考時鐘和同步時鐘，傳輸距離比SMII更遠(yuǎn)。SSSMII 接口SSSMII 即 Source Sync Serial MII，叫源同步串行MII 接

10、口， SSSMII 與 SSMII 的區(qū)別在于參考時鐘和同步時鐘的方向，SSMII 的 TX/RX 參考時鐘和同步時鐘都是由PHY芯片提供的，而 SSSMII 的 TX 參考時鐘和同步時鐘是由MAC芯片提供的，RX參考時鐘和同步時鐘是由 PHY芯片提供的，所以顧名思義叫源同步串行。3歡迎下載精品文檔GMII 接口與 MII 接口相比， GMII 的數(shù)據(jù)寬度由4 位變?yōu)?8 位，GMII 接口中的控制信號如TX_ER、TX_EN、 RX_ER、 RX_DV、 CRS和 COL的作用同MII 接口中的一樣，發(fā)送參考時鐘GTX_CLK和接收參考時鐘RX_CLK的頻率均為125MHz(1000Mbps

11、/8=125MHz)。在這里有一點需要特別說明下，那就是發(fā)送參考時鐘GTX_CLK，它和 MII 接口中的 TX_CLK是不同的，MII 接口中的 TX_CLK是由 PHY芯片提供給 MAC芯片的，而 GMII 接口中的 GTX_CLK 是由 MAC芯片提供給 PHY芯片的。兩者方向不一樣。在實際應(yīng)用中， 絕大多數(shù) GMII 接口都是兼容 MII 接口的， 所以， 一般的 GMII 接口都有兩個發(fā)送參考時鐘： TX_CLK和 GTX_CLK(兩者的方向是不一樣的， 前面已經(jīng)說過了 ) ，在用作 MII 模式時，使用 TX_CLK和 8 根數(shù)據(jù)線中的 4 根。RGMII 接口RGMII 即 Re

12、duced GMII ，是 GMII 的簡化版本，將接口信號線數(shù)量從24 根減少到14 根。4歡迎下載精品文檔(COL/CRS端口狀態(tài)指示信號，這里沒有畫出 ) ，時鐘頻率仍舊為 125MHz，TX/RX 數(shù)據(jù)寬度從 8 為變?yōu)?4 位，為了保持 1000Mbps 的傳輸速率不變， RGMII 接口在時鐘的上升沿和下降沿都采樣數(shù)據(jù)。在參考時鐘的上升沿發(fā)送GMII 接口中的TXD3:0/RXD3:0，在參考時鐘的下降沿發(fā)送GMII 接口中的TXD7:4/RXD7:4。 RGMI同時也兼容100Mbps 和 10Mbps 兩種速率，此時參考時鐘速率分別為25MHz和 2.5MHz。TX_EN信號線

13、上傳送TX_EN和 TX_ER兩種信息， 在 TX_CLK的上升沿發(fā)送TX_EN，下降沿發(fā)送 TX_ER；同樣的， RX_DV信號線上也傳送RX_DV和 RX_ER兩種信息， 在 RX_CLK的上升沿發(fā)送 RX_DV，下降沿發(fā)送RX_ER。SGMII 接口SGMII 即 SerialGMII，串行 GMII，收發(fā)各一對差分信號線，時鐘頻率625MHz，在時鐘信號的上升沿和下降沿均采樣，參考時鐘RX_CLK由 PHY提供，是可選的，主要用于MAC側(cè)沒有時鐘的情況，一般情況下，RX_CLK不使用。收發(fā)都可以從數(shù)據(jù)中恢復(fù)出時鐘。在 TXD發(fā)送的串行數(shù)據(jù)中， 每 8 比特數(shù)據(jù)會插入 TX_EN/TX_

14、ER兩比特控制信息， 同樣，在 RXD接收數(shù)據(jù)中，每 8 比特數(shù)據(jù)會插入 RX_DV/RX_ER 兩比特控制信息，所以總的數(shù)據(jù)速率為 1.25Gbps=625Mbps*2.其實，大多數(shù) MAC芯片的 SGMII 接口都可以配置成SerDes 接口 ( 在物理上完全兼容，只需配置寄存器即可 ) ，直接外接光模塊， 而不需要 PHY層芯片，此時時鐘速率仍舊是 625MHz，不過此時跟 SGMII 接口不同， SGMII 接口速率被提高到 1.25Gbps 是因為插入了控制信息，而 SerDes 端口速率被提高是因為進(jìn)行了 8B/10B 變換，本來 8B/10B 變換是 PHY芯片的工作，在 Ser

15、Des 接口中， 因為外面不接 PHY芯片，此時 8B/10B 變換在 MAC芯片中完成了。 8B/10B。5歡迎下載精品文檔變換的主要作用是擾碼，讓信號中不出現(xiàn)過長的連“ 0”和連“ 1”情況，影響時鐘信息的提取，關(guān)于 8B/10B 變換知識，我后續(xù)會單獨介紹。TBI 接口TBI 即 Ten Bit Interface的意思，接口數(shù)據(jù)位寬由GMII 接口的 8 位增加到10 位，其實， TBI 接口跟 GMII 接口的差別不是很大，多出來的2 位數(shù)據(jù)主要是因為在TBI 接口下，MAC芯片在將數(shù)據(jù)發(fā)給 PHY芯片之前進(jìn)行了 8B/10B 變換 (8B/10B 變換本是在 PHY芯片中完成的，前

16、面已經(jīng)說過了 ) ，另外， RX_CLK+/-是從接收數(shù)據(jù)中恢復(fù)出來的半頻時鐘，頻率為62.5MHz，RX_CLK+/-不是差分信號， 而是兩個獨立的信號，兩者之間有180 度的相位差，在這兩個時鐘的上升沿都采樣數(shù)據(jù)。RX_CLK+/-也叫偽差分信號。除掉上面說到的之外，剩下的信號都跟GMII 接口中的相同。大多數(shù)芯片的TBI 接口和 GMII 接口兼容。在用作TBI 接口時， CRS和 COL一般不用。RTBI 接口RTBI 即 ReducedTBI，簡化版TBI ，接口數(shù)據(jù)位寬為5bit ，時鐘頻率為125MHz，在時鐘的上升沿和下降沿都采樣數(shù)據(jù)，同RGMII 接口一樣， TX_EN線上會

17、傳送TX_EN和 TX_ER兩種信息，在時鐘的上升沿傳TX_EN，下降沿傳TX_ER； RX_DV線上傳送RX_DV和 RX_ER兩種信息，在RX_CLK上升沿傳RX_DV，下降沿傳RX_ER。萬兆以太網(wǎng)接口的端口速率為10Gbps，主要有XGMII 和 XAUI 兩種，另外還有HIGIG，不過 HIGIG 是 Broadcom 公司的私有標(biāo)準(zhǔn)，這里暫不介紹。XGMII 接口。6歡迎下載精品文檔TXD31:0 ：數(shù)據(jù)發(fā)送通道，32 位并行數(shù)據(jù)。RXD31:0 ：數(shù)據(jù)接收通道，32 位并行數(shù)據(jù)。TXC3:0 ：發(fā)送通道控制信號，TXC=0時，表示TXD上傳輸?shù)氖菙?shù)據(jù)；TXC=1時，表示TXD 上

18、傳輸?shù)氖强刂谱址?。TXC3:0 分別對應(yīng)TXD31:24,TXD23:16,TXD15:8,TXD7:0 。RXC3:0 ：接收通道控制信號，RXC=0時，表示RXD上傳輸?shù)氖菙?shù)據(jù)；RXC=1時，表示RXD 上傳輸?shù)氖强刂谱址XC3:0 分別對應(yīng)RXD31:24,RXD23:16,RXD15:8,RXD7:0 。TX_CLK： TXD和 TXC的參考時鐘，時鐘頻率156.25MHz，在時鐘信號的上升沿和下降沿都采樣數(shù)據(jù)。 156.25MHz * 2 * 32 = 10Gbps。RX_CLK： RXD和 RXC的參考時鐘，時鐘頻率156.25MHz，在時鐘信號的上升沿和下降沿都采樣數(shù)據(jù)。XG

19、MII 接口共 74 根連線， 單端信號， 采用 HSTL/SSTL_2邏輯，端口電壓1.5V/2.5V ，由于 SSTL_2的端口電壓高， 功耗大，現(xiàn)在已很少使用。 HSTL即 High Speed TransceiverLogic ，高速發(fā)送邏輯的意思。SSTL，即 Stub Series Terminated Logic，短路終止邏輯，主要用于高速內(nèi)存接口，SSTL目前存在兩種標(biāo)準(zhǔn)，SSTL_3是 3.3V 標(biāo)準(zhǔn)； SSTL_2是 2.5V 標(biāo)準(zhǔn)。XAUI 接口由于受電氣特性的影響，XGMII 接口的 PCB走線最大傳輸距離僅有7cm，并且 XGMII 接口的連線數(shù)量太多，給實際應(yīng)用帶來

20、不便，因此，在實際應(yīng)用中， XGMII 接口通常被XAUI 接口代替， XAUI 即 10Gigabitattachmentunitinterface，10G 附屬單元接口，XAUI 在XGMII 的基礎(chǔ)上實現(xiàn)了XGMII 接口的物理距離擴展，將 PCB走線的傳輸距離增加到50cm，使背板走線成為可能。源端 XGMII 把收發(fā) 32 位寬度數(shù)據(jù)流分為4 個獨立的lane 通道，每個lane 通道對應(yīng)一個字節(jié)，經(jīng)XGXS(XGMII ExtenderSublayer)完成 8B/10B 編碼后，將4 個 lane 分別對應(yīng)XAUI 的 4 個獨立通道，XAUI 端口速率為：2.5Gbps * 1

21、.25 * 4 12.5Gbps 。7歡迎下載精品文檔在發(fā)送端的XGXS模塊中，將TXD31:0/RXD31:0,TXC3:0/RXC3:0,TX_CLK/RX_CLK轉(zhuǎn)換成串行數(shù)據(jù)從TX Lane3:0/RX Lane3:0中發(fā)出去，在接收端的XGXS模塊中，串行數(shù)據(jù)被轉(zhuǎn)換成并行，并且進(jìn)行時鐘恢復(fù)和補償，完成時鐘去抖， 經(jīng)過 5B/4B 解碼后，重新聚合成XGMII。XAUI 接口采用差分線，收發(fā)各四對，CML邏輯， AC耦合方式，耦合電容在10nF100nF之間。XAUI 接口可以直接接光模塊，如XENPAK/X2等。也可以轉(zhuǎn)換成一路10G 信號 XFI，接XFP/SFP+等。有些芯片不支

22、持XAUI 接口，只支持 XGMII 接口，這時可以用專門的芯片進(jìn)行XGMII/XAUI接口轉(zhuǎn)換，如BCM8011等。-請叫我華麗的分割線-對于 10/100M 的 MIIrx_clk都是 PHY提供 , 為 2.5MHz/25MHztx_clk都是 PHY提供 , 為 2.5MHz/25MHz數(shù)據(jù)位 4bit,即使用 MDI的 4 根線，即2 對差分線。8歡迎下載精品文檔對于 1000M的 GMIIrx_clk由 PHY提供 , 為 125MHzgtx_clk由 MAC提供 , 為 125MHz數(shù)據(jù)位 8bit即使用 MDI的 8 根線，即4 對差分線對于 10/100/1000M 的 (G

23、)MIIrx_clk由 PHY提供，為 2.5MHz/25MHz/125MHz10/100M 時，使用 tx_clk ，由 PHY提供，為 2.5MHz/25MHz 1000M 時， 使用 gtx_clk ，由 MAC提供，為 125MHz。9歡迎下載精品文檔對于 10/100/1000M 的 RGMIIrx_clk由 PHY提供，為125MHzgtx_clk由 MAC提供，為125MHz-請叫我華麗的分割線-對于 MAC和 PHY連接，我們稱為Forward (G)MII對于 MAC和 MAC相連，叫 Reverse (G)MII2 MII 接口詳解詞條簡介MII (Media Indepe

24、ndentInterface(介質(zhì)無關(guān)接口) ；或稱為媒體獨立接口，它是 IEEE-802.3 定義的以太網(wǎng)行業(yè)標(biāo)準(zhǔn)。它包括一個數(shù)據(jù)接口， 以及一個MAC和 PHY之間的管理接口。數(shù)據(jù)接口包括分別用于發(fā)送器和接收器的兩條獨立信道。每條信道都有自己的數(shù)據(jù)、時鐘和控制信號。 MII 數(shù)據(jù)接口總共需要16 個信號。管理接口是個雙信號接口：一個是時鐘信號，另一個是數(shù)據(jù)信號。通過管理接口， 上層能監(jiān)視和控制PHY。MII （Management interface）只有兩條信號線。MII 標(biāo)準(zhǔn)接口用于連快FastEthernetMAC-block 與 PHY。 介質(zhì)無關(guān) 表明在不對MAC硬件重新設(shè)計或替

25、換的情況下，任何類型的PHY設(shè)備都可以正常工作。在其他速率下工作的與 MII等效的接口有：AUI（ 10M 以太網(wǎng)）、GMII （ Gigabit以太網(wǎng)）和XAUI（ 10-Gigabit以太網(wǎng)）。MII 總線在 IEEE802.3 中規(guī)定的 MII 總線是一種用于將不同類型的PHY與相同網(wǎng)絡(luò)控制器 （ MAC）相連接的通用總線。網(wǎng)絡(luò)控制器可以用同樣的硬件接口與任何PHY進(jìn)行連接。MII 相關(guān)接口介紹以太網(wǎng)媒體接口有：MII RMII SMII GMII所有的這些接口都從MII 而來， MII 是 (MediumIndependentInterface）的意思，是指不用考慮媒體是銅軸、光纖、電

26、纜等，因為這些媒體處理的相關(guān)工作都有PHY 或者叫做MAC的芯片完成。MII 支持 10 兆和 100 兆的操作，一個接口由14 根線組成，它的支持還是比較靈活的，但是有一個缺點是因為它一個端口用的信號線太多，如果一個8 端口的交換機要用到112 根。10歡迎下精品文檔線， 16 端口就要用到224 根線，到 32 端口的話就要用到448 根線，一般按照這個接口做交換機，是不太現(xiàn)實的，所以現(xiàn)代的交換機的制作都會用到其它的一些從MII簡化出來的標(biāo)準(zhǔn)，比如RMII、 SMII 、 GMII 等。RMII 是簡化的MII 接口，在數(shù)據(jù)的收發(fā)上它比MII 接口少了一倍的信號線，所以它一般要求是50 兆

27、的總線時鐘。RMII 一般用在多端口的交換機，它不是每個端口安排收、發(fā)兩個時鐘， 而是所有的數(shù)據(jù)端口公用一個時鐘用于所有端口的收發(fā)，這里就節(jié)省了不少的端口數(shù)目。 RMII 的一個端口要求 7 個數(shù)據(jù)線，比 MII 少了一倍，所以交換機能夠接入多一倍數(shù)據(jù)的端口。和 MII 一樣， RMII 支持 10 兆和 100 兆的總線接口速度。SMII 是由思科提出的一種媒體接口，它有比RMII 更少的信號線數(shù)目，S 表示串行的意思。因為它只用一根信號線傳送發(fā)送數(shù)據(jù)，一根信號線傳輸接受數(shù)據(jù)，所以在時鐘上為了滿足 100 的需求， 它的時鐘頻率很高，達(dá)到了 125 兆，為什么用125 兆，是因為數(shù)據(jù)線里面會

28、傳送一些控制信息。SMII 一個端口僅用4 根信號線完成100 信號的傳輸，比起RMII 差不多又少了一倍的信號線。SMII在工業(yè)界的支持力度是很高的。同理，所有端口的數(shù)據(jù)收發(fā)都公用同一個外部的125M時鐘。GMII 是千兆網(wǎng)的MII 接口，這個也有相應(yīng)的RGMII 接口，表示簡化了的GMII 接口。MII 工作原理“媒體獨立”表明在不對MAC硬件重新設(shè)計或替換的情況下，任何類型的PHY設(shè)備都可以正常工作。包括分別用于發(fā)送器和接收器的兩條獨立信道。每條信道都有自己的數(shù)據(jù)、時鐘和控制信號。MII 數(shù)據(jù)接口總共需要 16 個信號， 包括 TX_ER，TXD，TX_EN，TX_CLK，COL，RXD

29、，RX_EX，RX_CLK， CRS， RX_DV等。MII 以 4 位半字節(jié)方式傳送數(shù)據(jù)雙向傳輸，時鐘速率25MHz。其工作速率可達(dá)100Mb/s。MII 管理接口是個雙信號接口，一個是時鐘信號，另一個是數(shù)據(jù)信號。通過管理接口，上層能監(jiān)視和控制PHY，其管理是使用SMI（ SerialManagementInterface）總線通過讀寫PHY的寄存器來完成的。PHY里面的部分寄存器是IEEE 定義的，這樣PHY把自己的目前的狀態(tài)反映到寄存器里面， MAC通過 SMI 總線不斷的讀取PHY的狀態(tài)寄存器以得知目前PHY的狀態(tài)，例如連接速度，雙工的能力等。當(dāng)然也可以通過SMI 設(shè)置 PHY的寄存器

30、達(dá)到控制的目的，例如流控的打開關(guān)閉，自協(xié)商模式還是強制模式等。不論是物理連接的MII 總線和 SMI總線還是 PHY的狀態(tài)寄存器和控制寄存器都是有IEEE的規(guī)范的， 因此不同公司的 MAC和 PHY一樣可以協(xié)調(diào)工作。 當(dāng)然為了配合不同公司的 PHY的自己特有的一些功能，驅(qū)動需要做相應(yīng)的修改。PHY是物理接口收發(fā)器， 它實現(xiàn)物理層。 包括 MII/GMII （介質(zhì)獨立接口） 子層、 PCS（物理編碼子層）、PMA（物理介質(zhì)附加） 子層、 PMD（物理介質(zhì)相關(guān)） 子層、 MDI 子層。 100BaseTX 采用 4B/5B 編碼。PHY在發(fā)送數(shù)據(jù)的時候，收到 MAC過來的數(shù)據(jù) （對 PHY來說，沒

31、有幀的概念， 對它來說，都是數(shù)據(jù)而不管什么地址，數(shù)據(jù)還是 CRC），每 4bit 就增加 1bit 的檢錯碼，然后把并行數(shù)據(jù)轉(zhuǎn)化為串行流數(shù)據(jù)， 再按照物理層的編碼規(guī)則把數(shù)據(jù)編碼， 再變?yōu)槟M信號把數(shù)據(jù)送出去。收數(shù)據(jù)時的流程反之。PHY還有個重要的功能就是實現(xiàn)CSMA/CD的部分功能。它可以檢測到網(wǎng)絡(luò)上是否有數(shù)據(jù)在傳送， 如果有數(shù)據(jù)在傳送中就等待， 一旦檢測到網(wǎng)絡(luò)空閑， 再等待一個隨機時間后將送數(shù)據(jù)出去。 如果兩個碰巧同時送出了數(shù)據(jù)， 那樣必將造成沖突，這時候，沖突檢測機構(gòu)可以檢測到?jīng)_突，然后各等待一個隨機的時間重新發(fā)送數(shù)據(jù)。11歡迎下精品文檔這個隨機時間很有講究的， 并不是一個常數(shù)， 在不同的

32、時刻計算出來的隨機時間都是不同的，而且有多重算法來應(yīng)付出現(xiàn)概率很低的同兩臺主機之間的第二次沖突。通信速率通過雙方協(xié)商， 協(xié)商的結(jié)果是兩個設(shè)備中能同時支持的最大速度和最好的雙工模式，這個技術(shù)被稱為Auto Negotiation或者 NWAY。隔離變壓器把 PHY 送出來的差分信號用差模耦合的線圈耦合濾波以增強信號，并且通過電磁場的轉(zhuǎn)換耦合到連接網(wǎng)線的另外一端。RJ-45 中 1、 2 是傳送數(shù)據(jù)的， 3、6 是接收數(shù)據(jù)的。新的 PHY支持 AUTOMDI-X 功能，也需要隔離變壓器支持， 它可以實現(xiàn) RJ-45 接口的1、2 上的傳送信號線和3、 6 上的接收信號線的功能自動互相交換。GMII 簡介GMII (Gigabit MII)GMII 采用 8 位接口數(shù)據(jù)， 工作時鐘 12