軟件無線電中采樣率轉(zhuǎn)換的(畢業(yè)設(shè)計(jì))

1、軟件無線電中采樣率轉(zhuǎn)換的fpga實(shí)現(xiàn)摘要：隨著軟件無線電的不斷發(fā)展，采樣率轉(zhuǎn)換技術(shù)成為了軟件無線電硬件平臺的關(guān)鍵技術(shù)。利用該技術(shù)處理不同標(biāo)準(zhǔn)和速率的信號，使其能夠在同一個(gè)硬件平臺上實(shí)現(xiàn)不同速率的信號傳輸。合理的設(shè)計(jì)和實(shí)現(xiàn)采樣率轉(zhuǎn)換系統(tǒng)，是目前軟件無線電領(lǐng)域研究的重點(diǎn)和難點(diǎn)。本文詳細(xì)闡述了軟件無線電中采樣率轉(zhuǎn)換系統(tǒng)的理論知識，提出了基于fpga的采樣率轉(zhuǎn)換的整體設(shè)計(jì)方案，對兩大核心模塊：測試源模塊和多速率處理模塊進(jìn)行了詳細(xì)的設(shè)計(jì)。在本方案中，測試源模塊采用直接數(shù)字頻率合成（dds）技術(shù)，以ise軟件為平臺，設(shè)計(jì)一個(gè)頻率為2mhz、采樣率為160mhz的正弦波。多速率處理模塊利用matlab和is

2、e軟件，完成了多速率處理模塊中cic抽取濾波器和hb抽取濾波器的詳細(xì)設(shè)計(jì)，并對各個(gè)濾波器的功能進(jìn)行仿真。最后在matlab和ise軟件中分別對總體方案進(jìn)行simulink仿真和modelsim仿真，實(shí)現(xiàn)對測試信號進(jìn)行8倍的抽取，輸出采樣率為20mhz、頻率仍是2mhz的無失真正弦波。文末給出了設(shè)計(jì)過程中遇到的問題以及對問題的分析處理結(jié)果。關(guān)鍵詞： 采樣率轉(zhuǎn)換；dds技術(shù)；cic濾波器；hb濾波器；fpga；sample rate conversion implemented with fpga in software radioabstract: with the development of

3、 software radio, sample rate conversion technique plays a significant role in the hardware platform of software radio. using this technology to deal with signal of different standards and rates can achieve signal sample rate conversion and signal transmission on the same hardware platform .calculati

4、ng and implementing a sample rate conversion system reasonably is important and difficult for designer in the field of software radio.expounding the basic theory of sampling rate conversion of software radio system,this paper proposes the overall design scheme of sample rate conversion which is base

5、d on fpga ,and the test source signal module and multi- rate processing module are discussed in detailin this design, the test source signal ,a sine wave with frequency of 2mhz and sample rate of 160mhz, is designed in ise software, adopting direct digital synthesis (dds) technology. in multi-rate p

6、rocessing module, the cic decimation filter and hb decimation filter are designed in detail, whose functions are emulated in ise and matlab software. finally, output signal is converted into a undistorted sine wave with frequency of 2mhz and sample rate of 20mhz via the simulink emulation and models

7、im emulation which are completed in ise and matlab software. at the end of the thesis, it discusses the analysis and solution results to the problems, which are emerged in the design.key words: sample rate conversion, dds technique, cic filter; hb filter ,field programmable gate array(fpga) 目 錄第1章 緒

8、 論11.1選題的背景及目的意義11.1.1課題研究背景11.1.2 課題研究的目的及意義11.2 多速率信號處理和實(shí)現(xiàn)方法21.2.1多速率信號處理21.2.2多速率信號處理實(shí)現(xiàn)方法21.3 設(shè)計(jì)指標(biāo)和關(guān)鍵技術(shù)31.4 本文主要內(nèi)容3第2章 方案論證42.1 系統(tǒng)設(shè)計(jì)思想42.2 系統(tǒng)方案論證42.2.1 正弦波發(fā)生器模塊42.2.2 多速率處理模塊5第3章 系統(tǒng)設(shè)計(jì)相關(guān)原理63.1 信號抽取原理63.2 高效濾波器73.2.1 cic濾波器73.2.1.1 單級 cic83.2.1.2 多級 cic103.2.2 hb濾波器123.2.3 fir濾波器143.2.3.1 fir濾波器原理1

9、43.2.3.2 fir的fpga實(shí)現(xiàn)結(jié)構(gòu)153.3 直接數(shù)字合成（dds）技術(shù)16第4章 系統(tǒng)總體設(shè)計(jì)和核心模塊設(shè)計(jì)184.1 多速率系統(tǒng)方案總體設(shè)計(jì)184.1.1 多速率系統(tǒng)總結(jié)構(gòu)184.1.2參數(shù)計(jì)算184.2 核心模塊設(shè)計(jì)194.2.1 dds模塊設(shè)計(jì)194.2.2 cic濾波器設(shè)計(jì)214.2.2.1積分模塊214.2.2.2抽取模塊224.2.2.3梳狀模塊234.2.2.4cic參數(shù)計(jì)算234.2.3 hb濾波器設(shè)計(jì)25第5章 系統(tǒng) fpga 硬件代碼設(shè)計(jì)和仿真295.1測試源文件295.2 cic抽取濾波器仿真295.3 hb抽取濾波器仿真325.4多速率系統(tǒng)仿真34結(jié) 論37致

10、 謝38參考文獻(xiàn)39附錄1：fpga設(shè)計(jì)頂層原理圖41附錄2：dds 測試源verilog hdl代碼42附錄3: cic抽取濾波器verilog hdl代碼44附錄4: hb抽取濾波器verilog hdl代碼48附錄5: matlab 產(chǎn)生rom程序55附錄6: cic 抽取濾波器m文件56第1章 緒 論1.1選題的背景及目的意義1.1.1課題研究背景軟件無線電是一種新型無線通信技術(shù)，其中心思想是：構(gòu)造一個(gè)具有開放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺，將各種功能，如工作頻段、數(shù)據(jù)格式、調(diào)制解調(diào)類型、加密模式、通信協(xié)議等用軟件來完成，并使寬帶a/d和d/a轉(zhuǎn)換器盡可能地靠近天線，以研制出具有高度

11、靈活性和開放性的新一代無線通信系統(tǒng)1。隨著數(shù)字信號處理的不斷發(fā)展，對信號的處理和存儲、編碼和傳輸?shù)鹊墓ぷ髁吭絹碓酱蟆榱藴p少計(jì)算工作量、節(jié)省存儲空間，在一個(gè)信號處理系統(tǒng)中經(jīng)常需要做不同的采樣處理，以及在這些不同采樣率信號之間進(jìn)行采樣率轉(zhuǎn)換。在這種需求下，多速率數(shù)字信號處理技術(shù)應(yīng)運(yùn)而生，并逐漸發(fā)展起來。采樣速率轉(zhuǎn)換是數(shù)字信號處理領(lǐng)域一個(gè)重要的組成部分，即要求該數(shù)字系統(tǒng)在多采樣率狀態(tài)下也能很好地工作。多速率信號處理產(chǎn)生于20世紀(jì)70年代2，具有重要的理論價(jià)值和工程價(jià)值。近10年來，大規(guī)模集成電路的不斷發(fā)展以及a/d、d/a采樣率的不斷增高，促使多速率數(shù)字濾波器和濾波器組在很多領(lǐng)域得到了廣泛的應(yīng)用，

12、如數(shù)字音頻處理、語音處理、數(shù)字通信、頻譜分析、子帶編碼、圖像壓縮、模擬語音保密系統(tǒng)、雷達(dá)系統(tǒng)和天線系統(tǒng)等。隨著無線通信、信號處理技術(shù)和fpga相關(guān)技術(shù)的發(fā)展，多速率信號處理將有很好的發(fā)展前景。1.1.2 課題研究的目的及意義隨著軟件無線電的發(fā)展，多速率信號處理技術(shù)成為了軟件無線電中的關(guān)鍵技術(shù)。在多標(biāo)準(zhǔn)化的數(shù)字通信接收機(jī)系統(tǒng)中，進(jìn)行采樣率轉(zhuǎn)換的目地是為了將天線上接收到的、經(jīng)adc采樣頻率數(shù)字化的信號進(jìn)行轉(zhuǎn)換，以方便在現(xiàn)有的dsp處理器上進(jìn)行處理3。因此多速率信號處理技術(shù)成為了軟件無線電硬件平臺所必須的基本功能。怎樣合理的設(shè)計(jì)和實(shí)現(xiàn)信號采樣率的轉(zhuǎn)換，已成為目前軟件無線電領(lǐng)域中研究的重點(diǎn)及難點(diǎn)。通過

13、該課題可以研究多速率信號處理的基本理論和實(shí)現(xiàn)方式；掌握用fpga進(jìn)行系統(tǒng)設(shè)計(jì)的基本流程；研究正弦信號發(fā)生器的相關(guān)理論及其fpga實(shí)現(xiàn)方法；掌握設(shè)計(jì)抽取濾波器組：cic和hb濾波器，并學(xué)會使用matlab軟件進(jìn)行仿真和fpga實(shí)現(xiàn)。1.2 多速率信號處理和實(shí)現(xiàn)方法1.2.1多速率信號處理在很多情況下，抽樣率是固定值，即系統(tǒng)采用一個(gè)固定的抽樣頻率。但是，有時(shí)會遇到抽樣率的變換問題，即要求系統(tǒng)工作在“多抽樣率”情況下4：例如，語音、視頻、數(shù)據(jù)等多種媒體的傳輸，它們的頻率不盡相同，抽樣率自然也不同，必須進(jìn)行抽樣率的轉(zhuǎn)換；又如，為了降低由于抽樣率太高而引起的數(shù)據(jù)冗余，則需要降低抽樣率；再如，當(dāng)兩個(gè)數(shù)字系

14、統(tǒng)的時(shí)鐘頻率不同時(shí)，如果信號要在這兩個(gè)系統(tǒng)中傳輸，為了方便對信號進(jìn)行處理、編碼、傳輸和存儲，則需要根據(jù)時(shí)鐘頻率對信號的抽樣率進(jìn)行轉(zhuǎn)換；還有，在同一種處理算法中的不同部分如果采用了不同的抽樣率，會使處理更加有效，等等。上面各種應(yīng)用中，有的要求要用到抽樣率的轉(zhuǎn)換，有的要求系統(tǒng)工作在多抽樣率狀態(tài)。在人們不斷的研究過程中，逐漸意識到了“多速率數(shù)字信號處理”的重要作用。多速率信號處理作為軟件無線電系統(tǒng)中的基礎(chǔ)理論，有著舉足輕重的地位。該技術(shù)通過內(nèi)插和抽取改變數(shù)字信號的采樣速率，以達(dá)到軟件無線電系統(tǒng)中不同模塊對信號速率的不同要求，是數(shù)字下變頻和數(shù)字上變頻的重要技術(shù)5。它的優(yōu)勢在于可以降低系統(tǒng)實(shí)現(xiàn)的復(fù)雜度和

15、計(jì)算復(fù)雜度，還可以降低傳輸速率，以及減少存儲量等等。1.2.2多速率信號處理實(shí)現(xiàn)方法實(shí)現(xiàn)抽樣率的轉(zhuǎn)換從概念上講，有兩種方法。一種方法,是先把離散時(shí)間信號(序列)經(jīng)過d/a變換器轉(zhuǎn)換成模擬信號，再經(jīng)a/d變換器對以另一個(gè)采樣率抽樣。但是，經(jīng)過d/a和a/d變換后，會引入失真和產(chǎn)生量化誤差，影響精度2；另一種方法，是直接在數(shù)字域?qū)σ殉闃有盘?序列)作抽樣率的變換，得到新的抽樣信號，而不必將信號在數(shù)字域和模擬域之間不斷變換。因此，人們采用數(shù)字方法來變換抽樣率。多速率信號處理主要有兩種基本處理方法：抽取和內(nèi)插。減小抽樣率的過程稱為信號的“抽取”，也稱“抽樣率壓縮”；增加抽樣率的過程稱為信號的“插值”，

16、也稱“抽樣率擴(kuò)張”4。但是對于一個(gè)限帶信號，并不能隨意的抽取和內(nèi)插。因?yàn)槌槿】赡墚a(chǎn)生混疊，內(nèi)插會產(chǎn)生鏡像，所以需要在抽取前進(jìn)行抗混疊濾波，在內(nèi)插后進(jìn)行抗鏡像濾波6。單純的抽取和內(nèi)插比較簡單，所以更加關(guān)鍵的部分是進(jìn)行信號抽取前濾波器的設(shè)計(jì)以及信號內(nèi)插后濾波器的設(shè)計(jì)。在本設(shè)計(jì)中，要實(shí)現(xiàn)的是采樣率的降低，因此在設(shè)計(jì)過程中只需要考慮抽取前濾波器的設(shè)計(jì)。1.3 設(shè)計(jì)指標(biāo)和關(guān)鍵技術(shù)本課題設(shè)計(jì)指標(biāo)：寫一個(gè)用于測試系統(tǒng)的源（一個(gè)頻率為2mhz正弦波），要求采樣率為160mhz。經(jīng)過抽取濾波器進(jìn)行降速和要求得到采樣率為20mhz、頻率仍是2 mhz的無失真正弦波。分別要求matlab的仿真和vhdl（veril

17、og hdl）的實(shí)現(xiàn)。主要涉及的關(guān)鍵技術(shù)：正弦信號發(fā)生器的相關(guān)理論和fpga實(shí)現(xiàn)方法信號的抽取理論抽取濾波器的設(shè)計(jì)。其中，抽取濾波器的設(shè)計(jì)為本設(shè)計(jì)中的難點(diǎn)和重點(diǎn)。1.4 本文主要內(nèi)容本文主要介紹了軟件無線電中采樣率轉(zhuǎn)換的fpga實(shí)現(xiàn)的設(shè)計(jì)。主要從選題背景、信號抽取原理介紹、總體方案論證、子模塊設(shè)計(jì)和總體方案驗(yàn)證這五個(gè)方面來闡述，組織結(jié)構(gòu)如下：第一章首先介紹選題背景和意義，然后將本系統(tǒng)實(shí)現(xiàn)中涉及到的相關(guān)技術(shù)進(jìn)行簡要介紹。第二章詳細(xì)闡述信號抽取原理和高效濾波器原理，為設(shè)計(jì)奠定基礎(chǔ)。第三章進(jìn)行方案的比較和選擇，通過對各個(gè)模塊的不同實(shí)現(xiàn)方法進(jìn)行分析，選擇最佳實(shí)現(xiàn)方案，同時(shí)還介紹了各個(gè)模塊的功能和設(shè)計(jì)指

18、標(biāo)。第四章介紹子模塊設(shè)計(jì)，詳細(xì)闡述了各個(gè)模塊的設(shè)計(jì)方法和注意事項(xiàng)。包括dds模塊、cic模塊和hb模塊的設(shè)計(jì)。第五章進(jìn)行系統(tǒng)驗(yàn)證，給出了dds正弦波產(chǎn)生模塊、cic抽取模塊，hb抽取模塊和系統(tǒng)級性能仿真。對設(shè)計(jì)指標(biāo)進(jìn)行驗(yàn)證，通過結(jié)果分析系統(tǒng)性能。第2章 方案論證2.1 系統(tǒng)設(shè)計(jì)思想本設(shè)計(jì)中，首先需要設(shè)計(jì)一個(gè)產(chǎn)生正弦信號的模塊，用做測試源，用于實(shí)現(xiàn)采樣率的轉(zhuǎn)換。由于直接數(shù)字頻率合成方法具有相對帶寬寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高的特點(diǎn)，因此，可以采用直接數(shù)字頻率合成（dds）技術(shù)設(shè)計(jì)正弦信號產(chǎn)生模塊。利用fpga能輸出較高質(zhì)量的信號，雖然達(dá)不到專用dds芯片的水平，但信號精度誤差非常小，能滿足大

19、多數(shù)信號源要求7。在本設(shè)計(jì)中，首先用verilog hdl語言設(shè)計(jì)一個(gè)dds模塊，由該模塊產(chǎn)生一個(gè)頻率為2mhz、采樣率為160mhz的正弦波。然后將此測試源進(jìn)行多級抽取濾波，得到采樣率為20mhz、頻率仍是2mhz的正弦波。2.2 系統(tǒng)方案論證2.2.1 正弦波發(fā)生器模塊通常，模擬信號生成技術(shù)包括直接模擬合成（das）和鎖相環(huán)（pll）方法。das將不同晶體的頻率進(jìn)行混頻并/或利用它們的諧波來產(chǎn)生各種頻率。這在某種程度上是一種理想的情況，因?yàn)橐环矫嬉ＷC本地振蕩器的諧波能力，另一方面還要保證晶振振蕩器的穩(wěn)定度和純度。das器純度很高，并且還能保證優(yōu)于-80db的低雜散輸出，甚至在0.120u

20、s的范圍內(nèi)具有快速切換能力。但是，das器要受到體積、功耗和成本的限制，這使得它很難應(yīng)用于便攜式設(shè)備。pll采用的是跟蹤參考頻率的反饋機(jī)制，它由一個(gè)壓控振蕩器（vco）、一個(gè)相位檢測器、多個(gè)分頻器和一個(gè)環(huán)路濾波器組成8。pll合成器能夠以較低的成本提供較高的頻率分辨率和非常低的雜散輸出，但它達(dá)不到和das器一樣低的相位噪聲電平。此外，pll合成器自身的頻率切換時(shí)間也比較慢。dds不僅解決了與das和pll技術(shù)相關(guān)的多數(shù)問題，而且dds具有低成本、低功耗、高分辨率和轉(zhuǎn)換時(shí)間短等優(yōu)點(diǎn)。此外，dds系統(tǒng)的基本結(jié)構(gòu)比較簡單，并且易于實(shí)現(xiàn)。因此，dds系統(tǒng)被廣泛地應(yīng)用到數(shù)字通信系統(tǒng)中。dds系統(tǒng)有2種基

21、本的實(shí)現(xiàn)方法8。第一種方法稱為只讀存儲器查找表（rom lut）法，該方法可以用來產(chǎn)生正弦波信號。將正弦波形的抽樣值存放在rom中，通過一個(gè)dac周期地進(jìn)行輸出從而產(chǎn)生輸出波形。采用這種方法不僅可以生成任意波形，而且可以得到很比較高的頻譜純度。第二種方法是脈沖輸出直接數(shù)字合成（po dds）法，這種方法使用一個(gè)相位累加器得到周期性脈沖，進(jìn)而根據(jù)這些脈沖產(chǎn)生其他波形。這種dds方法生成脈沖、鋸齒或矩形波形。其他波形要通過這些基本波形來產(chǎn)生。在實(shí)際應(yīng)用中，只讀存儲器查找表法最具有價(jià)值，應(yīng)用最廣泛，因此，本設(shè)計(jì)中采用該方法設(shè)計(jì)正弦波信號產(chǎn)生模塊。2.2.2 多速率處理模塊目前為止，對于多速率處理系統(tǒng)

22、，軟件無線電還沒有一種規(guī)范統(tǒng)一的做法。一般來說，實(shí)現(xiàn)多速率處理主要有三種做法。多速率處理系統(tǒng)中的濾波器都使用fir濾波器，結(jié)合抽取器或內(nèi)插器來實(shí)現(xiàn)采樣率的轉(zhuǎn)換。多速率處理系統(tǒng)中的濾波器使用cic濾波器，fir濾波器，結(jié)合抽取器或內(nèi)插器來實(shí)現(xiàn)采樣率的轉(zhuǎn)換?，F(xiàn)階段最為常用的方法是將多速率處理系統(tǒng)中的濾波器使用cic濾波器，hb濾波器，fir濾波器，結(jié)合抽取器或內(nèi)插器來實(shí)現(xiàn)采樣率的轉(zhuǎn)換。第一種方法可以使系統(tǒng)的濾波性能達(dá)到最優(yōu)化，但是如果全部使用fir濾波器，不但對硬件資源要求很高，而且在運(yùn)算處理時(shí)也耗時(shí)。因此，從現(xiàn)階段硬件的處理速度來看，還不太可能出色的實(shí)現(xiàn)。即使實(shí)現(xiàn)了，成本也非常昂貴。因此第一種方

23、法雖然理論可行，但是沒有多大的工程價(jià)值；第二種方法適用于抽取倍數(shù)不大的情況，因?yàn)槿绻到y(tǒng)抽取前的抗混疊濾波任務(wù)都由cic濾波器完成，由于cic本身的一些特性，當(dāng)抽取倍數(shù)過大的時(shí)，cic的通帶紋波會很大，濾波效果會受到影響；第三種方法稱為“大三級結(jié)構(gòu)9”，它保留了cic濾波器，但是并沒有把全部抽取濾波的任務(wù)交給cic濾波器，而是根據(jù)一定條件下cic的抽取極限，當(dāng)抽取倍數(shù)d大于cic的抽取極限時(shí)，就采用hb濾波器和2倍抽取器，最后再用一級fir濾波器進(jìn)行精確濾波，濾掉無用的信號。從以上分析可以看出，第三種方法既節(jié)省了硬件資源又得到優(yōu)良的濾波效果，因此得到了廣泛的推廣和應(yīng)用。經(jīng)過上述分析，本設(shè)計(jì)中采

24、用的采樣率轉(zhuǎn)換的原理框圖如圖2-1所示。dds模塊模塊fir低通濾波模塊（可選）hb抽取濾波器模塊cic抽取濾波器模塊 多速率 處理模塊 圖2-1 系統(tǒng)原理框圖第3章 系統(tǒng)設(shè)計(jì)相關(guān)原理經(jīng)過第二章的方案論證，對總體方案有了初步的了解。下面將對系統(tǒng)設(shè)計(jì)中所涉及的原理進(jìn)行闡述。3.1 信號抽取原理當(dāng)連續(xù)時(shí)間信號的奈奎斯特頻率（，為信號最高頻率）遠(yuǎn)遠(yuǎn)小于信號的抽樣頻率時(shí)，即時(shí)，信號的抽樣數(shù)據(jù)量太過龐大，有冗余。使后面的濾波器設(shè)計(jì)難度增加，運(yùn)算量也會加大。為了方便數(shù)據(jù)的處理和計(jì)算，就需要降低數(shù)據(jù)量，即需要對信號進(jìn)行抽取，也稱為下采樣。每隔d-1個(gè)（d為整數(shù)）對數(shù)據(jù)序列進(jìn)行抽取，稱為整數(shù)倍抽取，d為抽取因

25、子。作d取1的抽取得到，這種操作的原理框圖如圖3-1所示。圖3-1抽取器原理框圖一般來說，如果原序列的抽樣頻率滿足奈奎斯特抽樣定理，即，就不會產(chǎn)生頻率響應(yīng)的混疊失真。當(dāng)再作d倍的抽取時(shí)，只要將原序列的一個(gè)周期的頻譜限制在范圍內(nèi)，則抽取后的信號的頻譜就不會產(chǎn)生混疊失真。換句話說，只要原信號的抽樣頻率滿足，當(dāng)再做d倍的抽取時(shí)，信號的頻譜就不會產(chǎn)生混疊。為了不發(fā)生混疊失真，在做抽取之前，通常都要先對原信號作防混疊低通濾波。并且，此濾波器的通頻帶為，經(jīng)過這樣限制信號頻帶后，再抽取，就不會產(chǎn)生混疊失真現(xiàn)象了。圖3-2為加入防混疊濾波器的d取1抽取器的原理框圖，它是抽取器的最一般表示方法。圖3-2 一般抽

26、取器系統(tǒng)的框圖其中，防混疊低通濾波器的理想頻率響應(yīng)為 ，即： (3-1)設(shè)用來逼近的實(shí)際濾波器的單位沖激響應(yīng)為，其頻率響應(yīng)為。利用，則輸入和中間輸出的關(guān)系為： (3-2)經(jīng)抽取后的序列為，則有： (3-3) 3.2 高效濾波器在數(shù)字信號處理中，理論上為了滿足通帶內(nèi)線形相位、較好的通帶容差和阻帶衰減，一般會使用fir濾波器。但是，當(dāng)信號采樣率fs比信號帶寬b大很多時(shí),要設(shè)計(jì)一個(gè)比較精確的fir濾波器是挺困難的。此時(shí)設(shè)計(jì)出的fir濾波器的階數(shù)n會很大。n值太大主要會帶來兩個(gè)問題：第一，信號經(jīng)過濾波器的時(shí)間會變得比較長，即增加了延時(shí)；第二，硬件實(shí)現(xiàn)時(shí)，n值每增加1個(gè)也會多使用一個(gè)乘法器，這會導(dǎo)致硬件

27、資源消耗急劇增加。因此，為了解決上述兩個(gè)問題，就有必要尋找高效的濾波器。采用高效濾波器，既可以節(jié)省后續(xù)運(yùn)算量也可以節(jié)省硬件資源。高效濾波器比較常用的是以下三級結(jié)構(gòu)：cic，hb，fir。cic放在第一級，作為大倍數(shù)抽取前的抗混疊濾波，但是如果抽取倍數(shù)過大時(shí)，設(shè)計(jì)出來的cic的綜合指標(biāo)達(dá)不到應(yīng)有效果。此時(shí)可以適當(dāng)降低cic濾波器的抽取倍數(shù)，剩下的冗余量留給hb抽取，當(dāng)采樣率下降到設(shè)計(jì)指標(biāo)時(shí)，就可以直接進(jìn)入fir濾波了10。整個(gè)采樣率轉(zhuǎn)換系統(tǒng)的帶寬主要是由fir濾波器決定的，它們各自的濾波作用如下：cic主要是進(jìn)行粗略濾波；由于hb具有良好的阻帶抑制能力，它的作用主要是用來抑制cic不能濾除的阻帶

28、信息；fir主要是實(shí)現(xiàn)精確濾波，它的作用是盡量保證只讓有用的信號進(jìn)入系統(tǒng)，因此過渡帶需要盡可能地窄。3.2.1 cic濾波器 cic濾波器（cascade integrator comb, cic）由hogenauer引入的“級聯(lián)積分梳妝”濾波器，因此也被稱為hogenauer濾波器，是高效濾波器之一。該濾波器是在高速抽取或者插值系統(tǒng)中非常有效的單元11，它結(jié)構(gòu)簡單， 處理速度快，最大的優(yōu)點(diǎn)是不需要進(jìn)行乘法運(yùn)算，并且可以對高速數(shù)據(jù)流進(jìn)行低通濾波，當(dāng)抽取因子不是2的冪次倍時(shí)也可以進(jìn)行抽取處理。通常，都將它用在多級抽取的第一級，完成較大倍數(shù)的抽取。3.2.1.1 單級 cic cic濾波器的沖激響

29、應(yīng)滿足如式（3-4） (3-4)移位寄存器移位寄存器移位寄存器移位寄存器求和其中，d為cic濾波器的階數(shù)，也稱為抽取因子?？梢钥闯?，cic其實(shí)是fir濾波器的一種特殊情況。從式（3-4）得知，cic濾波器是系數(shù)全為1的fir濾波器，因此一個(gè)4階cic濾波器的fir形式的實(shí)現(xiàn)原理框圖如圖3-3所示。從該結(jié)構(gòu)圖中可以看出，cic濾波器沒有乘法器，因此在實(shí)現(xiàn)上也節(jié)省硬件資源。但是，當(dāng)濾波器的階數(shù)不斷增大時(shí)，這種結(jié)構(gòu)也會出現(xiàn)弊端。隨著d的增大，移位寄存器數(shù)量將會跟著增加，濾波器的延時(shí)就會增大。而且，d越大，該結(jié)構(gòu)中加法器的數(shù)量就越多，需要用到的加法器個(gè)數(shù)大致為。圖3-34階cic濾波器的fir形式結(jié)構(gòu)

30、圖根據(jù)z變換的定義，單級cic濾波器的傳遞函數(shù)為 (3-5)令 (3-6) (3-7)這里，稱h1(z)為積分濾波器，h2(z)為梳妝濾波器。如果按照h1(z) h2(z)級聯(lián)的的形式來實(shí)現(xiàn)的話，其原理圖如圖3-4所示：圖3-4cic積分梳妝級聯(lián)結(jié)構(gòu)積分濾波器是一個(gè)單極點(diǎn)的iir濾波器，其反饋系數(shù)為1，時(shí)域狀態(tài)方程如下： (3-8)其頻率響應(yīng)為 (3-9)梳妝濾波器的時(shí)域狀態(tài)方程為： (3-10)其頻率響應(yīng)為 (3-11)單級cic濾波器的頻率響應(yīng)為 (3-12) (3-13)單級cic濾波器的幅頻特性： (3-14)如圖3-5， 區(qū)間為其主瓣，其他區(qū)間稱為旁瓣。從圖中可以看出，當(dāng)頻率不斷增大

31、時(shí)，旁瓣電平會不斷減小。單級cic當(dāng)時(shí)，主瓣電平為 (3-15)當(dāng)時(shí)，第一旁瓣電平為 (3-16) 圖3-5cic幅頻響應(yīng)圖 此時(shí)，當(dāng)d1時(shí) (3-17)它與主瓣電平（d）的比值為 (3-18)可見單級cic濾波器旁瓣電平還是比較大的，只比主瓣衰減了13.465db，因此可以得知該濾波器的阻帶衰減較差。一般說來，濾波器的阻帶衰減應(yīng)該達(dá)到50db左右12。因此，單級cic的實(shí)際用途不大。但是可以采用多級級聯(lián)的辦法來提高阻帶衰減。在實(shí)現(xiàn)單級cic濾波器時(shí)，通過nobel恒等式，可以把原本在cic濾波器之后的抽取器放到積分器和梳狀濾波器的之間，經(jīng)過變換后的cic濾波器實(shí)現(xiàn)原理圖如圖3-6所示。這個(gè)結(jié)

32、構(gòu)的好處在于，只用改動(dòng)參數(shù)d就可以實(shí)現(xiàn)任意整數(shù)倍抽取，非常方便。圖3-6cic實(shí)現(xiàn)原理圖3.2.1.2 多級 cic 由于單級cic濾波器對旁瓣抑制差，因此，為了提高阻帶衰減，必須通過多級級聯(lián)來實(shí)現(xiàn)。如圖3-7所示，cic工作在非常高的速率可以通過noble恒等式得到工作在低速率的cic濾波器13，其中，圖(a)為3級cic抽取濾波器，(b)是經(jīng)過整合后的cic抽取濾波器結(jié)構(gòu)，（c）是經(jīng)過noble變換的等效cic濾波器結(jié)構(gòu)。經(jīng)過noble變換的cic抽取濾波器被稱為hogenauer抽取濾波器。從中可以看出，該結(jié)構(gòu)的濾波器最容易實(shí)現(xiàn)且占用資源少。 (a)3級cic抽取濾波器 (b)經(jīng)過重排的

33、3級cic抽取濾波器 (c)3級hogenauer抽取濾波器圖3-7不同濾波器的設(shè)計(jì)一個(gè)n級cic濾波器的z域傳遞函數(shù)如下： (3-19)n級cic濾波器的頻率響應(yīng)為 (3-20) (3-21)n級cic濾波器的頻率響應(yīng)函數(shù)為 (3-22) (3-23) (3-24)n級cic濾波器的幅頻特性為 (3-25)n級cic濾波器，當(dāng)時(shí)，主瓣電平為 (3-26)當(dāng)時(shí)，第一旁瓣電平為 (3-27)此時(shí)，當(dāng)d1時(shí) (3-28)它與主瓣電平的比值為 (3-29) 一般說來，阻帶衰減大于50db就可以了。計(jì)算得知，當(dāng)n=4時(shí)，為53.86db，當(dāng)n=5時(shí)，為67.325db。3.2.2 hb濾波器 半帶濾波

34、器有如下特性14：1)半帶濾波器的沖激響應(yīng)h(n)為實(shí)數(shù)，且為偶對稱，即h(n)=h(-n)，長度n=2l+1為基數(shù)，其沖激響應(yīng)滿足式(3-30) (3-30)可以看出，半帶濾波器的沖激響應(yīng)h(n)除了零點(diǎn)不為零，在其余偶數(shù)點(diǎn)處全為零，所以當(dāng)采用半帶濾波器來實(shí)現(xiàn)抽取時(shí)，只需一半的計(jì)算量，計(jì)算率較高，特別適合實(shí)時(shí)處理。2)半帶濾波器（hb）是一種特殊的fir濾波器，在歸一化數(shù)字頻率表示中，其頻率響應(yīng)滿足以下關(guān)系： (3-31)其中，為通帶截止頻率，阻帶截止頻率。上式說明阻帶寬度()與通帶帶寬是相等的，通帶和阻帶的波紋系數(shù)也是相等的，如圖3-7所示：圖3-7hb幅頻響應(yīng)圖hb濾波器主要有如下性質(zhì)：

35、 (3-32) (3-33) (3-34)圖3-8hb抽取前后頻譜混疊圖圖3-7中的hb濾波器，在有一定過渡帶，因此，hb濾波器并不滿足抽取無混疊條件，必然會產(chǎn)生混疊。假設(shè)有一個(gè)全頻信號x(n)，經(jīng)過hb濾波器，2倍抽取前和抽取后的頻譜混疊圖3-8所示。從圖中可以看出， 0到的區(qū)間內(nèi)，只有區(qū)間是不混疊的，而在區(qū)間內(nèi)是有混疊的，因此，在這一頻段的信號經(jīng)2倍抽取后是無法恢復(fù)的，但是如果信號的頻帶全在內(nèi)，是可以恢復(fù)的15。所以，如果信號處于hb濾波器的通帶內(nèi)，濾波后再作抽取是安全的。從hb濾波器的幅頻特性可以看出一級hb濾波器只能用做2倍抽取前得抗混疊濾波，如果要實(shí)現(xiàn)2的n次冪抽取，就必須采用多級級

36、聯(lián)的方式。3.2.3 fir濾波器 數(shù)字濾波器主要分為有限沖激響應(yīng)濾波器fir和無限沖激響應(yīng)濾波器iir兩類。在多速率信號處理中，由于fir濾波器具有線性相位和穩(wěn)定性等優(yōu)點(diǎn)，該濾波器得到了廣泛的使用，其濾波器的設(shè)計(jì)也日趨成熟。3.2.3.1 fir濾波器原理假設(shè)n階fir濾波器的沖激響應(yīng)函數(shù)為h(n)，其頻率響應(yīng)為 (3-35)其z域的傳輸函數(shù)形式為 (3-36)可以看出，fir濾波器只在原點(diǎn)存在極點(diǎn)，因此，fir濾波器具有很好的穩(wěn)定性。按照對稱方式的不同4，可以將fir濾波器分為以下4種：h(n)為偶對稱,且n為奇數(shù) (3-37)h(n)為偶對稱,且n為偶數(shù)，不適合做高通濾波器 (3-38)

37、h(n)為奇對稱,且n為奇數(shù)，不適合做高通和低通濾波器 (3-39)h(n)為奇對稱,且n為偶數(shù)，不適合做低通濾波器 (3-40)當(dāng)數(shù)字系統(tǒng)設(shè)計(jì)的時(shí)，應(yīng)用最多的是滿足線性相位的fir濾波器。沖激響應(yīng)對中心點(diǎn)偶對稱是線性相位的fir濾波器的必要條件，即滿足以下式子 (3-41)在以上所述的4種形式的fir濾波器中，前兩種形式的fir濾波器滿足線性條件。不論n是奇數(shù)還是偶數(shù)，濾波器的相位特性均可以表示為 (3-42)求和r1rn-1r0rn乘法器乘法器乘法器3.2.3.2 fir的fpga實(shí)現(xiàn)結(jié)構(gòu)圖3-9fir濾波器的串行改進(jìn)結(jié)構(gòu)fir濾波器的實(shí)現(xiàn)結(jié)構(gòu)有多種方法，應(yīng)用最多的是串行結(jié)構(gòu)，并行結(jié)構(gòu)和分

38、布式結(jié)構(gòu)。采用串行結(jié)構(gòu)來實(shí)現(xiàn)時(shí)所使用的硬件資源較少，因此，本設(shè)計(jì)中采用串行結(jié)構(gòu)實(shí)現(xiàn)fir濾波器，由于fir濾波器具有對稱系數(shù)，因此可先進(jìn)行加法運(yùn)算，然后把結(jié)果在進(jìn)行串行乘累加運(yùn)算。改進(jìn)的串行結(jié)構(gòu)圖如圖3-9所示。 3.3 直接數(shù)字合成（dds）技術(shù)dds的工作原理16為：在參考時(shí)鐘的驅(qū)動(dòng)下，相位累加器對頻率控制字進(jìn)行線性累加，得到的相位碼對波形存儲器尋址，使之輸出相對應(yīng)的幅度碼，經(jīng)過a/d轉(zhuǎn)換得到相應(yīng)的階梯波，最后再使用低通濾波器進(jìn)行平滑濾波，得到所需頻率的波形，其結(jié)構(gòu)如圖3-10所示。圖3-10 dds的結(jié)構(gòu)框圖相位累加器由n位加法器和n位累加寄存器級聯(lián)組成，結(jié)構(gòu)如圖3-11所示。每當(dāng)來一個(gè)

39、時(shí)鐘脈沖，加法器就將頻率控制字k與累加寄存器輸出的數(shù)據(jù)相加，并且把相加后的結(jié)果送到累加寄存器的數(shù)據(jù)輸入端。此時(shí)，累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以便加法器在下一個(gè)時(shí)鐘的作用下繼續(xù)與頻率控制字相加。這樣，在時(shí)鐘脈沖的作用下，相位累加器不斷地對頻率控制字進(jìn)行線性累加。圖3-11 dds相位累加器由此可以看出，每個(gè)時(shí)鐘脈沖到來時(shí)，相位累加器就會把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是dds輸出的信號頻率。將相位累加器輸出的數(shù)據(jù)作為波形存儲器（rom），經(jīng)查找表查出，完成相位到幅值的轉(zhuǎn)換。dds模塊的輸出頻率

40、和系統(tǒng)工作頻率、相位累加器比特?cái)?shù)n及頻率控制字k相關(guān)，三者的數(shù)學(xué)關(guān)系為： (3-43)它的頻率分辨率，即頻率的變化間隔： (3-44)第4章 系統(tǒng)總體設(shè)計(jì)和核心模塊設(shè)計(jì)4.1 多速率系統(tǒng)方案總體設(shè)計(jì)4.1.1 多速率系統(tǒng)總結(jié)構(gòu)在第二章方案論證中，分析了三種實(shí)現(xiàn)方案，最終決定該系統(tǒng)采用cic濾波器，hb濾波器、fir濾波器和抽取器實(shí)現(xiàn)。多速率系統(tǒng)的第一級通常為cic濾波器抽取，由于它沒有乘法器，只有加法器和寄存器，非常適合大倍數(shù)的抽取。所以原則上把總抽取倍數(shù)的80%的抽取任務(wù)都交給cic完成。第二級hb濾波器抽取，使用該濾波器的原因在于與常規(guī)fir濾波器相比，hb節(jié)省一半的硬件資源，更重要的是它

41、的阻帶抑制比cic好。將cic和hb相結(jié)合就可以發(fā)揮各自的優(yōu)點(diǎn)，更好的實(shí)現(xiàn)抽取濾波。而最后一級采用fir濾波器的目的在于精確濾波，通常fir濾波以后不用再抽取了。fir要嚴(yán)格按照信號的帶寬設(shè)計(jì)。該系統(tǒng)的多速率處理模塊原理框圖和原理圖分別如圖4-1、4-2所示：圖4-1 多速率處理模塊原理框圖圖4-2 多速率處理系統(tǒng)原理圖4.1.2參數(shù)計(jì)算假設(shè)碼元率為r(bps)的二進(jìn)制信號，那么，其基帶信號s所含有的最大帶寬b為 (4-1)定義采樣率fs與s的最大帶寬b的比值為c，其表達(dá)式如下 (4-2)多速率系統(tǒng)能夠?qū)/d器件輸出數(shù)據(jù)的c值變小。通常，從a/d器件輸出的數(shù)據(jù)的c值比較大，在通過多速率處理系

42、統(tǒng)后， c值會變小，即的值變小了。對于每一種速率，都應(yīng)該明確計(jì)算如下表中所示的參數(shù)，并根據(jù)表4-1的參數(shù)計(jì)算表4-2的參數(shù)。表4-1給定的參數(shù)表參數(shù)類型碼元速率基帶信號帶寬a/d采樣率符號rbfs單位bpshzsps解釋每秒發(fā)送的碼元個(gè)數(shù)在數(shù)值上b=r每秒多少個(gè)采樣值表4-2需要計(jì)算的的參數(shù)表參數(shù)類型符號單位解釋輸入信號采樣率fssps每秒多少個(gè)采樣值理論輸出采樣率fsdsps每秒多少個(gè)采樣值總抽取倍數(shù)d倍d= int(fs/fsd)cic抽取倍數(shù)d1倍d=d1*d2hb抽取倍數(shù)d2倍d=d1*d2本設(shè)計(jì)中，輸入信號采樣率為160m，輸出采樣率為20m?？偝槿”稊?shù)=8，由前面的分析可知，cic

43、用來實(shí)現(xiàn)較大倍數(shù)的抽取，hb更適合用于2倍的抽取。因此，本設(shè)計(jì)中，用cic抽取濾波器實(shí)現(xiàn)4倍的抽取，hb抽取濾波器實(shí)現(xiàn)2倍的抽取。4.2 核心模塊設(shè)計(jì)4.2.1 dds模塊設(shè)計(jì)由第三章的理論闡述得知，dds由相位累加器、相位加法器、正弦波形存儲表組成。分析dds的工作原理可以看出，無論是波形存儲表的深度還是字節(jié)內(nèi)的比特?cái)?shù)，對dds的性能影響都很大，都是dds的關(guān)鍵參數(shù)14：1)正弦波形存儲器的地址數(shù)決定了相位量化誤差，一個(gè)n位的相位累加器對應(yīng)相位圓上2n個(gè)相位點(diǎn)，其最高分辨率為 (4-3)2)每個(gè)地址對應(yīng)的比特?cái)?shù)決定了幅度量化誤差，每個(gè)地址對應(yīng)的比特?cái)?shù)越多，量化誤差越小，dds的性能越高，但r

44、om表占用的資源也會隨之增高。dds模塊的輸出頻率、系統(tǒng)工作頻率、相位累加器比特?cái)?shù)n及頻率控制字k的數(shù)學(xué)關(guān)系為： (4-4)累加器的字長決定了dds的頻率精度，但由于受存儲容量的限制，為了有足夠高的頻率分辨率，累加器的位數(shù)要足夠大。要提高分辨率17，可以增大位數(shù)n，也可降低時(shí)鐘頻率，由于位數(shù)n的增大會使耗費(fèi)的時(shí)間變長，因此，在保證輸出頻率的基礎(chǔ)上，可以通過降低參考頻率來提高分辨率。如果直接將累加器的輸出結(jié)果作為正弦查找表的輸入地址，正弦查找表將會變得很長，這樣會浪費(fèi)存儲資源。為了解決存儲器容量過大的問題，并不是將n位相位累加器全都用來尋址rom。相反，只是取其中的高m位來尋址rom，而把低(n

45、-m)位舍去，同時(shí)保留累加器中所使用的位數(shù)。這種方法稱作相位截?cái)唷＝?jīng)過理論分析，本設(shè)計(jì)中采用32位的相位累加器，地址線采用高10位。由式（4-4）可以看出，只要知道其中的任意三個(gè)，就可以得到另一個(gè)的值。經(jīng)計(jì)算得，當(dāng)要輸出頻率為2m的正弦波時(shí)，頻率控制字k=53687091。該dds模塊的框圖如圖4-3所示。圖4-3 dds模塊框圖在本設(shè)計(jì)中，需要借助matlab生成rom中的定點(diǎn)正、余弦波形數(shù)值，形成.coe文件并加載到塊rom中。整體過程16主要分為下面3步：1.利用matlab計(jì)算正、余弦波形的浮點(diǎn)值，將數(shù)值量化成16bit的定點(diǎn)波形數(shù)值。詳細(xì)代碼見附件4。2.產(chǎn)生.coe文件在c盤根目錄

46、下，將由步驟一存儲的cos_coe.txt和sin_coe.txt的后綴改成.coe，把每一行之間的空格替換成“，”，并在最后一行添加一個(gè)分號“；”。最后在文件的最開始添加下面兩行：memory_initialization_radix=10;memory_initialization_vector=;然后保存退出。3.將coe文件加載到blockrom所生成的rom中新建一個(gè)blockram的ip core，其位置為memeries&storage elements rams&roms block memory generator v2.7，在第一頁選擇single port rom，在第二

47、頁選擇位寬為16、深度為1024，在第三頁下載.coe文件，然后雙擊finish，完成ip core的生成。4.2.2 cic濾波器設(shè)計(jì)在第三章中已討論過， cic濾波器結(jié)構(gòu)主要由三部分構(gòu)成：積分模塊，抽取模塊，梳妝模塊?，F(xiàn)就此三個(gè)模塊的具體設(shè)計(jì)和注意事項(xiàng)進(jìn)行相關(guān)闡述。設(shè)計(jì)cic抽取濾波器時(shí)，主要需要考慮的參數(shù)有抽取因子d，級數(shù)n，數(shù)據(jù)位寬，內(nèi)部寄存器位寬,帶內(nèi)紋波，阻帶衰減。n級cic抽取濾波器的實(shí)現(xiàn)結(jié)構(gòu)圖如圖4-4所示。其結(jié)構(gòu)表面上看來比較復(fù)雜，但實(shí)際上只有前述的三個(gè)核心模塊17：積分模塊，抽取模塊，梳妝模塊。d倍抽取圖4-4n級cic抽取濾波器實(shí)現(xiàn)框圖4.2.2.1積分模塊積分模塊的時(shí)域

48、和頻域表達(dá)式如下，從頻域表達(dá)式中可以看出，該積分器是一個(gè)非穩(wěn)定系統(tǒng)，從時(shí)域表達(dá)式中，可知該模塊的輸出可能無 (4-5) (4-6)限增大。由于數(shù)字系統(tǒng)大多是有限位寬，因此該模塊的輸出很有可能導(dǎo)致溢出。在設(shè)計(jì)時(shí)，cic濾波器中用于的積分模塊和梳狀模塊的寄存器都需要進(jìn)行補(bǔ)位運(yùn)算。假設(shè)輸入信號x(n)的位寬為，則可以通過式（4-7）求得cic濾波器中寄存器的最小位寬 (4-7)其中，表示取大于或等于的最小整數(shù)。只要內(nèi)部寄存器的位寬大于，該系統(tǒng)就不會溢出。其中，d為抽取倍數(shù)，n為濾波器階數(shù)。其硬件電路實(shí)現(xiàn)結(jié)構(gòu)圖如圖4-5所示。圖4-5cic積分模塊實(shí)現(xiàn)框圖4.2.2.2抽取模塊抽取模塊的時(shí)域表達(dá)式如下

49、，即每d個(gè)點(diǎn)保留一個(gè)點(diǎn) (4-8)在實(shí)現(xiàn)數(shù)據(jù)的抽取時(shí)，可以通過對時(shí)鐘clk1分頻產(chǎn)生梳狀模塊的觸發(fā)時(shí)鐘clk2，由clk2控制數(shù)據(jù)的輸出。由于clk2比clk1的周期長，因此，輸出數(shù)據(jù)的采樣率就下降了。其結(jié)構(gòu)原理圖如圖4-6所示，通過改變分頻器中d的值，就可以改變抽取倍數(shù)18。圖4-6cic抽取模塊實(shí)現(xiàn)框圖在時(shí)鐘精度要求不是很高時(shí)，可以采用分頻產(chǎn)生所需要的時(shí)鐘信號。但是，在有些時(shí)候，由于一些原因，分頻所產(chǎn)生的信號會有毛刺產(chǎn)生19，特別是在精度要求很高的場合，分頻并不適用。在本設(shè)計(jì)中，不采用分頻時(shí)鐘信號來驅(qū)動(dòng)后續(xù)模塊，只是讓該信號充當(dāng)使能信號，驅(qū)動(dòng)后續(xù)模塊。4.2.2.3梳狀模塊梳狀濾波器模塊的時(shí)域和頻域表達(dá)式如下 (4-9) (4-10)其實(shí)就是一個(gè)差分電路，模塊輸出為當(dāng)前時(shí)刻值和前一個(gè)時(shí)刻值的差。實(shí)現(xiàn)結(jié)構(gòu)原理圖如圖4-7所示。圖4-7cic梳妝模塊實(shí)現(xiàn)框圖4.2.2.4cic參數(shù)計(jì)算從圖4-2可以看出，當(dāng)級數(shù)n確定后，不同抽取倍數(shù)的cic濾波器在結(jié)構(gòu)上都是一致的，不同的是抽取因子d。而不同的d值會影響內(nèi)部寄存器位寬,帶內(nèi)紋波和阻帶衰減。因此，d值的大小，要