計算機(jī)組成原理試題 (1)

1、計算機(jī)組成原理練習(xí)題1一、選擇題1CPU響應(yīng)中斷的時間是_。A中斷源提出請求； B取指周期結(jié)束；C執(zhí)行周期結(jié)束；D間址周期結(jié)束。2下列說法中_是正確的。A加法指令的執(zhí)行周期一定要訪存；B加法指令的執(zhí)行周期一定不訪存；C指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期一定訪存；D指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期不一定訪存。3垂直型微指令的特點是_。A微指令格式垂直表示；B控制信號經(jīng)過編碼產(chǎn)生；C采用微操作碼；D采用微指令碼。4基址尋址方式中，操作數(shù)的有效地址是_。A基址寄存器內(nèi)容加上形式地址（位移量）； B程序計數(shù)器內(nèi)容加上形式地址；C變址寄存器內(nèi)容加上形式地址； D寄存器內(nèi)容加

2、上形式地址。5常用的虛擬存儲器尋址系統(tǒng)由_兩級存儲器組成。A主存輔存；BCache主存；CCache輔存；D主存硬盤。6DMA訪問主存時，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問結(jié)束后，CPU再恢復(fù)工作，這種情況稱作_。A停止CPU訪問主存；B周期挪用；CDMA與CPU交替訪問；DDMA。7在運算器中不包含_。A狀態(tài)寄存器；B數(shù)據(jù)總線；CALU；D地址寄存器。8計算機(jī)操作的最小單位時間是_。A時鐘周期；B指令周期；CCPU周期；D中斷周期。9用以指定待執(zhí)行指令所在地址的是_。A指令寄存器；B數(shù)據(jù)計數(shù)器；C程序計數(shù)器；pc D累加器。10下列描述中_是正確的。A控制器能理解、解釋并執(zhí)行所有的

3、指令及存儲結(jié)果；B一臺計算機(jī)包括輸入、輸出、控制、存儲及算邏運算五個單元；C所有的數(shù)據(jù)運算都在CPU的控制器中完成；D以上答案都正確。11總線通信中的同步控制是_。A只適合于CPU控制的方式；B由統(tǒng)一時序控制的方式；C只適合于外圍設(shè)備控制的方式；D只適合于主存。12一個16K32位的存儲器，其地址線和數(shù)據(jù)線的總和是_。14+32=46A48；B46；C36；D32。13某計算機(jī)字長是16位，它的存儲容量是1MB，按字編址，它的尋址范圍是_。1mb/2b=1024kb/2b=512kA512K；B1M；C512KB；D1MB。14以下_是錯誤的。A中斷服務(wù)程序可以是操作系統(tǒng)模塊； B中斷向量就是

4、中斷服務(wù)程序的入口地址；C中斷向量法可以提高識別中斷源的速度；D軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址。15浮點數(shù)的表示范圍和精度取決于_ 。A階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；B階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；C階碼的位數(shù)和尾數(shù)的位數(shù)；D階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。16響應(yīng)中斷請求的條件是_。A外設(shè)提出中斷；B外設(shè)工作完成和系統(tǒng)允許時；C外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時；DCPU提出中斷。17以下敘述中_是錯誤的。A取指令操作是控制器固有的功能，不需要在操作碼控制下完成；B所有指令的取指令操作都是相同的；C在指令長度相同的情況下，所有指令的取指操作都是相同的；D一條指令包含

5、取指、分析、執(zhí)行三個階段。18下列敘述中_是錯誤的。A采用微程序控制器的處理器稱為微處理器；B在微指令編碼中，編碼效率最低的是直接編碼方式；C在各種微地址形成方式中，增量計數(shù)器法需要的順序控制字段較短；DCMAR是控制器中存儲地址寄存器。19中斷向量可提供_。A被選中設(shè)備的地址； B傳送數(shù)據(jù)的起始地址；C中斷服務(wù)程序入口地址；D主程序的斷點地址。20在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由_完成。A硬件；B關(guān)中斷指令；C開中斷指令；D軟件。二、填空題1在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是停止 CPU訪問主、周期挪用和DMA和CPU交替訪問主存。2設(shè)

6、n = 8（不包括符號位），則原碼一位乘需做 次移位和最多 次加法。3設(shè)浮點數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補(bǔ)碼浮點規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為 ，最小正數(shù)為 ，最大負(fù)數(shù)為 ，最小負(fù)數(shù)為 。2127(1-223) 2129 2128(-21-223) -21274一個總線傳輸周期包括 ， ， ， 。申請分配階段 尋址階段 傳輸階段 結(jié)束階段5CPU采用同步控制方式時，控制器使用 和 組成的多極時序系統(tǒng)。機(jī)器周期 節(jié)拍6在組合邏輯控制器中，微操作控制信號由 、 和 決定。指令操作碼 時序 狀態(tài)條件三、計算題已知：A = ，B = 求：A+B補(bǔ)四

7、、簡答題1某機(jī)主存容量為4M16位，且存儲字長等于指令字長，若該機(jī)的指令系統(tǒng)具備97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、基址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對尋址的位移量（十進(jìn)制表示）。2控制器中常采用哪些控制方式，各有何特點？3某機(jī)有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0L1L2L3L4，現(xiàn)要求優(yōu)先順序改為L4L2L3L0L1，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 0 0 1 0

8、0 0 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1五、設(shè)計題設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：1K4位RAM，4K8位RAM，2K8位ROM，以及74138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器連接圖，要求：（1）主存地址空間分配：8000H87FFH為系統(tǒng)程序區(qū)；8800H8BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細(xì)畫出存儲芯片的片選邏輯。參考答案1. CCCAA ADACB BBABC BBACA計算機(jī)組成原理練習(xí)題2一、選擇題1馮諾

9、伊曼機(jī)工作方式的基本特點是_。A多指令流單數(shù)據(jù)流；B按地址訪問并順序執(zhí)行指令；C堆棧操作； D存儲器按內(nèi)容選擇地址。2程序控制類指令的功能是_ _。A進(jìn)行主存和CPU之間的數(shù)據(jù)傳送；B進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送；C改變程序執(zhí)行的順序； D一定是自動加+1。3水平型微指令的特點是_。A一次可以完成多個操作； B微指令的操作控制字段不進(jìn)行編碼；C微指令的格式簡短； D微指令的格式較長。4存儲字長是指_。A存放在一個存儲單元中的二進(jìn)制代碼組合；B存放在一個存儲單元中的二進(jìn)制代碼位數(shù)；C存儲單元的個數(shù)； D機(jī)器指令的位數(shù)。5CPU通過_啟動通道。A執(zhí)行通道命令；B執(zhí)行I/O指令；C發(fā)出中斷請求；D

10、程序查詢。6對有關(guān)數(shù)據(jù)加以分類、統(tǒng)計、分析，這屬于計算機(jī)在_方面的應(yīng)用。A數(shù)值計算；B輔助設(shè)計；C數(shù)據(jù)處理；D實時控制。7總線中地址線的作用是_。A只用于選擇存儲器單元； B由設(shè)備向主機(jī)提供地址；C用于選擇指定存儲器單元和I/O設(shè)備接口電路的地址；D即傳送地址又傳送數(shù)據(jù)。8總線的異步通信方式_。A不采用時鐘信號，只采用握手信號； B既采用時鐘信號，又采用握手信號；C既不采用時鐘信號，又不采用握手信號；D既采用時鐘信號，又采用握手信號。9存儲周期是指_。A存儲器的寫入時間； B存儲器進(jìn)行連續(xù)寫操作允許的最短間隔時間；C存儲器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時間； D指令執(zhí)行時間。10在程序的執(zhí)

11、行過程中，Cache與主存的地址映射是由_。A操作系統(tǒng)來管理的；B程序員調(diào)度的；C由硬件自動完成的；D用戶軟件完成。11以下敘述_是正確的。A外部設(shè)備一旦發(fā)出中斷請求，便立即得到CPU的響應(yīng)；B外部設(shè)備一旦發(fā)出中斷請求，CPU應(yīng)立即響應(yīng)；C中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請求；D程序查詢用于鍵盤中斷。12加法器采用先行進(jìn)位的目的是_ 。A優(yōu)化加法器的結(jié)構(gòu)；B節(jié)省器材；C加速傳遞進(jìn)位信號；D增強(qiáng)加法器結(jié)構(gòu)。13變址尋址方式中，操作數(shù)的有效地址是_。A基址寄存器內(nèi)容加上形式地址（位移量）；B程序計數(shù)器內(nèi)容加上形式地址；C變址寄存器內(nèi)容加上形式地址；D寄存器內(nèi)容加上形式地址。14指令寄存器的位數(shù)取

12、決于_。A存儲器的容量；B指令字長；C機(jī)器字長；D存儲字長。15在控制器的控制方式中，機(jī)器周期內(nèi)的時鐘周期個數(shù)可以不相同，這屬于_。A同步控制；B異步控制；C聯(lián)合控制；D人工控制。16下列敘述中_是正確的。A控制器產(chǎn)生的所有控制信號稱為微指令；B微程序控制器比硬連線控制器更加靈活；C微處理器的程序稱為微程序；D指令就是微指令。17CPU中的譯碼器主要用于_ 。A地址譯碼；B指令譯碼；C選擇多路數(shù)據(jù)至ALU；D數(shù)據(jù)譯碼。18直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_。APC； B地址寄存器；C累加器；DALU。19DMA方式的接口電路中有程序中斷部件，其作用是_。A實現(xiàn)數(shù)據(jù)傳送；B向C

13、PU提出總線使用權(quán)；C向CPU提出傳輸結(jié)束；D發(fā)中斷請求。20下列器件中存取速度最快的是 。ACache；B主存；C寄存器；D輔存。二、填空題1完成一條指令一般分為 周期和 周期，前者完成 操作，后者完成 操作。取指 執(zhí)行 取指令和分析指令 執(zhí)行指令2設(shè)指令字長等于存儲字長，均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長度固定，且具有直接、間接（一次間址）、變址、基址、相對、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占 位，尋址特征位占 位，可直接尋址的范圍是 ，一次間址的范圍是 。 7 3 214 2243微指令格式可分為 型和 型兩類，其中 型微指令用較長的微

14、程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。 垂直 水平 垂直4在寫操作時，對Cache與主存單元同時修改的方法稱作 ，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作 。 寫直達(dá)法寫回法5I/O與主機(jī)交換信息的方式中， 和 都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送， 是 體現(xiàn)CPU與設(shè)備是串行工作的。 程序查詢方式 中斷方式 程序查詢方式6在小數(shù)定點機(jī)中，采用1位符號位，若寄存器內(nèi)容為10000000，當(dāng)它分別表示為原碼、補(bǔ)碼和反碼時，其對應(yīng)的真值分別為 、 和 （均用十進(jìn)制表示）。0 1 127三、計算題設(shè)機(jī)器數(shù)字長為8位（含一位符號位在內(nèi)），若A = +15，B = +24，求 A-B補(bǔ)并還原成真值。四、簡

15、答題1指出零的表示是唯一形式的機(jī)器數(shù)，并寫出其二進(jìn)制代碼（機(jī)器數(shù)字長自定）。2除了采用高速芯片外，分別指出存儲器、運算器、控制器和I/O系統(tǒng)各自可采用什么方法提高機(jī)器速度，各舉一例簡要說明。3總線通信控制有幾種方式，簡要說明各自的特點。 4以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。五、問答題1設(shè)某機(jī)有四個中斷源A、B、C、D，其硬件排隊優(yōu)先次序為A B C D，現(xiàn)要求將中斷處理次序改為D A C B。（1）寫出每個中斷源對應(yīng)的屏蔽字。（2）按下圖時間軸給出的四個中斷源的請求時刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個中斷源的中斷服務(wù)程序時間均為20ms。BDAC40506070809

16、0302051510t (ms)程序2一條雙字長的取數(shù)指令（LDA）存于存儲器的100和101單元，其中第一個字為操作碼和尋址特征M，第二個字為形式地址。假設(shè)PC當(dāng)前值為100，變址寄存器XR的內(nèi)容為100，基址寄存器的內(nèi)容為200，存儲器各單元的內(nèi)容如下圖所示。寫出在下列尋址方式中，取數(shù)指令執(zhí)行結(jié)束后，累加器AC的內(nèi)容。LDAM300800700400500200600800500402401400300尋址方式 AC內(nèi)容（1） 直接尋址（2） 立即尋址（3） 間接尋址（4） 相對尋址（5） 變址尋址（6） 基址尋址102101100七、設(shè)計題設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用（低電

17、平有效）作訪存控制信號，作讀寫命令信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位）及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；（2）指出選用的存儲芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。答案：1. BCABB CCACC CCCBA BBACC計算機(jī)組成原理練習(xí)題3 一、選擇題1直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_。A直接、立即、間接；B直接、間接、立即

18、；C立即、直接、間接；D立即、間接、直接。2存放欲執(zhí)行指令的寄存器是_。AMAR； BPC； CMDR； DIR。3在獨立請求方式下，若有N個設(shè)備，則_。A有一個總線請求信號和一個總線響應(yīng)信號；B有N個總線請求信號和N個總線響應(yīng)信號；C有一個總線請求信號和N個總線響應(yīng)信號；D有N個總線請求信號和一個總線響應(yīng)信號。4下述說法中_是正確的。A半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶；B半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失的；C半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM只有在電源不掉時，所存信息是不易失的。5DMA訪問主存時，向CPU發(fā)出請求，獲得總線使用權(quán)時再進(jìn)行訪存，

19、這種情況稱作_。A停止CPU訪問主存；B周期挪用；CDMA與CPU交替訪問；DDMA。6計算機(jī)中表示地址時，采用_ 。A原碼；B補(bǔ)碼；C反碼；D無符號數(shù)。7采用變址尋址可擴(kuò)大尋址范圍，且_。A變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變；B變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變；C變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變； D變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；8由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做_。A超標(biāo)量技術(shù)；B超流水線技術(shù)；C超長指令字技術(shù)；D超字長。9計算機(jī)執(zhí)行乘法指令時，由于其操作較復(fù)雜，需要更多的時間，通常采用_控制方式。A延長

20、機(jī)器周期內(nèi)節(jié)拍數(shù)的；B異步；C中央與局部控制相結(jié)合的；D同步；10微程序放在_中。A存儲器控制器；B控制存儲器；C主存儲器；DCache。11在CPU的寄存器中，_對用戶是完全透明的。A程序計數(shù)器；B指令寄存器；C狀態(tài)寄存器；D通用寄存器。12運算器由許多部件組成，其核心部分是_。 A數(shù)據(jù)總線； B算術(shù)邏輯運算單元； C累加寄存器； D多路開關(guān)。13DMA接口_。A可以用于主存與主存之間的數(shù)據(jù)交換；B內(nèi)有中斷機(jī)制；C內(nèi)有中斷機(jī)制，可以處理異常情況；D內(nèi)無中斷機(jī)制14CPU響應(yīng)中斷的時間是_。A中斷源提出請求；B取指周期結(jié)束；C執(zhí)行周期結(jié)束；D間址周期結(jié)束。15直接尋址的無條件轉(zhuǎn)移指令功能是將指

21、令中的地址碼送入_。APC；B地址寄存器；C累加器；DALU。16三種集中式總線控制中，_方式對電路故障最敏感。A鏈?zhǔn)讲樵儯籅計數(shù)器定時查詢；C獨立請求；D以上都不對。17一個16K32位的存儲器，其地址線和數(shù)據(jù)線的總和是_。A48；B46；C36；D3218以下敘述中錯誤的是_。A指令周期的第一個操作是取指令；B為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；C取指令操作是控制器自動進(jìn)行的；D指令第一字節(jié)含操作碼。19主存和CPU之間增加高速緩沖存儲器的目的是_。A解決CPU和主存之間的速度匹配問題；B擴(kuò)大主存容量；C既擴(kuò)大主存容量，又提高了存取速度；D擴(kuò)大輔存容量。20以下敘述_是錯誤的。A一個更高級的中斷請求一定可以中斷另一個中斷處理程序的執(zhí)行；BDMA和CPU必須分時使用總線；CDMA的數(shù)據(jù)傳送不需CPU控制； DDMA中有中斷機(jī)制。答案 ：CDBCB DCCCB BBBCA ABBA