西安郵電大學數(shù)電總復習資料

1、（？）（？）2（？）（？）16（？）（？）8421BCD=(?)余三碼余三碼（？）（？）2（？）（？）8（？）（？）16例1：CBADCACBCDBF要求化簡為最簡與或式、或與式。要求化簡為最簡與或式、或與式。ABCD00011110000111100 1 11 11 1110000000CBCBADBAFCBABCDBAFCBABCDBAFF)()()(CBACBDBA填卡諾圖方法？真值表法真值表法配項法配項法直接觀察法直接觀察法例題例題3：使用圖解法將函數(shù)：使用圖解法將函數(shù)F化簡為最簡與或式?；啚樽詈喤c或式。約約束束條條件件: :0 0A AC CA AB B0 0, ,2 2, ,6

2、6, ,8 8F F解：本例給出的邏輯函數(shù)是非完全描述函數(shù)。其約束條件解：本例給出的邏輯函數(shù)是非完全描述函數(shù)。其約束條件AB+AC=0要求要求AB、AC不能同時為不能同時為1。ABCD00011110000111101111 AB+AC=0表示表示m10m15六個六個最小項恒為最小項恒為0，是無關最小項，是無關最小項，記做記做X,但決不能記為但決不能記為0。DCDBF門電路：是數(shù)字電路的基本邏輯單元門電路：是數(shù)字電路的基本邏輯單元什么是門電路？什么是門電路？ 用以實現(xiàn)基本邏輯運算和復合邏輯運算的電子電路統(tǒng)用以實現(xiàn)基本邏輯運算和復合邏輯運算的電子電路統(tǒng)稱為門電路。稱為門電路。 常用的門電路有：常

3、用的門電路有：與門、或門、非門、與非門、或非與門、或門、非門、與非門、或非門、與或非門、異或門門、與或非門、異或門等幾種等幾種。門電路分為；門電路分為；分立元件邏輯門電路分立元件邏輯門電路集成邏輯門電路集成邏輯門電路TTLTTL邏輯門電路邏輯門電路MOSMOS邏輯門電路邏輯門電路ECLECL邏輯門電路邏輯門電路I I2 2L L邏輯門電路邏輯門電路全懸空相當于輸入接高電平“1”。0111F防干擾，將空腳通過電阻接電源ABBAF1將空腳和其它輸入腳接在一起ABF &FR&FABVCC&FABRI R O ff10 BAFRI R o nABBAF1RI R O ff0BAFRI R o n01B

4、AF或非門輸入端或非門輸入端有一個有一個“1”，或非門封鎖?；蚍情T封鎖。與非門輸入端有一個與非門輸入端有一個“0”，與非門封鎖。，與非門封鎖?；蚍情T輸入端或非門輸入端有一個有一個“0”，或非門開放或非門開放。與非門輸入端與非門輸入端有一個有一個“1”，與非門開放。與非門開放。&100ABF&10KABF1560ABF15KABF&V VI I/ V VO OV VI I/ V VO OCV VI I/ V VO OV VI I/ V VO OTGCCC導通條件：導通條件：01CC雙向開關：（模擬開關）雙向開關：（模擬開關）&AC&BF1F1 =B (C=1)AB (C=0)TG11ACFF =

5、/A (C=0)高阻態(tài) （C=1)F1F2VOHVOL TTL與非門采用推拉輸出級。兩管輪流導通，而且不論處于開態(tài)，還是關態(tài)，都呈現(xiàn)低阻抗。 例如：兩個TTL與非門輸出端并聯(lián)，其中 F1 = VOH , F2 = VOL。F1電路T4管截止，處于關態(tài)，輸出阻抗為100。F2電路，T4管飽和，處于開態(tài)，輸出阻抗為1020 。此時有很大負載電流通過兩個門電路輸出端。 負載電流經(jīng)負載電流經(jīng) VCCR4T3D4T4地地。這個電流有 3 40 m A , 結果會使T3,T4三極管損壞。因此輸出端不能并聯(lián)。 在接口電路中，經(jīng)常要用到輸出端可以并在接口電路中，經(jīng)常要用到輸出端可以并聯(lián)的邏輯電路聯(lián)的邏輯電路實

6、現(xiàn)線與邏輯實現(xiàn)線與邏輯。那么如何實現(xiàn)門。那么如何實現(xiàn)門電路輸出并聯(lián)？電路輸出并聯(lián)？OCOC門可以實現(xiàn)輸出端并聯(lián)。門可以實現(xiàn)輸出端并聯(lián)。VCCT4T3D4T4VCCT3D4 OC門是在TTL與非門的基礎上去掉 R4,T3,D4 把T4管集電極開路 。使用時外接電源及上拉電阻。OC門能不能完成與非功能？當A,B中有一個“0”時：T2,T4截止，VO=1。當A,B全為“1”時：T2,T4飽和，VO=0。ABVO 只要R和電源V選擇合適，就能保證對輸出高、低電平的要求。同時使T4管的負載電流又不過大。OCOC門邏輯符號。門邏輯符號。OC門輸出端可以并聯(lián)，實現(xiàn)線與功能。CDABCDABFR2R3R1T1

7、ABVCCT2R4T3D4T4VRABF& VCCRFAB& CD& T1T2T3T4D4VCC(5V)F11ABENDPTTLTTL門輸出有兩種狀態(tài)門輸出有兩種狀態(tài)：邏輯邏輯0 0邏輯邏輯1 1這兩種狀態(tài)都是低阻輸出。這兩種狀態(tài)都是低阻輸出。三態(tài)門輸出有三種狀態(tài)三態(tài)門輸出有三種狀態(tài)：邏輯邏輯0 0邏輯邏輯1 1高阻狀態(tài)高阻狀態(tài) 相當于輸出懸空相當于輸出懸空三態(tài)門結構：三態(tài)門結構：三態(tài)門是在普通門的基礎上增加控制電路和控制端組成。當當EN=0時：時： P=0,T1深飽和，T2、T4止D導通。VVVVDPC17 . 03 . 02截止43DT、即：當EN=0時，T3、D4、T2、T4均截止，輸出

8、懸空呈高阻狀態(tài)。當當EN=1時：時：P=1,D截止,電路正常實現(xiàn)與非邏輯功能。ABF 0011噪聲容限噪聲容限：帶負載能力帶負載能力：扇出系數(shù)組合邏輯電路的特點：組合邏輯電路的特點： 電路在任何時刻產(chǎn)生的穩(wěn)定輸出信號，僅取決于該時刻的輸入信號，而與輸入信號作用前電路原來的狀態(tài)無關。本章重點：本章重點： 掌握常用的組合邏輯電路的邏輯功能、電路結構及其應用。 掌握組合邏輯電路的分析與設計方法。本章的內(nèi)容：本章的內(nèi)容：組合邏輯電路的分析與設計組合邏輯電路的分析與設計常用組合邏輯電路常用組合邏輯電路組合邏輯電路的競爭和冒險組合邏輯電路的競爭和冒險1、組合邏輯的分析由邏輯圖寫出對應輸入邏輯變量的邏輯函數(shù)

9、表達式由邏輯表達式列出真值表從邏輯表達式或真值表寫出給定組合電路的邏輯功能2、組合邏輯的設計將文字描述的邏輯命題變換為真值表由真值表寫出邏輯表達式并進行化簡，根據(jù)題意要求選定門電路最后畫出邏輯電路圖 例1 寫出圖示電路的邏輯函數(shù)表達式，其中以S3、S2、S1、S0作為控制信號，A、B作為數(shù)據(jù)輸入，列表說明輸出Y在S3S0作用下與A、B的關系。Y&1&1&=11S0S3S2S1AB解解 由圖寫出輸出邏輯函數(shù)Y的表達式為：3210YS ABS ABS BS BA 圖中S3、S2、S1、S0作為控制信號，用以選通待傳送數(shù)據(jù)A、B，兩類信號作用不同，分析中應區(qū)別開來，否則得不出正確結果。由于S3、S2

10、、S1、S0共有16種取值組合，因此輸出Y與A、B之間應有16種函數(shù)關系。ABABABBABABA BABA3210YS ABS ABS BS BA01230123C0123CPQio重點掌握重點掌握1位全加器真值表、最小項表達式位全加器真值表、最小項表達式74283集成超前進位全加器集成超前進位全加器 加法電路加法電路 減法法電路減法法電路 碼制變換電路碼制變換電路 例例1圖示電路為四位超前進位全加器的應用電路，輸入為A3A2A1A0，輸出為B4B3B2B1B0，試分析電路，列真值表，說明電路實現(xiàn)的邏輯功能。1&A3 A2 A1 A0B4 B3 B2 B1 B0CIB3 B2 B1B0CT7

11、4LS283A3A2 A1A0S3 S2 S1 S0CO0B4A0A1A2A3B3B2B1B000000000000000000011111111101111111111100000011110011011000111101010101010101010000000000000000000011110011001100010100101000001001111100100010電路完成將4位二進制碼轉換為8421BCD碼。A1,A0=A3A2+A3A1B3B2B1B0=0A3A2A1B4B3B2B1B0=00A1A0+0B2B1B00 00 00 00 00 00 00 00 00 00 01

12、 11 11 11 11 11 10 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 10 0 0 00 0 0 00 0 0 10 0 0 10 0 1 00 0 1 00 0 1 10 0 1 10 1 0 00 1 0 01 0 0 01 0 0 01 0 0 11 0 0 11 0 1 01 0 1 0B4B3B2B1B0共同組成8421BCD計數(shù)例例2 試用8選1和4選1數(shù)據(jù)選擇器分別實現(xiàn)四變量邏輯函數(shù)FACDABCDBCBCD 解解 8選1數(shù)據(jù)選擇器有三個地址端，4選1數(shù)據(jù)選擇

13、器有兩個地址端，地址端的個數(shù)均小于邏輯函數(shù)F的變量個數(shù)，可采用擴展法擴展法和降維圖法降維圖法完成邏輯函數(shù)的設計。 F的最小項表達式為： 方法方法1 擴展法：將8選1和4選1數(shù)據(jù)選擇器分別擴展成16選1數(shù)據(jù)選擇器，再按上n地止n變量方法分別完成設計。ABCD0001101100011110111111111mF15,14,13,12, 9 , 7 , 6 , 4 , 3 用兩片8選1數(shù)據(jù)選擇器擴展成16選1數(shù)據(jù)選擇器，選取輸入變量中的最高位作為兩片8選1數(shù)據(jù)選擇器的片選信號，其他三位作為兩片8選1數(shù)據(jù)選擇器的共同的地址信號。通常以輸通常以輸入變量的高位入變量的高位A A作為片選信號作為片選信號，

14、B、C、D作為地址信號。 mF15,14,13,12, 9 , 7 , 6 , 4 , 31436 7912150 1 2 3 4 5 6 72 1 0ENYMUX(1)07G0 1 2 3 4 5 6 72 1 0ENYMUX(2)07GABC11FD 將4選1數(shù)據(jù)選擇器擴展成16選1數(shù)據(jù)選擇器，選輸入變量低兩位C、D作為片1 - 4的地址信號，高兩位A、B作為片5的地址信號。當輸入信號AB00時，片5輸出F為片1輸出Y的信號；AB01時，片5輸出F為片2輸出Y的信號；AB10時，片5輸出F為片3輸出Y的信號；AB11時，片5輸出F為片4輸出Y的信號。各片輸出Y又通過C、D變量來選擇。 34

15、 67912150 1 2 3ENY0 1MUX(1)0 1 2 3ENY0 1MUX(2)0 1 2 3ENY0 1MUX(3)0 1 2 3ENY0 1MUX(4)0 1 2 3ENY0 1MUX(5)DCBAF1mF15,14,13,12, 9 , 7 , 6 , 4 , 3還可以用2-4譯碼器做片選信號方法2 降維圖法。 8選選1數(shù)據(jù)選擇器數(shù)據(jù)輸入端為：數(shù)據(jù)選擇器數(shù)據(jù)輸入端為： 050DD，3671DDD， ABCD00011011000111101101111111000000ABC0001101101111DDD00AB0101CDDC DC1000110110112AA0A3D7

16、D6D1D2D4D5D0D4選選1數(shù)據(jù)選擇器數(shù)據(jù)輸入端為：數(shù)據(jù)選擇器數(shù)據(jù)輸入端為：0DCD2DCD31D mF15,14,13,12, 9 , 7 , 6 , 4 , 3DDD41DD 2DCD174LS1510 1 2 3 4 5 6 7ENA2A1A070GYFABCD1CD1&1&1FAB012330GYA1A0ENMUX8選選1數(shù)據(jù)選擇器數(shù)據(jù)輸入端為：數(shù)據(jù)選擇器數(shù)據(jù)輸入端為： 050DD3671DDDDDD41DD 24選選1數(shù)據(jù)選擇器數(shù)據(jù)輸入端為：數(shù)據(jù)選擇器數(shù)據(jù)輸入端為：0DCDDCD12DCD31D 11題型總結題型總結：采用中規(guī)模集成器件實現(xiàn)組合邏輯函數(shù)時，通常使用數(shù)據(jù)選擇器實現(xiàn)

17、單輸出函數(shù)，使用譯碼器和邏輯門實現(xiàn)多輸出函數(shù)；當輸出信號與輸入信號之間滿足某種加減關系時，如8421BCD碼和余三碼之間的轉換，采用全加器實現(xiàn)較為方便。 1、用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù) 用具有n個地址輸入的數(shù)據(jù)選擇器可以實現(xiàn)n變量的函數(shù)，只要將輸入變量加到地址端，選擇器的數(shù)據(jù)輸入端的取值對應卡諾圖中小方格中的值。如用8選1實現(xiàn)三變量的邏輯函數(shù)，或4選1實現(xiàn)二變量的邏輯函數(shù)； 用具有n個地址輸入的數(shù)據(jù)選擇器實現(xiàn)變量個數(shù)小于n的邏輯函數(shù)，只需將高位地址端及相應的數(shù)據(jù)輸入端接地即可實現(xiàn)。如用8選1實現(xiàn)二變量的邏輯函數(shù)； 用具有n個地址輸入的數(shù)據(jù)選擇器實現(xiàn)m（m n）變量的邏輯函數(shù)，可采用兩種方法：擴展

18、法和降維圖法。 2、用譯碼器和邏輯門實現(xiàn)邏輯函數(shù) 一個n變量的變量譯碼器的輸出包含了n變量的所有最小項。若每個最小項是以低電平的形式輸出，用n變量的譯碼器加上與非門輸出門，就能獲得任何形式的輸入變量不大于n的組合邏輯函數(shù)。 3、用全加器實現(xiàn)邏輯函數(shù) 全加器的基本功能是實現(xiàn)二進制的加法運算。若邏輯函數(shù)的輸出等于輸入代碼加上或減去某一常數(shù)或另一組輸入代碼，借助補碼的概念，用全加器實現(xiàn)則十分方便。若輸出和輸入是在某種條件下滿足一種加減關系，首先將這一條件用邏輯函數(shù)表示出來，再用全加器實現(xiàn)。 例例3試設計一個能實現(xiàn)兩個一位二進制數(shù)的全加運算和全減運算的組合邏輯電路。要求用以下器件分別構成電路。（1）適

19、當?shù)拈T電路；（2）3線8線譯碼器CT74LS138器件及必要的門電路； （3）雙4選1數(shù)據(jù)選擇器CT74LS135器件及必要的門電路。 解解 分析題意，設M為控制信號，當M0時，電路作全減運算，M1時，電路作全加運算，Ai為被加數(shù)（或被減數(shù)），Bi為加數(shù)（或減數(shù)），CI為低位進位（或低位借位），相加（或相減）所產(chǎn)生的和（或差）用SD表示，向高位的進位（或高位借位）用CO表示。按二進制數(shù)加法和減法運算規(guī)則給出真值表。輸出邏輯函數(shù)最小項之和的表達式為：(1,2,4,7,9,10,12,15)SDm(1,2,3,7,11,13,14,15)COm（1）用門電路設計iMAiiCB00011011000

20、11110SDiMAiiCB0001101100011110CO1111111111111111（2）用74LS138及必要的門電路實現(xiàn) 輸出SD和CO是四變量的邏輯函數(shù)，因此，必須用兩片74LS138擴展成416譯碼器，然后以與非門作為輸出門實現(xiàn)函數(shù)。電路如圖所示。(1,2,4,7,9,10,12,15)SDm(1,2,3,7,11,13,14,15)COm0 1 2 3 4 5 6 72 1 074138(1)ASTBSTCST0 1 2 3 4 5 6 72 1 074138(2)ASTBSTCST&SDCO&MAiBiCiMiA1001COMiA1001SDiMAiB000110111

21、0SD， ， iMAiiCB0001101100011110SD11111111（3）用74LS153雙四選一數(shù)據(jù)選擇器及必要的門電路實現(xiàn)用兩地址端數(shù)據(jù)選擇器實現(xiàn)四變量函數(shù)要兩次降維。(1,2,4,7,9,10,12,15)SDm(1,2,3,7,11,13,14,15)COm00 00000 0iMAiiCB0001101100011110CO111111110 0000 000iCiCiCiCiCiCiCiCiiCB iiCB iiCB iMAiB0001101110COiC10iCiC10iCiiCB iiCBiiCBiCiC1A0A10010D1D2D3DMiA1001SDiiCB i

22、iCB iiCB iCMiA1001COiiCB iiCBiiCBiCEN2Y201231003GEN1Y10123MUX=1=11&SDC0MiAiBiC1、觸發(fā)器的組成及特點、觸發(fā)器的組成及特點觸發(fā)器根據(jù)其邏輯功能，它的電路組成必須滿足3個條件：觸發(fā)器必須具備兩個穩(wěn)態(tài)。觸發(fā)器必須具備兩個穩(wěn)態(tài)。用以記憶二值邏輯的兩個特征值0和1。因此觸發(fā)器工作時只有兩種可能狀態(tài)，即即0 0態(tài)和態(tài)和1 1態(tài)。態(tài)。觸發(fā)器的狀態(tài)要能夠預置。觸發(fā)器的狀態(tài)要能夠預置。即觸發(fā)器都具有置0置1控制端，通常用/RD、/SD表示，置0、置1是異步實現(xiàn)的。觸發(fā)器必須能在外部信號的激勵下進行狀態(tài)轉移。觸發(fā)器必須能在外部信號的激勵

23、下進行狀態(tài)轉移。例如，J、K信號，D等信號的激勵作用必須在時鐘脈沖CP同步控制下進行。2、觸發(fā)器的控制信號、觸發(fā)器的控制信號觸發(fā)器的外部控制信號分為三類： DDSR ,1 置位、復位信號 CP時鐘脈沖信號2 低電平有效，異步作用，只要置位和復位信號中有一個加入，觸發(fā)器狀態(tài)即被強制為0或1，此時其它控制信號均無作用，但這兩個信號不能同時加入，其約束條件：1DDSR 觸發(fā)器的動作必須受電路或系統(tǒng)的公共時鐘節(jié)拍控制，這種節(jié)拍控制的作用即同步作用。觸發(fā)器在時鐘CP的作用下決定觸發(fā)器狀態(tài)何時轉移。 對于主從觸發(fā)器：在CP信號完整的一個周期內(nèi)，從CP的到來的整個CP=1期間內(nèi)，主觸發(fā)器接收外部激勵信號，而

24、從觸發(fā)器被封鎖，狀態(tài)保持不變。正跳取樣。在CP信號到來的整個CP=0期間內(nèi)，主觸發(fā)器封鎖，隔離了外加激勵信號的作用，同時從觸發(fā)器開啟，從觸發(fā)器按照外輸入激勵信號作狀態(tài)轉移。（從接收主）負跳轉移。 外外部部激激勵勵信信號號3 對于維持阻塞觸發(fā)器：在CP信號的到來前一個極短的時間內(nèi)，外部激勵信號已取樣進入觸發(fā)器，當CP到來，取樣信號逐級傳輸引起觸發(fā)器狀態(tài)轉移，與此同時，維持阻塞邏輯立即起作用，隔離了外部激勵信號。即正跳轉移 對于邊沿型觸發(fā)器：狀態(tài)僅在CP信號的或到來時刻進行轉移，而狀態(tài)的變化則取決于CP邊沿到來前一瞬間對外部激勵信號的取樣值。事實上維持阻塞型觸發(fā)器是一種正邊沿觸發(fā)器。 這是一類根據(jù)

25、對觸發(fā)器狀態(tài)轉移要求施加的控制信號。 如果說CP信號的作用是決定觸發(fā)器狀態(tài)何時轉移，那么外部激勵信號則決定了狀態(tài)如何轉移。 試按圖示輸入波形，分試按圖示輸入波形，分別畫出維持阻塞別畫出維持阻塞D觸發(fā)器、觸發(fā)器、負邊沿負邊沿JK觸發(fā)器觸發(fā)器Q端的電壓端的電壓波形。假設初態(tài)均為波形。假設初態(tài)均為1。題意分析： 本例要求在給定輸入波形下，分別畫出2種觸發(fā)器的輸出電壓波形。維持阻塞維持阻塞D D觸發(fā)器狀態(tài)在觸發(fā)器狀態(tài)在CPCP信號信號轉換。轉換。負邊沿型負邊沿型JKJK觸發(fā)器狀態(tài)在觸發(fā)器狀態(tài)在CPCP信號信號轉換。轉換。 這兩種觸發(fā)器的次態(tài)，僅取決于CP信號邊沿達到時刻激勵信號的取值。而在此時刻之前或

26、之后激勵信號的變化，對觸發(fā)器的狀態(tài)沒有影響。因此，這類觸發(fā)器抗干擾能力強，工作可靠。例題例題1：CPDQCPDQ 本例給出的輸入波形，在CP=1期間J,K信號上均帶有干擾。因此，畫其Q端波形時，必須認真地判別這些干擾的影響。 解：根據(jù)題意分析畫出維持阻塞D觸發(fā)器、負邊沿型JK觸發(fā)器輸出端Q的電壓波形。維持阻塞D觸發(fā)器是正跳轉移C PJKQ 負邊沿型JK觸發(fā)器是負跳轉移。Q 已知電路及信號已知電路及信號CP、A的的波形如圖所示，試畫出輸出端波形如圖所示，試畫出輸出端的波形。設觸發(fā)器初態(tài)為的波形。設觸發(fā)器初態(tài)為0。題意分析： 本例給定的電路，由兩個維本例給定的電路，由兩個維持阻塞觸發(fā)器構成。第一個

27、觸發(fā)持阻塞觸發(fā)器構成。第一個觸發(fā)器器D1=/Q1,接成計數(shù)工作方式。時接成計數(shù)工作方式。時鐘脈沖即是輸入信號鐘脈沖即是輸入信號A，當，當A信號信號到來時，觸發(fā)器狀態(tài)轉換。并由到來時，觸發(fā)器狀態(tài)轉換。并由第二個觸發(fā)器第二個觸發(fā)器/Q/Q2 2生成復位信號，生成復位信號，一旦第二個觸發(fā)器一旦第二個觸發(fā)器Q Q由由0 0態(tài)轉換為態(tài)轉換為1 1態(tài)，隨之即對第一個觸發(fā)器復位。態(tài)，隨之即對第一個觸發(fā)器復位。第二個觸發(fā)器在給定的第二個觸發(fā)器在給定的CPCP信號信號到到來時進行狀態(tài)轉換，激勵信號來時進行狀態(tài)轉換，激勵信號D D2 2=Q=Q1 1。DQQDQQ12ACPRDCB 本例電路中兩個觸發(fā)器相互本例電

28、路中兩個觸發(fā)器相互關聯(lián)，第一個觸發(fā)器提供第二個關聯(lián)，第一個觸發(fā)器提供第二個觸發(fā)器激勵信號，第二個觸發(fā)器觸發(fā)器激勵信號，第二個觸發(fā)器提供第一個觸發(fā)器復位信號。因提供第一個觸發(fā)器復位信號。因此，在畫此，在畫Q1,Q2的電壓波形時，必的電壓波形時，必須把兩個觸發(fā)器合為一體來處理，須把兩個觸發(fā)器合為一體來處理，才能得出正確的結果。才能得出正確的結果。CPABC12345678910例題例題2：CPABC12345678910解：解：DQQDQQ12ACPRDCB第一個觸發(fā)器在第一個觸發(fā)器在A信號信號到來到來前狀態(tài)保持前狀態(tài)保持0。由于。由于D2=Q1=0, ,第第二個觸發(fā)器雖有二個觸發(fā)器雖有CP信號作

29、用，狀信號作用，狀態(tài)也維持態(tài)也維持0。當當A信號信號到來時：到來時： 第一個觸發(fā)器狀態(tài)轉第一個觸發(fā)器狀態(tài)轉換為換為1，D2=Q1=1。只要。只要CP信號信號到達，第二個觸發(fā)器到達，第二個觸發(fā)器狀態(tài)就轉換為狀態(tài)就轉換為1，/Q20，隨之將第一個觸發(fā)器復位為隨之將第一個觸發(fā)器復位為0。D2=Q1=0。 此后，在此后，在CP信號的作用下第二個觸發(fā)器狀態(tài)也轉換為信號的作用下第二個觸發(fā)器狀態(tài)也轉換為0，由于，由于/Q2=1,從而解除了對第一個觸發(fā)器的復位作用，然后再等待從而解除了對第一個觸發(fā)器的復位作用，然后再等待A信號的信號的到達，重到達，重復上述過程。復上述過程。JQQKABCPQ=1=11RD 這

30、一類型觸發(fā)器的這一類型觸發(fā)器的波形畫法，首先確定觸波形畫法，首先確定觸發(fā)器的激勵信號。它們發(fā)器的激勵信號。它們的激勵信號由給定的輸?shù)募钚盘栍山o定的輸入信號入信號A,B和觸發(fā)器狀和觸發(fā)器狀態(tài)通過門電路組合而成。態(tài)通過門電路組合而成。只要寫出觸發(fā)器的激勵只要寫出觸發(fā)器的激勵信號表達式，然后根據(jù)信號表達式，然后根據(jù)觸發(fā)器動作特點畫出在觸發(fā)器動作特點畫出在CP信號作用下的信號作用下的Q端電端電壓波形。壓波形。 例例3、 圖中各TTL觸發(fā)器電路的初始狀態(tài)均為0，試畫出在CP信號作用下各觸發(fā)器輸出端Q1-Q6的電壓波形。解解 對于TTL觸發(fā)器，懸空相當于高電平。 依據(jù)觸發(fā)器的特性方程，Q1-Q6的特性方

31、程為：JKQQQ1JKQQQ2CPCPDQQQ3CPDQQQ4CPSRQQCPQ5TQQQ6CP111111111nnnnnnnnQJQKQQ QQ QQ122222210nnnnnnQJQKQQ QQ133nnQDQ144nnQDQ1555555nnnnnnQSRQQQ QQ166661nnnnQTQQQ依據(jù)觸發(fā)器的特性方程，畫出Q1 - Q6工作波形為：111111111nnnnnnnnQJQKQQ QQ QQ122222210nnnnnnQJQKQQ QQ133nnQDQ144nnQDQ1555555nnnnnnQSRQQQ QQ166661nnnnQTQQQCPQ1Q2Q3Q4Q5Q6

32、例例4 4、試寫出如圖所示各電路中觸發(fā)器的次態(tài)函數(shù)11nQ12nQ13nQ14nQ，并畫出在圖給定的信號作用下Q1、Q2、Q3、Q4的電壓波形。 &1&1ABJKCPQ1Q1SRQ21&Q2ABCPTQ3CP=ABQ3=1CPADQ4Q4CPAB解解 根據(jù)圖示電路，JK觸發(fā)器的激勵函數(shù)： &1&1ABJKCPQ1Q111JAQAQA11KBQBQB特征方程： 111111nnnnnQJQKQAQBQ狀態(tài)變化特點：AB0，狀態(tài)翻轉；AB1，狀態(tài)保持；AB，狀態(tài)跟隨B。RS觸發(fā)器的激勵函數(shù)： SABRAB1222()0nnnQSRQABAB QSR特性方程： 狀態(tài)變化特點：AB0，狀態(tài)置0；AB1

33、，狀態(tài)置1；AB，狀態(tài)保持。SRQ21&Q2ABCPT觸發(fā)器的激勵函數(shù)： T=AB1333nnnQTQABQTQ3CP=ABQ3特性方程： 狀態(tài)變化特點：AB，狀態(tài)翻轉；AB，狀態(tài)保持。D觸發(fā)器的激勵函數(shù)： =1CPADQ4Q44nDAQ144nnQDAQ特性方程： 狀態(tài)變化特點：A0，狀態(tài)保持；A1，狀態(tài)翻轉。Q1、Q2、Q3、Q4的電壓波形如圖所示。CPABQ1Q2Q3Q4 時序邏輯電路：時序邏輯電路：任一時刻的輸出信號不但取決于當時的輸入信號，而且還取決于電路原來的狀態(tài)，與以前的輸入有關。重點要求掌握：1、同步時序電路的分析2、同步、異步計數(shù)器的分析3、集成計數(shù)器的功能分析及其應用4、集

34、成移位寄存器及其應用5、序列信號發(fā)生器的設計與分析 例例4:分析示的時序電路的邏輯功能，寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉換圖，說明電路能否自啟動。 JQQJQQJQQCPKKK&YQ1Q2Q3123（1）確定各觸發(fā)器的激勵函數(shù)（驅動方程）和電路的輸出邏輯函數(shù)31233221113JQQKQJKQJKQ3YQ（2）列出電路的特征方程組（次態(tài)方程組）（3）作電路狀態(tài)轉換表 方法方法1 利用觸發(fā)器的特征方程求次態(tài)。 13123333211212122111313131nnnQQQ QQ QQ Q QQQQQQQQQQ QQ QQQ3Q13nQ12nQ11nQ2Q1Q10001

35、00 1 11 0 00 0 00 1 10 1 00 0 13YQ具有自啟動能力的M5計數(shù)器方法2 利用觸發(fā)器的激勵函數(shù)求次態(tài)。 31233221113JQQKQJKQJKQ3YQ13nQ12nQ11nQ0000110100011110100 0 0 0 1 10 1 11 0 1 1 1 11 0 00 1 0 0 0 00 0 00 1 1 1 0 00 1 10 1 0 0 0 01 1 1 1 0 00 1 00 0 1具有自啟動能力的M5計數(shù)器（4）依據(jù)狀態(tài)轉換表，畫電路的狀態(tài)轉換圖 000001010011100111110101321Q Q Q/0/0/0/0/1/1/1/1/

36、Y（5）電路特性描述 由狀態(tài)轉換圖可知，電路由初始狀態(tài)000經(jīng)5個CP脈沖后，回到初始狀態(tài)，并從輸出端給出一進位信號，因此，電路為模模5同步加法同步加法計數(shù)器。由于電路的三個偏離狀態(tài)在CP脈沖的作用下均能進入主循環(huán)鏈內(nèi)，因此電路能夠自啟動。 例例5：試分析圖示異步時序電路。要求寫出分析構過程，畫出狀態(tài)轉換圖，說明電路的邏輯功能。JQQJQQJQQCPKKK&YQ1Q2Q3123RD（1）確定電路的激勵函數(shù)3213322211311111JQ QKCPCPJKCPQJQKCPCP3213322211311111JQ QKCPCPJKCPQJQKCPCP（2）由激勵函數(shù)列出特征方程組1312312

37、211113nnnQQQ QCPQQQQQQCP（3）作電路狀態(tài)轉換表 方法方法： 利用觸發(fā)器的特征方程求次態(tài)。 13nQ12nQ11nQ0100100 1 11 0 00 0 00 1 00 1 00 0 0（4）畫出電路的狀態(tài)轉換圖， 000001010011100111110101321Q Q Q（5）電路特性描述電路是一能夠自啟動的異步5進制加法計數(shù)器 例例7：試分析圖示電路，列出電路的狀態(tài)轉換表，求出電路的輸出Z1和Z2的序列信號。EPETCPCLDRD74LS161Q0Q1Q2Q3D1D2D3D011CP&STASTBSTC42174LS138102 3 4 5 6 71&Z1Z2

38、 解解 電路是由同步4位二進制計數(shù)器74LS161和3/8譯碼器74LS138組成的計數(shù)型序列信號發(fā)生器。74LS161連接成6進制計數(shù)器，循環(huán)狀態(tài)為00000101。計數(shù)輸出端Q2Q1Q0分別接入74LS138的代碼輸入A2A1A0。輸出Z1和Z2與Q2Q1Q0的關系為： 1210(,)(0,1,3,5)Z Q Q Qm2210(,)(1,3,4)Z Q Q Qm ，依據(jù)上述關系，列出電路的狀態(tài)轉換表。電路輸出序列信號Z1110101，Z2010110。2210(,)(1,3,4)Z Q Q Qm1210(,)(0,1,3,5)Z Q Q Qm考題 選擇模選擇模M M計數(shù)器的計數(shù)范圍，確定初

39、態(tài)和末態(tài)。計數(shù)器的計數(shù)范圍，確定初態(tài)和末態(tài)。 確定產(chǎn)生置確定產(chǎn)生置0 0或置數(shù)信號的譯碼狀態(tài)，然后根據(jù)譯碼或置數(shù)信號的譯碼狀態(tài)，然后根據(jù)譯碼狀態(tài)設計譯碼反饋電路，使計數(shù)器產(chǎn)生清狀態(tài)設計譯碼反饋電路，使計數(shù)器產(chǎn)生清0 0或置數(shù)信號?；蛑脭?shù)信號。 畫出實現(xiàn)模畫出實現(xiàn)模N N計數(shù)器的邏輯電路。計數(shù)器的邏輯電路。M10計數(shù)器由計數(shù)器由1010產(chǎn)生清產(chǎn)生清0信號信號M853計數(shù)器由計數(shù)器由853產(chǎn)生清產(chǎn)生清0信號信號例：用例：用74161計數(shù)器實現(xiàn)模計數(shù)器實現(xiàn)模12計數(shù)。計數(shù)。例：用例：用74161計數(shù)器實現(xiàn)模計數(shù)器實現(xiàn)模7計數(shù)。計數(shù)。 由前面例題分析中可以發(fā)現(xiàn)，用反饋置由前面例題分析中可以發(fā)現(xiàn)，用反饋

40、置0法設計計數(shù)法設計計數(shù)器存在一個普遍規(guī)律，有待于我們?nèi)タ偨Y。器存在一個普遍規(guī)律，有待于我們?nèi)タ偨Y。2 23 3Q QQ QCRCR 0 01 12 2Q QQ QQ QCRCR D3D2D1D0Q3Q2Q1Q0COCTPCTTCRLD74161CP1&D3D2D1D0Q3Q2Q1Q0COCTPCTTCRLD74161CP1& 置置00000000法法： 例如，設計例如，設計M10計數(shù)器，預置數(shù)為計數(shù)器，預置數(shù)為0000，置數(shù)譯碼信號為，置數(shù)譯碼信號為1019，即，即:Q3Q2Q1Q0=1001,0 03 3Q QQ QL LD D 例如，設計例如，設計M12計數(shù)器，預置數(shù)為計數(shù)器，預置數(shù)為0

41、000，置數(shù)譯碼信號為，置數(shù)譯碼信號為12111，即，即:Q3Q2Q1Q0=1011,0 01 13 3Q QQ QQ QL LD D 解：解：預置數(shù)為：預置數(shù)為：0101置數(shù)控制信號：置數(shù)控制信號：0 01 12 23 3Q QQ QQ QQ QLDLD 列出狀態(tài)轉換表，從狀態(tài)轉換表列出狀態(tài)轉換表，從狀態(tài)轉換表判別是判別是M幾計數(shù)器。幾計數(shù)器。 假定初始狀態(tài)為假定初始狀態(tài)為0 00 00 0 1 0 11 0 10 1 1 00 1 1 00 1 1 10 1 1 11 0 0 01 0 0 01 0 0 11 0 0 11 0 1 01 0 1 01 0 1 11 0 1 11 1 0 01 1 0 01 1 0 11 1 0 11 1 1 01 1 1 01 1 1 11 1 1 10 0 0 00 0 0 01 11 11 11 11 11 11 11 11 11 11 1 如果初始條件不為如果初始條件不為0 0也沒關系，也沒關系，計數(shù)器經(jīng)過一個計數(shù)循環(huán)，不用的狀計數(shù)器經(jīng)過一個計數(shù)循環(huán)，不用的狀態(tài)就自動丟掉了。態(tài)就自動丟掉了。 計數(shù)器計滿值后自動返回計數(shù)器計滿值后自動返回0000，分析結果為分析結果為M12計數(shù)器。計數(shù)器。均均1 1C CT T