尹其暢第4~6講數(shù)字電子技術基礎

1、 長安大學考研 813電子技術基礎命題規(guī)分析及復習要點精講主講人：尹其暢老師第二章 組合邏輯電路1、本章考情分析 本章主要介紹了組合邏輯電路的分析和設計方法，然后討論編碼器，譯碼器，數(shù)據(jù)選擇器，數(shù)據(jù)分配器，加法器常用的組合邏輯功能器件。每年都要出大題，主要是簡單的組合邏輯電路設計。我們的精力主要放在設計電路上，由基本邏輯門或者由74LS138譯碼器與基本邏輯門構成的設計電路上，以及全加器的構成分析。2、本章框架結構本章首先介紹了組合邏輯電路的特點，然后分別介紹組合邏輯電路的分析方法和設計方法，然后介紹了相應的邏輯功能件。3、本章考點預測基本邏輯門，74LS138譯碼器，全加器。4、本章要點精講

2、要點一：組合邏輯電路的概念（特重點，小題，大題） 1 組合邏輯電路的定義：在任何時刻，邏輯電路的輸出狀態(tài)只取決于電路各輸入狀態(tài)的組合，而與電路原來（以前的工作狀態(tài)）的狀態(tài)無關。2 組合邏輯電路的結構：由各種邏輯門電路組成，輸入與輸出之間沒有反饋途徑（反饋電路或者反饋連線），無記憶性元器件（電容，電感）。包括單輸出與多輸出組合邏輯電路。例1 邏輯電路圖如下：邏輯表達式:F=AB+BC+AC分析：可以看出，在任何時刻，只要輸入變量A，B，C取值確定，則輸出F也隨之確定。例2 邏輯電路圖如下：這是一個基本觸發(fā)器，可以看出輸入是非和非，輸出是Q非和Q.分析：中間有反饋連線，因此不是組合邏輯電路，而是下

3、一章的時序邏輯電路。3 組合邏輯電路的特點：(1) 電路中不包含有記憶功能的單元電路；（2）輸入、輸出之間沒有反饋延遲電路 ；要點二：組合邏輯電路的研究內容要點三：組合邏輯電路的分析方法所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。分析步驟：1根據(jù)給定的邏輯圖寫出輸出函數(shù)的邏輯表達式。2化簡邏輯表達式，求出輸出函數(shù)的最簡與或表達式。3列出輸出函數(shù)的真值表。4描述電路的邏輯功能。例2.1邏輯電路如下：1寫出邏輯表達式： 2.化簡邏輯表達式：3.列出真值表：4.確定其功能： 當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。 所以這個電路實際上是一種3人表決

4、用的組合電路：只要有2票或3票同意，表決就通過。例3.2 邏輯電路如下：1寫出邏輯表達式：2.化簡邏輯表達式： 3.列出真值表：4.確定其功能：輸入相同為“0”； 輸入不同為“1”。因此是一個異或門=1ABF要點四：組合邏輯電路的設計方法組合邏輯功輯電路的設計是根據(jù)給定的實際邏輯問題，求出實現(xiàn)其邏輯功能的邏輯電路。設計方法根據(jù)要求，設計出適合需要的組合邏輯電路應該遵循的基本步驟，可以大致歸納如下：1、進行邏輯抽象分析設計要求，確定輸入、輸出信號及它們之間的因果關系。設定變量，即用英文字母表示有關輸入、輸出信號，表示輸入信號者稱為輸入變量，有時也簡稱為變量，表示輸出信號者稱為輸出變量，有時也稱為

5、輸出函數(shù)或簡稱函數(shù)。狀態(tài)賦值，即用0和1表示信號的有關狀態(tài)。列真值表。根據(jù)因果關系，把變量的各種取值和相應的函數(shù)值，以表格形式一一列出，而變量取值順序則常按二進制數(shù)遞增排列，也可按循環(huán)碼排列。2、進行化簡輸入變量比較少時，可以用卡諾圖化簡。輸入變量比較多用卡諾圖化簡不方便時，可以用公式法化簡。3、畫邏輯圖變換最簡與或表達式，求出所需要的最簡式。根據(jù)最簡式畫出邏輯圖。例4 要實現(xiàn)的邏輯功能。設計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。解：分析：“多數(shù)表決電路”是按照少數(shù)服從多數(shù)的原則對某項決議進行表決，確定是否通過。

6、令 邏輯變量A、B、C 分別代表參加表決的3個成員，并約定邏輯變量取值為0表示反對，取值為1表示贊成； 邏輯函數(shù)Y表示表決結果。Y取值為0表示決議被否定，Y取值為1表示決議通過。 按照少數(shù)服從多數(shù)的原則可知，函數(shù)和變量的關系是：當3個變量A、B、C中有2個或2個以上取值為1時，函數(shù)Y的值為1，其他情況下函數(shù)Y的值為0。1.首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出是F，多數(shù)贊成時是“1”，否則是“0”。2. 根據(jù)題意列出真值表。3. 畫出卡諾圖，并用卡諾圖化簡：4. 根據(jù)邏輯表達式畫出邏輯圖。要點五：編碼器歷年考研中，沒有考編碼器，如果要考的

7、話，只可能考74LS148，其它的編碼器可以不了解，一次本節(jié)只講74LS148。編碼:用二進制代碼表示固定的含義。編碼器:執(zhí)行編碼功能的電路一：8線3線 優(yōu)先編碼器（74LS148）集成3位二進制優(yōu)先編碼器74LS148的邏輯圖集成3位二進制優(yōu)先編碼器74LS148的真值表集成3位二進制優(yōu)先編碼器74LS148的芯片和引腳功能二、二-十進制編碼器二-十進制編碼器：將十個狀態(tài)（對應于十進制的十個代碼）編制成BCD碼。十個輸入：I0 I9 ，四個輸出：F3 F0 ，也就是8421 BCD碼編碼器，此編碼器不是重點，有興趣的同學可以看看。要點六：譯碼器（特重點）歷年考研中，大題考了三次，都是74LS

8、138構成的設計電路，小題考了一次，顯示譯碼器的基本概念。因此本節(jié)是特重點，在習題補充中有這方面的大題和小題。譯碼是編碼的逆過程，即將某二進制翻譯成電路的某種狀態(tài)。一、二進制譯碼器二進制譯碼器的作用：將n種輸入的組合譯成2n種電路狀態(tài)。也叫n-2n線譯碼器。譯碼器的輸入一組二進制代碼譯碼器的輸出一組高低電平信號1、2-4線譯碼器74LS139的內部線路時譯碼器工作74LS139的功能表“”表示低電平有效2-4線譯碼器框圖2、3線8線譯碼器74LS138內部線路（邏輯電路圖）74LS138的真值表當時，74LS138的邏輯框圖二、顯示譯碼器在數(shù)字系統(tǒng)中，常常需要將運算結果用人們習慣的十進制顯示出

9、來，這就要用到顯示器件和顯示譯碼器。字型重疊式顯示器點陣式顯示器分段式顯示器等顯示器分類:有半導體顯示器 (LED)熒光顯示器液晶顯示器按發(fā)光物質分:按顯示方式分:按發(fā)光物質不同分類1）半導體顯示器，亦稱發(fā)光二極管顯示器。優(yōu)點：電壓低。缺點：亮度低。2）熒光數(shù)字顯示器，如熒光數(shù)碼管。優(yōu)點：視覺好。缺點：要有燈絲電壓，功耗大。3）氣體放電顯示器，如輝光數(shù)碼管。優(yōu)點：視覺好。缺點：電壓高。4）液晶數(shù)字顯示器，如液晶顯示器。優(yōu)點：電流小。缺點：亮度低。按顯示方式分類1）字型重疊式：將不同字符的電極重疊起來，要顯示某字符，只需使相應的電極發(fā)光即可，如輝光數(shù)碼管。2）分段式：數(shù)碼由分布在同一平面上若干段

10、發(fā)光的筆畫組成，如半導體顯示器。3）點陣式：由一些按一定規(guī)律排列的可發(fā)光點陣所組成，利用光點的不同組合，便可顯示不同數(shù)碼，如液晶顯示器。數(shù)碼顯示器件。用來顯示數(shù)字和符號。使用較多的是七段數(shù)碼顯示器。主要包括發(fā)光二極管(LED)數(shù)碼管和液晶顯示(LCD)數(shù)碼管兩種。LED數(shù)碼管通過點亮不同位置上的LED使其顯示不同的字符形狀，并將需顯示的各段按ag命名，如下所示。其優(yōu)點是具有較高亮度、工作電壓較低、體積小、可靠性高、有多種顏色可供選擇，應用廣泛；但工作電流較大。 七段顯示器中的LED根據(jù)連接方式的不同，分為共陰極與共陽極兩種連接方式。LCD數(shù)碼管是利用液晶材料在電場作用下會吸收光線的特性顯示數(shù)碼

11、。優(yōu)點是耗電較低、體積小、重量輕、顯示清晰；但顯示亮度較低。要點八：加法器（特重點）歷年考研中，大題考了一次，都是全加器的基本電路，小題未考。因此本節(jié)是也特重點，在習題補充中有這方面的大題和小題。一、半加器半加運算不考慮從低位來的進位。設：A-加數(shù)；B-被加數(shù)；S-本位和；C-進位。真值表邏輯圖邏輯符號二、全加器：an-加數(shù)；bn-被加數(shù)；cn-1-低位來的進位；sn-本位和；cn-本位向高位的進位。真值表全加器的卡諾圖要點九：多位加法器歷年考研中，大小題都未考，本節(jié)出題的可能性不大，只需了解。實現(xiàn)多位二進制數(shù)相加的電路稱為加法器。1、4位串行進位加法器構成：把4個全加器串聯(lián)起來，低位全加器的

12、進位輸出連接到相鄰的高位全加器的進位輸入。由于每一位相加結果，必須等到低一位的進位產生以后才能建立，因此這種結構也叫做逐位進位加法器。其特點是結構簡單，最大缺點是運算速度慢。為了提高運算速度，必須減小或消除由于進位信號逐位傳遞所消耗的時間，采用超前進位加法器。要點十：數(shù)值比較器（重點）歷年考研中，大小題都未考，但是本節(jié)有可能出題，因此本節(jié)是重點。用來完成兩個二進制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。一、1位數(shù)值比較器設AiBi時Li1； AiBi時Gi1； AiBi時Mi1。得1位數(shù)值比較器的真值表。邏輯表達式邏輯圖 要點十一：數(shù)據(jù)分配器和數(shù)據(jù)選擇器歷年考研中，大小題都未考，但是

13、本節(jié)有可能出題，容易出填空題，因此本節(jié)是也重點。一數(shù)據(jù)選擇器 在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，叫做數(shù)據(jù)選擇器，也稱多路選擇器或多路開關。S0時，選擇器使能(工作)，S1時，選擇器被禁止。輸出數(shù)據(jù)可以是4路輸入數(shù)據(jù)的任意一路，究竟是哪一路完全由選擇控制信號決定邏輯表達式二，集成數(shù)據(jù)分配器把二進制譯碼器的使能端作為數(shù)據(jù)輸入端，二進制代碼輸入端作為地址碼輸入端，則帶使能端的二進制譯碼器就是數(shù)據(jù)分配器。習題補充：小題全加器和數(shù)值比較器部分一、填空題1、兩個1位二進制數(shù)相加叫做(半加器)。兩個同位的加數(shù)和來自低位的進位三者相加叫做(全加器)。2、比較兩個多位二進制數(shù)大小是

14、否相等的邏輯電路，稱為(數(shù)值比較器)。 二、單項選擇題1、如需要判斷兩個二進制數(shù)的大小或相等，可以使用(D)電路。 A、譯碼器 B、編碼器 C、數(shù)據(jù)選擇器 D、數(shù)據(jù)比較器2、只考慮本位數(shù)而不考慮低位來的進位的加法稱為 (B)。 A、全加 B、半加 C、全減 D、半減編碼器和譯碼器部分一、填空題1、用文字、符號或者數(shù)碼表示特定對象的過程，叫做（編碼）2、用n位二進制代碼對N=2n個信號進行編碼的電路稱為(二進制編碼器)。3、半導體數(shù)碼顯示器的內部接法有兩種形式：共(陰)極接法和共(陽)極接法。4、對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用 (低)電平驅動的七段顯示譯碼器。5、8個輸入的編碼器，按

15、二進制編碼，其輸出的編碼有(3) 位。6、3個輸入的譯碼器，最多可譯碼出(8) 路輸出。二、單項選擇題1、在二進制譯碼器中，若輸入有4位代碼，則輸出有(D)信號。 A、2個 B、4個 C、8個 D、16個2、若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為(B)位。 A、5 B、6 C、10 D、50 3、在在大多數(shù)情況下,對于譯碼器而言(A)。 A、其輸入端數(shù)目少于輸出端數(shù)目 B、其輸入端數(shù)目多于輸出端數(shù)目 C、其輸入端數(shù)目與輸出端數(shù)目幾乎相同大題試分析所示組合邏輯電路的邏輯功能，寫出邏輯函數(shù)式，列出真值表，說明電路完成的邏輯功能。解：由邏輯電路圖寫出邏輯函數(shù)表達式：圖a：圖b： 圖c：由邏輯函數(shù)表達式列寫真值表： 由真值表可知：圖a為判奇電路，輸入奇數(shù)個1時輸出為1；圖b 為全加器L1為和，L2為進