ch.3 邏輯門電路_第1頁
ch.3 邏輯門電路_第2頁
ch.3 邏輯門電路_第3頁
ch.3 邏輯門電路_第4頁
ch.3 邏輯門電路_第5頁
已閱讀5頁，還剩46頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、3.1 基本邏輯門電路基本邏輯門電路3.2 TTL數(shù)字集成邏輯門電路數(shù)字集成邏輯門電路3.3 ECL邏輯門電路（邏輯門電路（*）3.4 CMOS邏輯門電路（邏輯門電路（*）3.5 數(shù)字集成電路使用中應注意的問題數(shù)字集成電路使用中應注意的問題下一頁上一頁章目錄下一頁上一頁章目錄100VUCC高電平高電平低電平低電平下一頁上一頁章目錄下一頁上一頁章目錄BAbc下一頁上一頁章目錄V0 5-0.7-0.7 =3.6V輸入有低輸入有低“0”輸出輸出為高為高“1”BAbc下一頁上一頁章目錄ABF 輸入全高輸入全高“1”,輸出為輸出為低低“0”“0”(0.3V)下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一

2、頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄16116 ILOL1 IIN1004. 04 . 0 IHOH2 IIN下一頁上一頁章目錄50%50%tPHLtPLH2 2p pd dPLHPHLttt 輸入波形輸入波形ui輸出波形輸出波形uO下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄74LS20(4輸入輸入2門門)&UCCD2C2B2Y214C1D1Y1B1A1GND13121110 9 81234567A2&下一頁上一頁章目錄下一頁上一頁章目錄F+5V T4AB R3R2R1T2 T1RLVC

3、C&YBA下一頁上一頁章目錄Y1 =AB Y2 = CDCDABCDABYYY21下一頁上一頁章目錄Y&CBAKA+24VKA220下一頁上一頁章目錄IHOHOH(min)CC)max(MINIVVRL 1VOHVIL1VOHVIL1VOHVIL1下一頁上一頁章目錄1VIL1VOLVIH1VIL1ILOL(max)OL(max)CCL(min)VVIMIR 下一頁上一頁章目錄T3T4截止截止下一頁上一頁章目錄1V1VT3T4導通導通下一頁上一頁章目錄控制端高電平有效的三態(tài)門控制端高電平有效的三態(tài)門控制端低電平有效的三態(tài)門控制端低電平有效的三態(tài)門用用“”表示輸出表示輸出為三態(tài)。為三態(tài)。下一頁上一頁章目錄下一頁上一頁章目錄 “1”“0”“0”11BA AY下一頁上一頁章目錄，時時0 E，時時1 EAY BY 下一頁上一頁章目錄ABAF2B=1下一頁上一頁章目錄下一頁上一頁章目錄=VE- -(- -VEE)/Re 10mA下一頁上一頁章目錄=VE- -(- -VEE)/Re 10.6mA下一頁上一頁章目錄下一頁上一頁章目錄AY1下一頁上一頁章目錄ABT3T1T4T2+UDDYBAY 下一頁上一頁章目錄T1T3T2T4+UDDBAY 下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁章目錄下一頁上一頁

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論