embeddedprocessorv11.1

1、嵌入式嵌入式cpu發(fā)展介紹發(fā)展介紹費(fèi)浙平費(fèi)浙平 新車間新車間 * 2011.102diverse applicationsfragmented architectures 各種各種cpu架構(gòu)的應(yīng)用現(xiàn)狀架構(gòu)的應(yīng)用現(xiàn)狀 (32位及以上位及以上)desktopnotebookwindowsworkstationms officeserverstbdtvcellphonee-readerpndnetbookdsctablet2g/3giptvhome gatewaystorage10g/100gopticalswitch/routerhome cecomputingmobile ceinfrastru

2、cturenetworking/cloudcpu應(yīng)用應(yīng)用embedded controller3x86 架構(gòu)架構(gòu)v 1978 8086 (16-bit)v 1985 80386 (32-bit)v 2003 athlon (64-bit)v intel 成立于1968年，1971年起開始cpu設(shè)計(jì)v amd 成立于1969年，1975年起開始反向cpu設(shè)計(jì)v x86陣營(yíng)是陣營(yíng)是cpu結(jié)構(gòu)體系理論工程實(shí)現(xiàn)的先行者；永遠(yuǎn)值結(jié)構(gòu)體系理論工程實(shí)現(xiàn)的先行者；永遠(yuǎn)值得我們尊敬得我們尊敬4arm 架構(gòu)架構(gòu)v arm 架構(gòu)架構(gòu) from 1985；源于acorn公司一個(gè)工程項(xiàng)目 從1995年的arm7tdmi

3、開始成功；由手機(jī)的普及而興起 32位架構(gòu)v arm 公司公司 成立于1990年 ipo in 19985mips 架構(gòu)架構(gòu)v mips 架構(gòu)架構(gòu) from 1981年；源自斯坦福大學(xué)的risc研究項(xiàng)目 80年代后期至90年代早期，在圖形工作站和服務(wù)器領(lǐng)域風(fēng)行一時(shí)；90年代末開始以授權(quán)形式在嵌入式領(lǐng)域流行 32位和64位架構(gòu)v mips 公司公司 成立于1984年；由斯坦福大學(xué)的risc項(xiàng)目教授創(chuàng)建 90年代早期被sgi收購(gòu)，與intel在高端處理器領(lǐng)域大戰(zhàn)多年 ipo in 1989; re ipo in 19986risc的精髓的精髓v 優(yōu)美的架構(gòu)定義優(yōu)美的架構(gòu)定義 適合于流水線的高效操作v

4、 規(guī)則的指令格式規(guī)則的指令格式 簡(jiǎn)化硬件設(shè)計(jì)v 簡(jiǎn)單的尋址模式簡(jiǎn)單的尋址模式 簡(jiǎn)化軟/硬件設(shè)計(jì)簡(jiǎn)潔簡(jiǎn)潔規(guī)則規(guī)則高效高效mips是是cpu結(jié)構(gòu)體系中最優(yōu)雅的架構(gòu)之一結(jié)構(gòu)體系中最優(yōu)雅的架構(gòu)之一7嵌入式嵌入式cpu熱點(diǎn)技術(shù)熱點(diǎn)技術(shù)v 架構(gòu)架構(gòu) 32位、64位 混合指令集v 單核技術(shù)單核技術(shù) 頻率 (clock frequency) 超標(biāo)量 (superscalar) 多線程 (multi-threading) dsp擴(kuò)展 (dsp extension) v 多核技術(shù)多核技術(shù)8只是跟隨只是跟隨intel嗎？嗎？166mhz200mhz500mhz1ghz2ghz3ghz64位mmx超標(biāo)量超線程雙核頻率

5、架構(gòu)擴(kuò)展流水線技術(shù)多核9功耗、功耗、功耗！功耗、功耗、功耗！10v 指令集指令集 mips32 mips16 micromipsv 處理器處理器 mips m4k mips 4k mips 24k mips 34k mips 74k mips 1004k mips 1074k mips m14kv 指令集指令集 arm thumb thumb-2v 處理器處理器 arm7 arm9 arm11 cortex a cortex a mpcore cortex marm and mips11mips架構(gòu)架構(gòu)mips64mips32v mips架構(gòu)定義簡(jiǎn)潔、規(guī)則、高效架構(gòu)定義簡(jiǎn)潔、規(guī)則、高效nris

6、c的精髓，實(shí)現(xiàn)現(xiàn)代結(jié)構(gòu)體系理論的工程成本較少n同等條件下實(shí)現(xiàn)的性能和功耗具有明顯優(yōu)勢(shì)v mips架構(gòu)定義完備性、前瞻性架構(gòu)定義完備性、前瞻性mips32和mips64的骨干指令集架構(gòu)；32/64之間擁有完整的二進(jìn)制兼容性基礎(chǔ)架構(gòu)版本穩(wěn)定、無需頻繁修訂；軟件兼容性極好v mips架構(gòu)的可擴(kuò)展性架構(gòu)的可擴(kuò)展性(ase：application specific extension)n可針對(duì)特定應(yīng)用相關(guān)的重要特性做優(yōu)化補(bǔ)充n基礎(chǔ)架構(gòu)仍舊保持穩(wěn)定，避免復(fù)雜的不兼容性問題mips ase12arm 架構(gòu)架構(gòu)13architecture featuresmipsarm性能功耗 / 效率代碼尺寸mipsarm

7、多核多線程多核多線程結(jié)構(gòu)64位14混合指令集混合指令集v 32位處理器混搭位處理器混搭16位指令的歷史位指令的歷史v 32/16位混合指令的出現(xiàn)位混合指令的出現(xiàn)v arm thumbv mips16v arm thumb-2v micromipsv 好處和壞處好處和壞處15instruction coding16cpu 設(shè)計(jì)設(shè)計(jì)指令集和架構(gòu)定義指令集和架構(gòu)定義電路設(shè)計(jì)電路設(shè)計(jì)半導(dǎo)體制造工藝半導(dǎo)體制造工藝isaarchitecturemicro-architecturepipelineprocess17cpu 主頻提升主頻提升v 主要通過兩方面的改進(jìn)主要通過兩方面的改進(jìn) 拉長(zhǎng)的流水線 制造工藝的

8、演進(jìn)v 多數(shù)嵌入式應(yīng)用的主頻要求其實(shí)比較固定多數(shù)嵌入式應(yīng)用的主頻要求其實(shí)比較固定v 典型嵌入式典型嵌入式cpu主頻估計(jì)將不會(huì)超過主頻估計(jì)將不會(huì)超過2ghz 制約因素是功耗而非cpu設(shè)計(jì)問題 電池永遠(yuǎn)是便攜式終端的嚴(yán)重障礙18單位頻率性能的提升單位頻率性能的提升v 必須尋求單位必須尋求單位mhz處理能力和效率的提升處理能力和效率的提升 超標(biāo)量 極大提高性能 多線程 有助提高效率v 以及多處理技術(shù)的發(fā)展以及多處理技術(shù)的發(fā)展 多核mhz19超標(biāo)量超標(biāo)量 superscalarv 超標(biāo)量：提高流水線并行度超標(biāo)量：提高流水線并行度簡(jiǎn)單超標(biāo)量結(jié)構(gòu)模型：雙發(fā)射5級(jí)流水線 pre fetchbuffer /

9、dispatchexecuteexecuteexecutecycleinstructionscycleinstructions架構(gòu)定義極大影響多發(fā)射亂序超標(biāo)量的效率和實(shí)現(xiàn)成本架構(gòu)定義極大影響多發(fā)射亂序超標(biāo)量的效率和實(shí)現(xiàn)成本20多線程多線程 multi-threadingv 在功耗限制條件下，并行處理是必然選擇在功耗限制條件下，并行處理是必然選擇 在單核中增加執(zhí)行流水線 當(dāng)一個(gè)核的資源被充分利用，需考慮多核方案v 多流水線的內(nèi)核資源利用率可能極大下降多流水線的內(nèi)核資源利用率可能極大下降 多線程是在單核上對(duì)軟件模擬出多個(gè)邏輯處理器，通過提高內(nèi)核執(zhí)行單元利用率，以極小的硬件代價(jià)獲得相當(dāng)比例的總體性能

10、和吞吐量提高21多線程處理模型多線程處理模型單核資源充分利用單核資源充分利用 + 多核并行處理多核并行處理execution pipelineinstruction queueexecution pipelineinstruction queueexecution pipelineinstruction queuethread 0thread 1thread 2thread 3execution pipelineinstruction queuethread 0thread 1thread 2thread 322多核多核 multi-processorv 多核使得頻率相同條件下處多核使得頻率相

11、同條件下處理性能倍增理性能倍增 處理器硬件復(fù)雜度和面積也倍增 需要軟件線程并行化 任務(wù)分配和管理開銷可控，但是優(yōu)化不易v 多核技術(shù)的領(lǐng)先應(yīng)用領(lǐng)域是多核技術(shù)的領(lǐng)先應(yīng)用領(lǐng)域是通信通信v 2核也開始在消費(fèi)類中開始核也開始在消費(fèi)類中開始應(yīng)用應(yīng)用多核和多線程技術(shù)的聯(lián)合使用是目前處理器理論和實(shí)踐中能多核和多線程技術(shù)的聯(lián)合使用是目前處理器理論和實(shí)踐中能實(shí)現(xiàn)的最強(qiáng)并行處理技術(shù)實(shí)現(xiàn)的最強(qiáng)并行處理技術(shù)23工藝！工藝！工藝！工藝！24benchmarking 的迷思的迷思v 有很多很好的處理器測(cè)試基準(zhǔn)，但是沒有好的、可以橫向比有很多很好的處理器測(cè)試基準(zhǔn)，但是沒有好的、可以橫向比較的測(cè)試基準(zhǔn)較的測(cè)試基準(zhǔn)v 測(cè)試條件很

12、重要，需要注意真實(shí)系統(tǒng)的真實(shí)性能測(cè)試條件很重要，需要注意真實(shí)系統(tǒng)的真實(shí)性能mips dmips coremark flops bdti eembc caffeinmark 。browserbench grinderbench dpibench etcpbench 。25芯片性能比較舉例芯片性能比較舉例cm/mhz(bigger is better)+ 30%+ 20%score public available at /benchmark/index.php?pg=benchmark (*) use non gcc compiler26嵌入式嵌入式c

13、pu展望展望v 計(jì)算機(jī)架構(gòu)的理論體系已經(jīng)比較成熟，短時(shí)期內(nèi)突破性發(fā)展計(jì)算機(jī)架構(gòu)的理論體系已經(jīng)比較成熟，短時(shí)期內(nèi)突破性發(fā)展的可能性不大的可能性不大 現(xiàn)階段基本著重于理論體系的工程實(shí)現(xiàn)v 多處理技術(shù)（多核和多線程）成為提高性能的主要手段多處理技術(shù)（多核和多線程）成為提高性能的主要手段 多處理的有效管理和實(shí)現(xiàn)效率將不斷提高（軟、硬件）v 持續(xù)受益于半導(dǎo)體制造工藝的進(jìn)步持續(xù)受益于半導(dǎo)體制造工藝的進(jìn)步 特別在低功耗上成為直接推動(dòng)因素v 指令集架構(gòu)數(shù)目將收斂但保持一定規(guī)模指令集架構(gòu)數(shù)目將收斂但保持一定規(guī)模 8位、16位、32位、64位等 私有架構(gòu)的開放架構(gòu)并存27處理器處理器？ cpu ？定制硬件定制硬件

14、通用通用dsp專用專用dsp/cpu通用通用cpu可配置處理器可配置處理器性性 能能功耗功耗靈活性靈活性單位成本單位成本初始成本初始成本asicasspfpga28什么是什么是“通用通用”？autobench consumerbench denbench engergybench fpbenchnetworking oabench telebench29深度深度“優(yōu)化優(yōu)化”？greendroid: a mobile application processor for a future of dark siliconnathan goulding etc. department of compu

15、ter science and engineering, university of california, san diego30終極終極“機(jī)器機(jī)器”?v first stored program computer filled a room used 3.5kw of electrical power at 700hzv current high efficiency 32-bit cores 0.02mm2 with 100k transistors 100 dmips per mwv 1010 times better power efficiencyv spinnaker proje

16、ct 25w per neuron for complete cpu + linksv you and me 25pw per neuronv 106 power efficiency to find.31cpu的業(yè)務(wù)模式的業(yè)務(wù)模式v 自有架構(gòu)做芯片自有架構(gòu)做芯片v ip licensev architecture license32architecture licensev 自主掌握自主掌握cpu核心設(shè)計(jì)能力核心設(shè)計(jì)能力v 自主掌握自主掌握cpu核心的規(guī)格定義核心的規(guī)格定義v 自主掌握產(chǎn)品設(shè)計(jì)日程和發(fā)展路線圖自主掌握產(chǎn)品設(shè)計(jì)日程和發(fā)展路線圖v 產(chǎn)品安全性和成本更可控產(chǎn)品安全性和成本更可控, 經(jīng)濟(jì)代價(jià)最小經(jīng)濟(jì)代價(jià)最小v 需要能夠真正完整設(shè)計(jì)好需要能夠真正完整設(shè)計(jì)好cpu核心核心v cpu的性能、功耗等技術(shù)指標(biāo)取決于自己的能力水平的性能、功耗等技術(shù)指標(biāo)取決于自己的能力水平v 優(yōu)勢(shì)發(fā)揮需要累積、不適合優(yōu)勢(shì)發(fā)揮