計算機組成原理復習試卷

1、計算機組成原理復習試卷一、填空題1、馮·諾依曼模型中，存儲器是由定長存儲單元組成的、按 訪問的、 空間；其存儲程序原理是 以等同地位存放在同一存儲器中；其程序流控制思想為下條指令地址由 產生、程序執(zhí)行過程為循環(huán)的指令執(zhí)行過程。2、現代計算機結構中常以 為中心、通過 實現各功能部件互連；cpu中pc寄存器主要用來存放 、ir寄存器主要用來存放 。3、機器中8位定點表示的無符號整數可表示的數值范圍是 至 ，8位定點補碼形式表示的有符號純整數可表示的數值范圍是 至 。4、數據編碼1010010的偶檢驗碼是 ；若采用海明校驗碼，則需 位檢驗位。5、定點加減法運算方法中，x-y補=x補+ ；定

2、點乘法運算方法中，設x補、y補均為n位的數據表示，則x×y原為 位的數據表示。6、存儲器的容量-速度、速度-價格存在矛盾，根據 可采用層次結構存儲系統(tǒng)滿足用戶需求，現代計算機的“cache-主存-輔存”層次結構中，cache主要解決 問題、而輔存則主要解決 問題。7、某sram芯片容量為4kbit、數據引腳為4根(雙向)，則地址引腳為 根；若用該芯片構成8k×8bit容量的存儲器，則需該芯片 個，構成的存儲器地址引腳為 根。8、若cpu的數據引腳為8根、地址引腳為16根(a15a0)，主存按字節(jié)進行編址，則主存最大容量為 b；若系統(tǒng)僅配置16kb主存(由1個sram芯片構成

3、)，則主存的片選信號cs#與地址有關的邏輯表達式為 。9、某cache容量為256kb、塊大小為16b、采用4路組相聯(lián)映像，則cache共有 個組，按字節(jié)編址的24位的主存地址020345h可映射到cache的第 組(組號從零開始編號)，地址變換時塊標記中參與比較的信息至少有 位(注意硬件表特征)。10、頁式虛擬存儲器的存儲管理中，與主存信息交換單位為頁(其大小比cache塊 )、均采用 地址映像方法，常在 中設置快表(tlb)以提高地址變換速度。11、指令系統(tǒng)由多種機器指令組成，機器指令常用 表示，主要由操作碼、 兩部分編碼組成。不同機器指令的 必須互不相同，機器指令直接支持的數據類型稱為

4、。12、指令格式中， 編碼方式的操作碼的平均碼長最短， 編碼方式的指令格式最規(guī)整；順序型、轉移型指令格式中， 型指令格式常用顯式方式表示下條指令地址；為便于表示下條指令地址，要求機器指令字長是存儲器單元長度的 。13、指令對應的操作數可存放在存儲器、 及 這3種按地址訪問的部件中；因操作數長度可能為多個存儲器字長，操作數地址常用連續(xù)存儲單元中的最小單元地址表示，因此，存儲器操作數的存儲方式有 及邊界2個方面；其中，存取操作數速度較快的是邊界 方式。14、堆棧存取方式典型的特征有 及 ，堆棧操作中， 操作先移動棧頂位置，然后才進行操作。15、各種尋址方式中， 尋址方式不可用于數據尋址， 尋址方式

5、的操作數存放在指令中(或稱存放在ir中)。16、cpu的基本功能包括指令(過程)控制、 控制、 控制、 、中斷處理5大基本功能；為實現循環(huán)的指令控制功能，控制器中須設置稱為 的寄存器存放指令地址及作為循環(huán)變量、設置稱為 的寄存器存放當前指令內容；為便于實現cpu訪問存儲器過程與cpu內部其它操作并行，常設置稱為 的寄存器存放cpu訪存的存儲器地址，設置稱為 的寄存器存放cpu訪存的數據，訪存過程實際上是這2個寄存器與存儲器的交互過程。17、控制器中常用不同信號線表示不同時段，各時段的次序用各信號線上信號的 表示，各時段的長度控制由時序信號的控制方式實現，同步控制方式用統(tǒng)一的時鐘實現時長控制，異

6、步控制方式通過 實現時長控制，而聯(lián)合控制方式協(xié)調同步方式與異步方式常采用的方法是 。18、組合邏輯控制器的控制周期是1條機器指令的執(zhí)行過程，而微程序控制器的思想是將機器指令的執(zhí)行過程用微程序表示，其控制周期是1條 的執(zhí)行過程，各微程序存放在稱為 部件中，因此微指令周期由 及 兩部分組成。19、總線操作包括總線請求與仲裁、 、數據及 4個階段，總線仲裁階段的各種集中式仲裁方式中， 方式所需仲裁信號線最少、 方式可實現動態(tài)優(yōu)先級仲裁、 方式對設備或線路故障最敏感、 方式的仲裁過程不需設備介入；總線傳輸時的定時方式中，半同步方式除需要同步方式的時鐘信號線外，還需要異步方式的 信號線。20、各種i/o

7、方式中， i/o方式最能體現“現代計算機以存儲器為中心”的思想， i/o方式的i/o效率最低。21、相對于非向量中斷，向量中斷靠 實現中斷源的識別；為實現單重中斷，cpu中需設置稱為 的硬件標志位，標明cpu當前是否正在執(zhí)行中斷服務程序，即是否可以響應新的中斷請求；為支持多重中斷，cpu中必須設置 指令，以實現對上述標志位的置位與復位。二、選擇題1、馮·諾依曼模型計算機中，cpu區(qū)分從存儲器中取回的是指令還是數據的依據是（ ）。 (a)指令操作碼的譯碼結果 (b)指令和數據的尋址方式(c)指令周期的不同階段 (d)指令和數據所在的存儲單元2、與cpu機器字長相同的是（ ）。 (a)存

8、儲字長 (b)寄存器長度 (c)數據總線寬度 (d)都不正確3、設浮點數的階碼和尾數均用補碼形式表示、長度分別為5位和7位(均含2位符號位)。若x=27×29/32、y=25×5/8，則用浮點加法計算x+y的結果是（ ）。 (a)00111 1100010 (b)00111 0100010 (c)01000 0010001 (d)發(fā)生溢出4、存儲器性能指標中，存取周期tm通常（ ）存取時間ta(又稱訪問時間)。 (a)大于 (b)大于等于 (c) 小于 (d)小于等于5、下列因素中，與cache的命中率h無關的是（ ）。 (a)主存容量 (b)cache容量 (c)替換策略

9、 (d)寫策略6、下列機器指令中，（ ）需要傳遞2個地址參數，常用（ ）傳遞其中的1個參數。 (a)無條件轉移指令 (b)條件轉移指令 (c)調用指令 (d)返回指令 (a)隊列 (b)堆棧 (c)緩沖器 (d)通道7、相對尋址方式對應的操作數存放在稱為（ ）的部件中。 (a)指令(或ir) (b)寄存器 (c)存儲器 (d)i/o接口8、cpu主頻通常指cpu中（ ）的頻率。 (a)指令周期 (b)機器周期 (c)節(jié)拍周期 (d)fsb時鐘9、對連接在總線上的部件而言，下列（ ）上的信息傳送方向是雙向的。 (a)數據總線 (b)地址總線 (c) 控制總線 (d)狀態(tài)總線10、某時鐘頻率為10

10、0mhz、總線傳輸周期為4個時鐘周期、具有16根雙向數據線的總線的帶寬為（ ）。 (a)100mbps (b)50mbps (c)25mbps (d)50mbps11、采用統(tǒng)一編址的i/o編制方式時，存儲單元與i/o設備是靠（ ）來區(qū)分的。 (a)不同的地址線 (b)不同的地址碼 (c)不同的控制線 (d)不同的控制碼12、各i/o中斷源采用（ ）連接時，中斷源硬件中只需有中斷請求電路、不再需要中斷響應電路，中斷響應由中斷控制器完成。 (a)共用請求式 (b)分類共用請求式 (c)獨立請求式13、采用dma方式傳送數據時，每傳送一個數據需占用（ ）的時間。 (a)一個指令周期 (b)1個機器周

11、期 (c)1個存儲周期三、計算題1、已知x=-11，y=+25，求用8位長度表示的x補、y補、-y補、x+y補、x-y補； 8位的x補=10101101、y補=00101001，求x原、x移、y原、y移。2、浮點數的階碼及尾數均用補碼表示、編碼長度分別為6位和8位(均含2位符號位)，運算時采用雙符號位運算、警戒位為4位、尾數舍入采用舍入法。已知x=+25×33/64、y=-28×45/64，寫出用浮點加法計算z=x+y的過程及結果。3、設x=+0.11011、y=-0.11101，請用booth算法計算x×y補，要求列出運算步驟。4、某指令系統(tǒng)指令字長均為16位，

12、每個操作數地址碼為6位，假設已定義了12條雙地址指令，請計算最多可以定義多少條單地址指令。5、某cpu機器字長為16位、各有1個基址寄存器b和變址寄存器i，約定主存單元長度為16位，指令系統(tǒng)中單地址指令格式如下圖所示，其中df=00、01、10、11分別表示立即尋址、基址尋址、變址尋址、相對尋址方式，形式地址a為原碼表示方式。15 10 9 8 7 0操作碼op尋址方式位df形式地址a設(b)=0037h、(i)=1122h、(pc)=1234h，請計算指令4477h1199h3344h的操作數值或操作數ea。6、某cpu主頻為8mhz，指令系統(tǒng)中的指令周期有兩大類，a類的指令周期包含3個機器

13、周期，b類的指令周期包含4個機器周期，每個機器周期包含4個時鐘周期。某程序包含3000條a類指令及7000條b類指令。求在該機器上串行執(zhí)行上述程序的時間。若該機器采用流水方式執(zhí)行指令，流水線以機器周期為拍，流水線應設置為多少個段為宜？求在該機器上執(zhí)行上述程序的時間(不考慮3種類型相關)。 7、若計算機的系統(tǒng)總線周期為0.2us，某字符外設的最大傳輸速率為8000bps，其i/o接口的數據緩沖區(qū)大小為1b，數據傳送可采用中斷方式和dma方式。若采用中斷方式傳送，cpu每處理一次中斷總共需5us，每秒鐘因數據傳送占cpu多少時間？若采用周期竊取方式的dma傳送，每次dma傳送共傳送4000個字節(jié)，

14、預處理及后處理總共需6us，cpu用于該設備io的時間百分比為多少？四、簡答題1、簡述半同步方式通信的基本原理及信號線設置需求。2、簡述i/o接口的主要功能。說明i/o接口硬件的基本組成部件有哪些？3、簡述向量中斷響應階段的主要任務，說明外部可屏蔽中斷請求得到響應的條件。4、簡述dma方式傳輸數據的步驟及各步驟的任務，說明該方式相對于程序中斷方式的優(yōu)點。五、應用題1、8088 cpu有20根地址引腳、8根雙向數據引腳，用memr#、memw#作為操作控制信號；主存按字節(jié)編址、準備配置128kb空間(前64kb為rom、后64kb為ram)，現有32k×8bit的rom及64k

15、5;4bit的sram可用。 計算需rom、ram芯片各多少塊？ 寫出各芯片存儲空間在主存空間中對應的地址范圍和數據位，列出各芯片片選引腳cs#有效的邏輯表達式； 畫出主存的內部各芯片與cpu相關引腳的連接圖。2、若主存容量為1mb、按字節(jié)編址，cache容量為4kb、字塊大小為16b、采用4路組相聯(lián)地址映像方式，cpu按主存地址訪問cache，cpu-cache間及cache-主存間均通過8位數據總線連接、cache速度是主存速度的5倍。 畫出cache及主存的地址格式(即地址由哪幾部分組成)，并標出各部分的長度； 設cache初態(tài)為空，cpu從主存中讀出某字節(jié)數組(起始地址為00000h、

16、個數為160個)的全部內容時，cpu訪問cache的命中率h為多少？ 相對于cpu直接訪問主存，計算有cache時cpu訪存速度提高多少倍？pc內部總線cpumarmdryzalur0r1r2r3ir指令譯碼器id微操作控制信號時序部件編碼邏輯主存儲器系統(tǒng)總線read writeaddsubpc+1end wmfc3、下圖為某cpu的內部結構及數據通路圖，寫出課件ch5.p8指令系統(tǒng)中所有指令格式的微操作步序列或微操作命令(步)序列。 注意指令操作類型、尋址方式及指令長度對微操作命令(步)序列的影響。4、某計算機的打印機接口的數據口及狀態(tài)口均為8位i/o接口，其地址分別約定為70h和71h，其

17、中狀態(tài)口的bit0表示忙/閑狀態(tài)，即=1時表示打印機忙、=0時表示打印機空閑(已完成某字符打印)。現需打印主存中從地址buff開始的、以“0”為結束符字符串，請用c語言編寫完成上述功能的程序查詢方式的程序。計算機組成原理復習試卷答案一、填空題答案1、地址，一維線性，指令和數據，當前指令2、存儲器，總線，指令地址，指令內容3、0，255，-128，1274、1，45、-y補，2n6、程序訪問局部性，高速度，大容量7、10，16，138、64k，9、212,034h，(8+1)bit=9bit10、大，全相聯(lián)，cpu11、指令格式，地址碼，操作碼，數據表示12、霍夫曼，定長，轉移，倍數13、io設

18、備(io接口)，寄存器，次序，對齊 14、后進先出，不按地址訪問，壓棧15、相對，立即16、操作，時間，數據加工，pc，mar,mdr17、有效次序，握手協(xié)議(應答方式)，延長信號18、微指令，cm，取微指令，執(zhí)行微指令19、地址，結束，串行菊花鏈，獨立請求，串行菊花鏈，獨立請求，聯(lián)絡(握手)20、dma，程序查詢21、硬件，中斷允許，開中斷和關中斷二、選擇題答案15、c，b，d，b，a610、 c/b，c，c，a，b1113、b，c，c三、計算題答案1、x補=11110101，y補=00011001，-y補=11100111，x+y補=00001110，x-y補=11011100x原=11010011，x移=00101101，y原=00101001，y移=101010012、