既然百尺竿頭,勢必再跨一步

1、既然百尺竿頭 ,勢必再跨一步正如你所知道的，在計算機硬件技術(shù)發(fā)展史上， CPU 與 內(nèi)存間的競速之爭由來已久。人們也在不停地試圖通過不同 的中間技術(shù)（CPU三級緩存、FB-DIMM）來緩解這對老搭檔的小 矛盾?？上?，事與愿違，在過去的幾年間，處理器速度仍不 知疲倦地一路飆升，特別是隨著多核CPU技術(shù)的迅速普及，內(nèi)存瓶頸問題再次成為人們關(guān)注的焦點，而今天DDR3的重裝上陣也就水到渠成了。盡管從上世紀(jì)80年代的EDO到90年代中期的SDR再 到2000年興起的 DDR,直到今天如日中天的 DDR2,內(nèi)存技 術(shù)發(fā)展的腳步始終也在努力地與時俱進，而且更新?lián)Q代的周 期也在以幾乎對折式的速度縮短，但要想跟

2、上CPU摩爾定律 式的發(fā)展軌跡，還是顯得有些力不從心。雖說期間 Rambus 也曾以串行技術(shù) （包括 RDRAM、 XDR 12）為我們帶來了晚期 不同的內(nèi)存設(shè)計思路，并曾受到部分技術(shù)主導(dǎo)廠商的力捧， 但終因一些市場方面的客觀因素，還是成就了 DDR內(nèi)存架構(gòu)的王朝。勢在必行：DDR3市場布局 作為DDR技術(shù)規(guī)范的掌門人，IEDEC為DDR內(nèi)存發(fā)展制定了完整的市場規(guī)劃。從三星半導(dǎo)體公布的DDR內(nèi)存Roadmap中我們發(fā)現(xiàn)，DDR2本應(yīng)是個只有2年壽命的過渡 產(chǎn)品，真正的繼任者， 應(yīng)該是從 2005 年末即導(dǎo)入市場的 DDR3， 其起步頻率為1066MHz，雙通道（128位）的總帶寬為17GB/

3、S,上摸高1600MHz、25.6GB/s甚至更高。而其下一位接班 人DDR4則至少要等到2014年才會奪權(quán)。不過，鑒于周邊沒備等一些市場因素制約，DDR3的腳步并沒有預(yù)期的那么快。盡管三星等內(nèi)存核心技術(shù)廠商早在 2005年就已經(jīng)公示了 DDR3樣品，而上士 IEDEC也沒有再批 準(zhǔn)800MHz以上的DDR2內(nèi)存規(guī)格。但隨著處理器帶寬的不 斷拉升，工作在1066MHz頻率下的DDR2紛紛登場，甚至連 1266MHz的DDR2也橫空出世，這也在一定程度上緩解了人 們對DDR3的渴求。當(dāng)然，這些“超標(biāo)”的高頻 DDR2內(nèi)存，由于核心物理 頻率已經(jīng)達到、甚至超過了 266MHz，因而實際生產(chǎn)良品率、

4、 穩(wěn)定性、功耗控制等問題也都隨即突現(xiàn)出來。更重要的是，人們已逐漸看到了DDR2的大限。按照目前的制造工藝，再想批量精選出核心頻率可達到 333MHz 的 DDR21333MHz 的極品內(nèi)存顆粒顯然也不太現(xiàn)實（這一觀點在我們對近期推出的 DDR2-1066內(nèi)存的超頻空間測試中也得 到了印證）。因此，平趟1333MHz、直沖1666MHz、勇創(chuàng)1600MHz,挑戰(zhàn)2000MHz的大業(yè)，自然要靠 DDR3來完成了故伎重施：DDR3核心技術(shù)誠然，與從2004年開始導(dǎo)入的第二代 DRR內(nèi)存技術(shù) （DDR2相比，即將到來的 DDR3技術(shù)在核心設(shè)計思路上并沒 有太多本質(zhì)上的變化，依舊是通過DDR技術(shù)利用時鐘

5、脈沖上 下沿同時傳輸數(shù)據(jù)的設(shè)計精髓，配合擴展的并行預(yù)取位來實 現(xiàn)內(nèi)存數(shù)據(jù)帶寬的倍增的效果， 即將原來DDR2的4位預(yù)取， 再次翻倍擴為 8 位預(yù)取，從而實現(xiàn)理論總帶寬翻倍的效果。DDR是在SDRAM內(nèi)存的基礎(chǔ)上，通過在內(nèi)存時鐘上下 沿同時觸發(fā)數(shù)據(jù)傳輸操作來確保每個時鐘周期可以實現(xiàn) 2位 數(shù)據(jù)（預(yù)取）讀取的需要，但實質(zhì)上其內(nèi)存核心和1/ O總線的工作頻率仍維持在 100200MHz,和當(dāng)年 SDRAM的PC-100 /133處于同一水平。而 DDR2則是在此基礎(chǔ)上，進一步將 I /O總線的工作頻率提升了一倍，以便實現(xiàn)每個時鐘周期可 以讀取4位數(shù)據(jù)，即所謂4位預(yù)取。以此類推，DDR3的8 位預(yù)取技

6、術(shù)，自然可以令其總帶寬再度翻倍。因此，同樣是工作在100MHz的內(nèi)存核心頻率下，SDRAM的數(shù)據(jù)傳輸帶寬只有 100Mbps , DDR可以實現(xiàn)200Mbps傳輸、DDR2為400Mbps，而DDR3則能夠達到 800Mbps的理論帶以小見大： DDR3 細(xì)節(jié)變革不過，你也不要就此小瞧 DDR3 的技術(shù)含量。相反，在 某種程度上來說，DDR3在內(nèi)部結(jié)構(gòu)上的變革更具歷史意義。 仔細(xì)翻查DDR3的技術(shù)規(guī)范文檔后，我們發(fā)現(xiàn)了很多對未來 大幅優(yōu)化內(nèi)存帶寬極有幫助的技術(shù)細(xì)節(jié)變化。更高的外部數(shù)據(jù)傳輸率和更低工作電壓無疑是DDR3最大的賣點，其最高1600MHz（并有望出臺 DDR32000MHZ標(biāo)準(zhǔn)） 的

7、等效外頻（單通道帶寬可達12.8GB/s16GB/s）和1.5V的 核心電壓，都遠比目前超標(biāo)規(guī)格的 DDR2 1066更具優(yōu)勢。而 在同樣帶寬模式下， 其理論功耗則降低約 30， 這對未來高 性能、高密度計算也將大有幫助。此外，按照IEDEC的規(guī)劃，DDR3在Bank數(shù)上將支持 8 或Chop 4,因此最大內(nèi)存顆粒密度可達 8Gb,整條內(nèi)存最大 可支持到 32GB。有關(guān)DDR3采用更先進的工藝制程、 增加強制重置（Reset, 方便內(nèi)容更快速地統(tǒng)一響應(yīng)新數(shù)據(jù) ）、改善數(shù)據(jù)信噪質(zhì)量的數(shù) 據(jù)/命令與地址雙參考電壓 （VREF設(shè)計等一些明顯的技術(shù)細(xì) 節(jié)改進,其實大家在前期已經(jīng)討論過很多,這里就不再浪

8、費 版面了。今天我們只想在此強調(diào) 2個并未被太多提及卻又非 常重要的架構(gòu)性的改變， 它們才是可能會給 DDR家族未來發(fā)展帶來深遠影響的新設(shè)計Fly-by拓?fù)浣Y(jié)構(gòu)：相比 DDR/ DDR2內(nèi)存條 濮組)所使用 的T-branch物理層(PHY拓?fù)浣Y(jié)構(gòu)，DDR3全新Fly-by拓?fù)湓O(shè) 計擁有更好的信號完整性。如原理示意圖所示， Fly-by 結(jié)構(gòu) 將內(nèi)存控制器順序地連接到每個內(nèi)存芯片上，并將以往單純 的機械電路平衡信號機制轉(zhuǎn)變?yōu)橛煽刂破鋪韰f(xié)調(diào)的自動信 號時序調(diào)整/電子校正的機制，配合板載的本地信號端結(jié)器 (ODT),最終大幅減少了信號分支 (stubs)和支線長度(stub lengths)，降低

9、了整體信號傳輸線路的復(fù)雜度。這樣的物理層結(jié)構(gòu)，顯然更有利于高頻率的數(shù)據(jù)傳輸，為今后 1600MHz 乃至2000MHz以上的DDR3內(nèi)存的量產(chǎn)敞開了大門。當(dāng)然，這種結(jié)構(gòu)也更容易造成每個 DRAM 芯片上的 CK 和DQs工作時序不匹配，導(dǎo)致tDQSS規(guī)范難以維持，因此內(nèi) 存控制器對每個內(nèi)存芯片時序的匹配控制則成為關(guān)鍵。讀寫校準(zhǔn)分離：這是 DDR3另一項底層(PHY結(jié)構(gòu)的重大 變革。由于 T-branch 結(jié)構(gòu)中每個 DRAM 芯 H 的順序位置直接 影響PHY層信號輸出延遲，因此需要 DDR3控制器提供更好 的延遲補償， 這也就導(dǎo)致了讀寫校準(zhǔn)分離技術(shù)的引入。 DDR3 在讀寫校準(zhǔn)方面使用了不同

10、的技術(shù)。在寫入校準(zhǔn)方而，DDR3主要依靠DQS上的一個可編程 的延遲控制單元來實現(xiàn)精確補償，也就是所謂附加偏移延遲。 這個復(fù)雜的過程現(xiàn)在完全交由控制器自動完成，將會大幅降低主板的布線難度 (換句話， DDR3 受主板設(shè)計影響將更小 )。 而在凄校準(zhǔn)方而， DDR3 則引入了 Multi-PurposeRegister(MPR,多用寄存器)來指控fly-by的讀周期。內(nèi)存控 靜制器可以利用特殊的命令給MPR裝載預(yù)制的數(shù)據(jù)，以校準(zhǔn)系統(tǒng)叫序。這就可以確保內(nèi)存控制器以任何適當(dāng)?shù)母郊友舆t 來校準(zhǔn)數(shù)據(jù)讀入端的叫序。通過這樣的讀寫分離校準(zhǔn)技術(shù)，DDR3就能夠更加準(zhǔn)確地完成高達16002000MHz的外部數(shù)據(jù)

11、率傳輸了。測試為實：首輪DDR3實踐作為即將影響整個電腦產(chǎn)業(yè)的一項重要的趨勢性技術(shù)，DDR3的確從技術(shù)層面為我們展不了一個高帶寬的未來。但 是我們還是講究眼見為實，實測為真的道理。那么下面咱們 還是來看看最早上市的 DDR3產(chǎn)品的真實表現(xiàn)如何吧！測試平臺我們自然也使用了現(xiàn)實中業(yè)界標(biāo)準(zhǔn)的DDR3測試平臺 ASUS PSK3-Deluxe搭配處理器為 Intel Core 2 ExtremeQX6700(4 核 Kentsfield)Core 2 DuoE6700(2 核 Conroe)。 測試樣條包括 Kingston Hyper DDR3 KHX11000D31IK2 2G(1375MHz,

12、2GB套裝)和 Wintec PC3. 8500/ 512MB(1066MHz)。和早期DDR2相似，DDR3在低頻下也很難顯現(xiàn)性能優(yōu)勢。因此 DDR3-1066MH z使用 Core 2 DuoE6700 (26G II ZFSB266MHz在默認(rèn)狀態(tài)(7-7-7-20)下，其Everest內(nèi)存頻寬測 試成績也僅為讀 8019MBZs,寫6073MB/s、復(fù)制6493MBZs,延遲63.4ns基本與同頻的DDR2相當(dāng)。不過它的超頻潛 能則顯然有所增強，可以在不提升電壓的狀態(tài)下，輕松跑到DDR3-1-222MHz(CPU FSB 351MHz 主頻 313158.6MHz),止匕時 的實測成績

13、也隨之升到讀 8183MB /S、寫6385MB/S，復(fù)制 6780MB/s,延遲 62ns,全面勝出 DDR2。Kingston 的 Hyper 一直都喜歡我行我素,以DDR3-1375MHZ的非標(biāo)頻率，實現(xiàn)了 11GB/s的數(shù)據(jù)特寬。 測試中，由SPD設(shè)置問題，系統(tǒng)依然會將其默認(rèn)識為PC3-8500(即 DDR3-1066MHz),這和上期我們測試的 KingstonKHX7200D2K2/2G如出一轍。經(jīng)查它實際使用的是爾必達 (ELPIDA)型號為 153088ASE-AC-E規(guī)格為 DDR3- 1066(6-6-6), 經(jīng)過 Kingston 的封裝和加壓測試,令其可以輕松達到 13

14、75MHz 的超高頻率。實測中,我們?yōu)槠浯钆淞诵阅芨鼜姷?Cole 2 ExtremeQX6700 (3339MHz/ FSB333MHZ處理器。在標(biāo)準(zhǔn)的 1333MHz(7-7-7-20)頻率下，Everesti測試成績分別達到了讀 8879MB/s，寫 6057MB/s、復(fù)制 6836MB/s，延遲 57.2ns, 數(shù)據(jù)讀取和文件復(fù)制的比能都輕松甩開了DDR2。這里我們也發(fā)現(xiàn)其寫入速度并沒有讀取速度那樣取得明顯優(yōu)勢,這或許也從一個側(cè)面反映了 DDR3 讀寫校準(zhǔn)分離技術(shù)可能導(dǎo)致讀 寫性能表現(xiàn)差異的問題。不過如前所述，由于寫校準(zhǔn)的延遄 控制單元是可編程的，因此我們猜想，其性能仍有優(yōu)化的空 間(

15、畢竟我們測試的都還是早期廠家提供的工程樣條嘛!)。而當(dāng)我們將內(nèi)存外頻調(diào)到官方指定的 1375MHz(CPU 3450MHz/ FSB345MHz)其Everest讀寫性能則分別提升到 了 8796/6256MHz DDR 3-1400MHz(9-9-9-23)是這次測試在 17V 官方指定電壓下超到的一個峰值 (超頻受制因素很多， 如 提高內(nèi)存電壓、最高可超到1500MHz，因此本超頻峰值僅供參考)，此時其讀寫復(fù)制成績則也飆到了873163757111MB/s,延遲叢為60.7ns，這幾乎是 DDR2無法企業(yè)的 高度了。而請注意，這里所使用的內(nèi)存顆粒還只是DDR3-1066(6-6-6)的，足見其高頻適應(yīng)能力遠非DDR2可比?？磥?，在DDR2逐漸走到極致的今天，擁有更好帶寬、 容量和功耗潛力的 DDR3平順接班已是水到渠成的事兒。這 里我們不想再像當(dāng)年 DDR2搶班奪權(quán)時那樣，去糾纏同頻 DDR3實測性能為什么還不如 DDR2這樣的無聊問題，實測也