第7章時(shí)序邏輯電路的分析設(shè)計(jì)

1、1第七章時(shí)序邏輯電路的分析與設(shè)計(jì)第七章時(shí)序邏輯電路的分析與設(shè)計(jì)內(nèi)容提要內(nèi)容提要：l 主要介紹時(shí)序邏輯電路的通用分析和設(shè)計(jì)方法。主要介紹時(shí)序邏輯電路的通用分析和設(shè)計(jì)方法。27.1概述概述l 時(shí)序邏輯電路的定義時(shí)序邏輯電路的定義l 時(shí)序邏輯電路的結(jié)構(gòu)形式時(shí)序邏輯電路的結(jié)構(gòu)形式l 時(shí)序邏輯電路的分類時(shí)序邏輯電路的分類主要內(nèi)容主要內(nèi)容：37.1.1時(shí)序邏輯電路的定義時(shí)序邏輯電路的定義l 若一個(gè)邏輯電路在任何時(shí)刻產(chǎn)生的輸出信號(hào)不僅若一個(gè)邏輯電路在任何時(shí)刻產(chǎn)生的輸出信號(hào)不僅與該時(shí)刻的輸入信號(hào)有關(guān)，而且還與電路原來(lái)的與該時(shí)刻的輸入信號(hào)有關(guān)，而且還與電路原來(lái)的狀態(tài)有關(guān)，則稱該電路為時(shí)序邏輯電路。狀態(tài)有關(guān)，則稱

2、該電路為時(shí)序邏輯電路。 47.1.2時(shí)序邏輯電路的結(jié)構(gòu)時(shí)序邏輯電路的結(jié)構(gòu) 時(shí)序邏輯電路的一般結(jié)構(gòu)如圖時(shí)序邏輯電路的一般結(jié)構(gòu)如圖7-1所示。所示。 11(,)iinrzf xxqq(1,2,)im11(,)iinryg xxqq(1,2, )ir111( ,)niirrqk yy qq(1,2, )ir （7.1） （7.2） 式（7.1）是輸出方程輸出方程。式（7.2）是存儲(chǔ)電路的驅(qū)動(dòng)驅(qū)動(dòng)方程方程或稱激勵(lì)方程激勵(lì)方程。式（7.3）是存儲(chǔ)電路的狀態(tài)方程狀態(tài)方程。（7.3）圖圖7-157.1.3時(shí)序邏輯電路的分類時(shí)序邏輯電路的分類l 按照電路的工作方式，時(shí)序邏輯電路可以分為同按照電路的工作方式，時(shí)

3、序邏輯電路可以分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩大類。步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩大類。 l 按照電路輸出對(duì)輸入信號(hào)的依從關(guān)系，時(shí)序邏輯按照電路輸出對(duì)輸入信號(hào)的依從關(guān)系，時(shí)序邏輯電路又可分為電路又可分為mealy型時(shí)序電路和型時(shí)序電路和moore型時(shí)序型時(shí)序電路。電路。 67.2時(shí)序邏輯電路的分析時(shí)序邏輯電路的分析l 由觸發(fā)器構(gòu)成的同步時(shí)序邏輯電路的分析方法由觸發(fā)器構(gòu)成的同步時(shí)序邏輯電路的分析方法l 狀態(tài)表的兩種不同格式及填寫(xiě)方法狀態(tài)表的兩種不同格式及填寫(xiě)方法l 由觸發(fā)器構(gòu)成的異步時(shí)序邏輯電路的分析方法由觸發(fā)器構(gòu)成的異步時(shí)序邏輯電路的分析方法l 時(shí)序邏輯電路的分析舉例時(shí)序邏輯電路的

4、分析舉例主要內(nèi)容主要內(nèi)容：77.2.1時(shí)序邏輯電路的分析步驟時(shí)序邏輯電路的分析步驟1由給定的邏輯電路圖寫(xiě)出下列各邏輯方程式：由給定的邏輯電路圖寫(xiě)出下列各邏輯方程式： （1）各觸發(fā)器的時(shí)鐘方程。）各觸發(fā)器的時(shí)鐘方程。 （2）各觸發(fā)器的驅(qū)動(dòng)方程。）各觸發(fā)器的驅(qū)動(dòng)方程。 （3）時(shí)序電路的輸出方程。）時(shí)序電路的輸出方程。2將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，求得電將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，求得電路的狀態(tài)方程（或次態(tài)方程）。路的狀態(tài)方程（或次態(tài)方程）。3根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序電路的狀根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序電路的狀態(tài)表，畫(huà)出狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。態(tài)表，畫(huà)出狀態(tài)轉(zhuǎn)換圖或時(shí)序圖

5、。4根據(jù)電路的狀態(tài)轉(zhuǎn)換圖說(shuō)明該時(shí)序邏輯電路的邏根據(jù)電路的狀態(tài)轉(zhuǎn)換圖說(shuō)明該時(shí)序邏輯電路的邏輯功能。輯功能。 8表7-1 mealy型電路狀態(tài)表格式現(xiàn) 態(tài) qn次態(tài)qn+1/輸出z 輸入x表7-2 moore型電路狀態(tài)表格式輸入x輸出z次態(tài)qn+1現(xiàn)態(tài)qn9l 狀態(tài)圖是一種反映時(shí)序狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、狀態(tài)圖是一種反映時(shí)序狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的有向圖。輸出取值關(guān)系的有向圖。 同步時(shí)序邏輯電路兩種模型的狀態(tài)圖107.2.2同步時(shí)序邏輯電路的分析舉例同步時(shí)序邏輯電路的分析舉例 例7-1 分析圖7-2所示的同步時(shí)序邏輯電路的功能。圖7-2 例7-1的邏 輯電路圖11111jk221nj

6、kxq12121212nnnnnnnnzxq qxq qxq qxq q12121211111()()11nnnnnnnnnqxq qxq qqqqq 解： 1寫(xiě)出時(shí)序電路的各邏輯方程式（1）這是一個(gè)同步時(shí)序電路，故時(shí)鐘方程可以不寫(xiě)（2）時(shí)序電路的驅(qū)動(dòng)方程（3）時(shí)序電路的輸出方程。2將驅(qū)動(dòng)方程代入j-k觸發(fā)器特性方程， 得到狀態(tài)方程123列出該時(shí)序電路的狀態(tài)表，畫(huà)出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖 表7-3 例7-1的狀態(tài)表現(xiàn)態(tài)q2n q1n次態(tài)q2n+1q1n+1/輸出z x=0x=10001/011/10110/000/01011/001/01100/110/013 圖7-3 例7-1的狀態(tài)圖 圖7-4

7、 例7-1電路的工作波形144電路的邏輯功能分析電路的邏輯功能分析 由狀態(tài)圖可知，例由狀態(tài)圖可知，例7-1中的邏輯電路是一個(gè)二進(jìn)制中的邏輯電路是一個(gè)二進(jìn)制可逆計(jì)數(shù)器。圖可逆計(jì)數(shù)器。圖7-4中，畫(huà)出了減計(jì)數(shù)情況下電路中，畫(huà)出了減計(jì)數(shù)情況下電路的工作波形。的工作波形。 157.2.3異步時(shí)序邏輯電路的分析舉例異步時(shí)序邏輯電路的分析舉例例例7-2 分析圖7-5電路所示的異步時(shí)序邏輯電路。圖7-5 例7-2的邏輯電路圖16解：解：該電路屬于該電路屬于moore型異步時(shí)序邏輯電路。型異步時(shí)序邏輯電路。1寫(xiě)出時(shí)序電路的各邏輯方程式寫(xiě)出時(shí)序電路的各邏輯方程式（1）時(shí)鐘方程）時(shí)鐘方程（2）驅(qū)動(dòng)方程）驅(qū)動(dòng)方程

8、（3）輸出方程）輸出方程2將驅(qū)動(dòng)方程代入將驅(qū)動(dòng)方程代入jk觸發(fā)器特性方程，得到狀態(tài)方觸發(fā)器特性方程，得到狀態(tài)方程程 (cp由由10時(shí)有效時(shí)有效) ( 由由10時(shí)有效時(shí)有效)010, ncpcpcpq001jk111jk ， 10nnzq q100 nnqq111 nnqq0nq173列出該時(shí)序電路的狀態(tài)表，畫(huà)出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖列出該時(shí)序電路的狀態(tài)表，畫(huà)出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖表7-4 例7-2電路的狀態(tài)表現(xiàn)態(tài)q1n q0n次態(tài)q1n +1 q0n+1ff0cp0=cpff1cp1= q0n輸出z0 00 100 11 0 01 01 101 10 01圖7-6 例7-2的狀態(tài)圖18 圖7-7 例

9、7-2的時(shí)序波形圖4電路的邏輯功能分析 由狀態(tài)圖或時(shí)序圖可知，在cp脈沖作用下，q1 q0的數(shù)值從00到11遞增，每經(jīng)過(guò)4個(gè)cp脈沖作用后，q1 q0循環(huán)一次。同時(shí)在輸出端產(chǎn)生一個(gè)進(jìn)位輸出脈沖z。故該電路是一個(gè)模4加計(jì)數(shù)器。197.3同步時(shí)序邏輯電路的設(shè)計(jì)同步時(shí)序邏輯電路的設(shè)計(jì)l 同步時(shí)序邏輯電路的設(shè)計(jì)步驟同步時(shí)序邏輯電路的設(shè)計(jì)步驟l 建立原始狀態(tài)圖的具體過(guò)程建立原始狀態(tài)圖的具體過(guò)程l 原始狀態(tài)圖的簡(jiǎn)化方法原始狀態(tài)圖的簡(jiǎn)化方法l 同步時(shí)序邏輯電路的設(shè)計(jì)舉例同步時(shí)序邏輯電路的設(shè)計(jì)舉例主要內(nèi)容主要內(nèi)容：207.3.1同步時(shí)序邏輯電路的基本設(shè)計(jì)步驟同步時(shí)序邏輯電路的基本設(shè)計(jì)步驟1由給定的邏輯功能要求

10、求出原始狀態(tài)圖由給定的邏輯功能要求求出原始狀態(tài)圖 建立原始狀態(tài)圖的具體過(guò)程如下：建立原始狀態(tài)圖的具體過(guò)程如下： （1）確定時(shí)序電路模型）確定時(shí)序電路模型 同步時(shí)序電路有同步時(shí)序電路有mealy型和型和moore型兩種模型，具體將電路型兩種模型，具體將電路設(shè)計(jì)成哪種模型，有的由設(shè)計(jì)要求規(guī)定，有的由設(shè)計(jì)人員設(shè)計(jì)成哪種模型，有的由設(shè)計(jì)要求規(guī)定，有的由設(shè)計(jì)人員選擇。不同模型對(duì)應(yīng)的電路結(jié)構(gòu)不同。選擇。不同模型對(duì)應(yīng)的電路結(jié)構(gòu)不同。 （2）分析電路的輸入條件和輸出要求，確定輸入變量、輸）分析電路的輸入條件和輸出要求，確定輸入變量、輸出變量及該電路應(yīng)包含的狀態(tài)，并用字母出變量及該電路應(yīng)包含的狀態(tài)，并用字母s0

11、、s1、 表示表示這些狀態(tài)。這些狀態(tài)。 （3）分別以上述狀態(tài)為現(xiàn)態(tài)，確定在每一個(gè)可能的輸入組）分別以上述狀態(tài)為現(xiàn)態(tài)，確定在每一個(gè)可能的輸入組合作用下應(yīng)轉(zhuǎn)移到哪個(gè)狀態(tài)及相應(yīng)的輸出，即可求出原始合作用下應(yīng)轉(zhuǎn)移到哪個(gè)狀態(tài)及相應(yīng)的輸出，即可求出原始狀態(tài)圖。狀態(tài)圖。 212狀態(tài)化簡(jiǎn)狀態(tài)化簡(jiǎn) 對(duì)原始狀態(tài)圖進(jìn)行化簡(jiǎn)，消除多余的狀態(tài)，保留有對(duì)原始狀態(tài)圖進(jìn)行化簡(jiǎn)，消除多余的狀態(tài)，保留有效狀態(tài)，從而使設(shè)計(jì)出來(lái)的電路得到簡(jiǎn)化。效狀態(tài)，從而使設(shè)計(jì)出來(lái)的電路得到簡(jiǎn)化。3狀態(tài)編碼、并畫(huà)出編碼后的狀態(tài)圖和狀態(tài)表狀態(tài)編碼、并畫(huà)出編碼后的狀態(tài)圖和狀態(tài)表4選擇觸發(fā)器的類型及個(gè)數(shù)選擇觸發(fā)器的類型及個(gè)數(shù) 觸發(fā)器的個(gè)數(shù)觸發(fā)器的個(gè)數(shù)n應(yīng)

12、滿足應(yīng)滿足nlog2 m ，m為狀態(tài)的數(shù)目。為狀態(tài)的數(shù)目。 5求出電路的輸出方程和各觸發(fā)器的驅(qū)動(dòng)方程。求出電路的輸出方程和各觸發(fā)器的驅(qū)動(dòng)方程。6畫(huà)出電路的邏輯電路圖，并檢查自啟動(dòng)能力。畫(huà)出電路的邏輯電路圖，并檢查自啟動(dòng)能力。227.3.2同步時(shí)序邏輯電路設(shè)計(jì)舉例同步時(shí)序邏輯電路設(shè)計(jì)舉例例例7-3 試設(shè)計(jì)一個(gè)同步試設(shè)計(jì)一個(gè)同步8421碼的十進(jìn)制加法計(jì)數(shù)器，采碼的十進(jìn)制加法計(jì)數(shù)器，采用用jk觸發(fā)器實(shí)現(xiàn)。觸發(fā)器實(shí)現(xiàn)。解：解：（1）根據(jù)設(shè)計(jì)要求可知，該電路沒(méi)有輸入信號(hào)，）根據(jù)設(shè)計(jì)要求可知，該電路沒(méi)有輸入信號(hào)，有一個(gè)輸出信號(hào)有一個(gè)輸出信號(hào)z表示進(jìn)位信號(hào)?？芍苯拥玫綘顟B(tài)圖表示進(jìn)位信號(hào)?？芍苯拥玫綘顟B(tài)圖如圖

13、如圖7-18所示。所示。q3q2q1q000010010001101111000/z/0/0/0/000000100010101101001/0/0/0/0/0/1 圖7-8 例7-3的 狀態(tài)圖 23（2）由此狀態(tài)圖很容易得到相應(yīng)的輸出方）由此狀態(tài)圖很容易得到相應(yīng)的輸出方程：程： ，以及次態(tài)卡諾圖如圖，以及次態(tài)卡諾圖如圖7-9所示。所示。 nnqq01 00 01 11 10 00 0001 0101 1001 01 0010 0110 0000 11 0100 1000 10 0011 0111 nnqq23 00 01 11 10 00 0 0 1 01 0 0 0 11 0 1 10 0

14、 0 nnqq23 nnqq01 0 0 0 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 nnqq23 nnqq01 （a）總次態(tài)卡諾圖（b）q3n+1 （c）q2n+130nnzq q24 00 01 11 10 00 1 1 1 01 0 0 0 11 0 0 10 1 1 nnqq23 nnqq01 00 01 11 10 00 0 0 0 01 1 1 0 11 0 0 10 1 1 nnqq23 nnqq01 （d）q1n+1 （e）q0n+1圖7- 9 例7-3的次態(tài)狀態(tài)圖1000011nnnnqqqqnnnnnnnqqqqqqq30

15、301213nnnnnnnnnnnnnnqqqqqqqqqqqqqq201201021201212nnnnnnqqqqqq101031125（3）由上述狀態(tài)方程可得各）由上述狀態(tài)方程可得各觸發(fā)器的驅(qū)動(dòng)方程：觸發(fā)器的驅(qū)動(dòng)方程：nnnnnnnnnqkqqqjqqkjqkqqjkj03012301220103100,126（4）由上述驅(qū)動(dòng)方程即可得到同步十進(jìn)制加法計(jì)數(shù)器的邏）由上述驅(qū)動(dòng)方程即可得到同步十進(jìn)制加法計(jì)數(shù)器的邏輯電路圖如圖輯電路圖如圖7-9所示。將無(wú)效狀態(tài)所示。將無(wú)效狀態(tài)10101111分別代入分別代入狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在cp脈沖作用下都能回到脈沖作用下

16、都能回到有效狀態(tài)，因此該電路能夠自啟動(dòng)。有效狀態(tài)，因此該電路能夠自啟動(dòng)。圖7-9 例7-3的邏輯電路圖27本章小結(jié)本章小結(jié)1時(shí)序邏輯電路一般由組合電路和存儲(chǔ)電路兩部分組成。時(shí)序邏輯電路一般由組合電路和存儲(chǔ)電路兩部分組成。2按照電路的工作方式，時(shí)序邏輯電路可以分為同步和異步按照電路的工作方式，時(shí)序邏輯電路可以分為同步和異步時(shí)序邏輯電路兩大類；按照電路輸出對(duì)輸入信號(hào)的依從關(guān)時(shí)序邏輯電路兩大類；按照電路輸出對(duì)輸入信號(hào)的依從關(guān)系，時(shí)序邏輯電路又可分為系，時(shí)序邏輯電路又可分為mealy型和型和moore型時(shí)序電路。型時(shí)序電路。3在在mealy型時(shí)序電路中，輸出同時(shí)取決于存儲(chǔ)電路的狀態(tài)型時(shí)序電路中，輸出同

17、時(shí)取決于存儲(chǔ)電路的狀態(tài)和輸入信號(hào)；而在和輸入信號(hào)；而在moore型時(shí)序電路中，輸出只與存儲(chǔ)電型時(shí)序電路中，輸出只與存儲(chǔ)電路的狀態(tài)有關(guān)。路的狀態(tài)有關(guān)。4時(shí)序邏輯電路的分析，就是對(duì)一個(gè)給定的時(shí)序邏輯電路，時(shí)序邏輯電路的分析，就是對(duì)一個(gè)給定的時(shí)序邏輯電路，通過(guò)分析，確定該時(shí)序電路的邏輯功能。通過(guò)分析，確定該時(shí)序電路的邏輯功能。5無(wú)論是同步還是異步時(shí)序電路，它們的分析過(guò)程基本相同，無(wú)論是同步還是異步時(shí)序電路，它們的分析過(guò)程基本相同，只是在某些細(xì)節(jié)上有所不同。只是在某些細(xì)節(jié)上有所不同。 286同步時(shí)序邏輯電路的分析相對(duì)較簡(jiǎn)單，而異步時(shí)序邏輯電同步時(shí)序邏輯電路的分析相對(duì)較簡(jiǎn)單，而異步時(shí)序邏輯電路的分析則較復(fù)雜：在確定各觸發(fā)器的狀態(tài)轉(zhuǎn)換時(shí)，除了路的分析則較復(fù)雜：在確定各觸發(fā)器的狀態(tài)轉(zhuǎn)換時(shí)，除了考慮驅(qū)動(dòng)信號(hào)外，還要考慮是否有符合要求的時(shí)鐘脈沖上考慮驅(qū)動(dòng)信號(hào)外，還要考慮是否有符合要求的時(shí)鐘脈沖上升沿或下降沿到來(lái)。升沿或下降沿到來(lái)。7時(shí)序邏輯電路的設(shè)計(jì)就是根據(jù)給定的邏輯功能要求，設(shè)計(jì)時(shí)序邏輯電路的設(shè)計(jì)就是根據(jù)給定的邏輯功能要求，設(shè)計(jì)出符合要求的邏輯電路。它實(shí)際上是分析的逆過(guò)程。出符合要求的邏輯電路。它