數(shù)字電路與邏輯設(shè)計(jì)周洪敏第10章

1、1第第10章章可編程邏輯器件可編程邏輯器件pld: programmable logic device2 概述概述每個(gè)器件的邏輯規(guī)模小，功耗相對(duì)比每個(gè)器件的邏輯規(guī)模小，功耗相對(duì)比 較大，用較大，用其構(gòu)成的系統(tǒng)布線復(fù)雜，占其構(gòu)成的系統(tǒng)布線復(fù)雜，占 用用pcb ( printed circuit board) 板面積大板面積大。按邏輯功能來分，數(shù)字電路芯片可劃分為按邏輯功能來分，數(shù)字電路芯片可劃分為:1. 通用型通用型: ttl74系列、系列、cmos4000系列等系列等 2.專用型：專用型：把系統(tǒng)的全部或部分模塊集成在一個(gè)芯片內(nèi)，稱把系統(tǒng)的全部或部分模塊集成在一個(gè)芯片內(nèi)，稱為為專用集成電路專用集

2、成電路asic (application specific integrated circuit)。可以降低功耗、提高系統(tǒng)的可靠性、保密性?？梢越档凸?、提高系統(tǒng)的可靠性、保密性及工作速度。及工作速度。 3 asic是一種由用戶定制的集成電路。又可以分是一種由用戶定制的集成電路。又可以分為為全定制電路和半定制電路。全定制電路和半定制電路。半定制電路：半定制電路：首先由制造廠制成標(biāo)準(zhǔn)的半成品，首先由制造廠制成標(biāo)準(zhǔn)的半成品，然后由制造廠根據(jù)用戶提出的邏輯要求，再對(duì)半然后由制造廠根據(jù)用戶提出的邏輯要求，再對(duì)半成品進(jìn)行加工，實(shí)現(xiàn)預(yù)定的數(shù)字系統(tǒng)芯片。成品進(jìn)行加工，實(shí)現(xiàn)預(yù)定的數(shù)字系統(tǒng)芯片。全定制電路：全定

3、制電路：制造廠按用戶提出的邏輯要求，專制造廠按用戶提出的邏輯要求，專門設(shè)計(jì)和制造的芯片。這類芯片專業(yè)性強(qiáng)，適合門設(shè)計(jì)和制造的芯片。這類芯片專業(yè)性強(qiáng)，適合在大批量定性生產(chǎn)的產(chǎn)品中使用。常用的有電子在大批量定性生產(chǎn)的產(chǎn)品中使用。常用的有電子表機(jī)芯、存儲(chǔ)器、中央處理器表機(jī)芯、存儲(chǔ)器、中央處理器cpu芯片等。芯片等。4硬件的軟化設(shè)計(jì)硬件的軟化設(shè)計(jì)隨著集成電路制造工藝和編程技術(shù)的提高，隨著集成電路制造工藝和編程技術(shù)的提高，早期的半定制電路的設(shè)計(jì)和編程都離不開制造廠。早期的半定制電路的設(shè)計(jì)和編程都離不開制造廠。從從20世紀(jì)世紀(jì)70年代末開始，發(fā)展了一種稱為年代末開始，發(fā)展了一種稱為可編程邏輯器件（可編程邏

4、輯器件（pld）的）的半定制芯片半定制芯片。pld芯芯片內(nèi)的硬件資源和連線資源也是由制造廠生產(chǎn)好片內(nèi)的硬件資源和連線資源也是由制造廠生產(chǎn)好的，但用戶可以借助功能強(qiáng)大的設(shè)計(jì)自動(dòng)化軟件的，但用戶可以借助功能強(qiáng)大的設(shè)計(jì)自動(dòng)化軟件（也稱設(shè)計(jì)開發(fā)軟件）和編程器，進(jìn)行設(shè)計(jì)編程，（也稱設(shè)計(jì)開發(fā)軟件）和編程器，進(jìn)行設(shè)計(jì)編程，實(shí)現(xiàn)所希望的數(shù)字系統(tǒng)。實(shí)現(xiàn)所希望的數(shù)字系統(tǒng)。pld的出現(xiàn)的出現(xiàn)5中小規(guī)?？删幊唐骷行∫?guī)模可編程器件可編程器件外形圖可編程器件外形圖6pld的開發(fā)流程圖的開發(fā)流程圖算法設(shè)計(jì)和電路劃分算法設(shè)計(jì)和電路劃分圖形輸入和文本輸入圖形輸入和文本輸入編譯和邏輯仿真編譯和邏輯仿真設(shè)計(jì)實(shí)現(xiàn)設(shè)計(jì)實(shí)現(xiàn)目標(biāo)文件下

5、載目標(biāo)文件下載7可編程器件的下載方式可編程器件的下載方式通用編程器通用編程器8接接計(jì)計(jì)算算機(jī)機(jī)并并口口用下載電纜下載示意圖用下載電纜下載示意圖用專用下載電纜下載用專用下載電纜下載（jtag標(biāo)準(zhǔn)口）標(biāo)準(zhǔn)口）910.2 pld的基本結(jié)構(gòu)的基本結(jié)構(gòu) 一、一、pld實(shí)現(xiàn)各種邏輯功能的依據(jù)實(shí)現(xiàn)各種邏輯功能的依據(jù) 在數(shù)字系統(tǒng)設(shè)計(jì)中，任何組合邏輯函數(shù)都能用在數(shù)字系統(tǒng)設(shè)計(jì)中，任何組合邏輯函數(shù)都能用“與與或或”式表達(dá)，從而可用式表達(dá)，從而可用“與與”門和門和“或或”門實(shí)現(xiàn)，而任何時(shí)序電路都是由組合電路加上門實(shí)現(xiàn)，而任何時(shí)序電路都是由組合電路加上存儲(chǔ)元件（存儲(chǔ)元件（ff）構(gòu)成的，這就是）構(gòu)成的，這就是pld實(shí)現(xiàn)各

6、種實(shí)現(xiàn)各種邏輯功能的邏輯功能的理論依據(jù)理論依據(jù)。 10二、傳統(tǒng)二、傳統(tǒng)pld的總體結(jié)構(gòu)的總體結(jié)構(gòu) 圖圖10.2.1 傳統(tǒng)傳統(tǒng)pld的總體結(jié)構(gòu)的總體結(jié)構(gòu) 輸出輸出電路電路輸入輸入電路電路與與陣列陣列或或陣列陣列外部外部數(shù)據(jù)數(shù)據(jù)輸入輸入數(shù)據(jù)數(shù)據(jù)輸出輸出輸入項(xiàng)輸入項(xiàng)乘積項(xiàng)乘積項(xiàng)和項(xiàng)和項(xiàng)反饋反饋x1xjz1zkq1 qmw1wlxqzw圖圖6.1.1 時(shí)序電路的結(jié)構(gòu)框圖時(shí)序電路的結(jié)構(gòu)框圖1110.3 pld的表示方法的表示方法 1、互補(bǔ)緩沖電路、互補(bǔ)緩沖電路1aaaaaa2.固定連接固定連接3.編程連接編程連接4.斷開（被擦除）斷開（被擦除）125.與邏輯與邏輯z=ace&a b c d ez

7、=a+c+e6.或邏輯或邏輯 a b c d e7、多路選擇器、多路選擇器 00011011abcdc0fc11310.4 pld的分類的分類 一、一、pld的集成度分類的集成度分類 圖圖10.4.1 pld的密度分類的密度分類可編程邏輯器件可編程邏輯器件pld低密度可編程邏低密度可編程邏輯器件輯器件ldpld高密度可編程邏高密度可編程邏輯器件輯器件hdpldprom plapalgalcpldfpga14分分 類類與陣列與陣列或陣列或陣列輸出電路輸出電路出現(xiàn)年代出現(xiàn)年代prom固定固定可編程可編程固定固定70年代初年代初pla可編程可編程可編程可編程固定固定70年代中年代中pal可編程可編程

8、固定固定固定固定70年代末年代末1.低密度可編程邏輯器件低密度可編程邏輯器件(ldpld:low-density pld) 輸出輸出電路電路輸入輸入電路電路與與陣列陣列或或陣列陣列外部外部數(shù)據(jù)數(shù)據(jù)輸入輸入數(shù)據(jù)數(shù)據(jù)輸出輸出輸入項(xiàng)輸入項(xiàng)乘積項(xiàng)乘積項(xiàng)和項(xiàng)和項(xiàng)反饋反饋152.高密度可編程邏輯器件高密度可編程邏輯器件(hdpld:high-density pld) (1)cpld (complex pld)20世紀(jì)世紀(jì) 80年代中。年代中。 20世紀(jì)世紀(jì) 80年代中。年代中。 (2) fpga(field programmable gate array) 結(jié)構(gòu)與結(jié)構(gòu)與ldpld不同，通常采用一系列獨(dú)立的

9、不同，通常采用一系列獨(dú)立的可編程邏輯模塊陣列組成，通過布線資源將其連可編程邏輯模塊陣列組成，通過布線資源將其連接。接。cbacba16二、二、 pld的制造工藝分類的制造工藝分類 1.一次性編程的一次性編程的pld2.紫外線可擦除的紫外線可擦除的pld(epld) 20min ,幾十次。幾十次。 3.電可擦除的電可擦除的pld(eepld) 10ms,上千次。上千次。4.采用采用sram結(jié)構(gòu)的結(jié)構(gòu)的pld無限次。無限次。（熔絲、反熔絲（熔絲、反熔絲工藝）工藝）（eprom工藝）工藝）（e2prom、flash工藝）工藝）（sram工藝）工藝）1710.5 可編程邏輯陣列可編程邏輯陣列 pla

10、一、一、pla基本結(jié)構(gòu)基本結(jié)構(gòu) 圖圖10.4.1 pla的基本結(jié)構(gòu)的基本結(jié)構(gòu) 123456abcd654321dcbatitlenumberrevisionsizebdate:18-may-2002sheet of file:c:my documents數(shù) 電 課 件 第 十 章 .ddbdrawn by:1abc輸入電路與陣列或陣列fff12311&118二、二、pla應(yīng)用舉例應(yīng)用舉例 例例 用用pla器件實(shí)現(xiàn)函數(shù)器件實(shí)現(xiàn)函數(shù) , )7 , 6 , 4 , 3(),(0121maaaf。)7 , 4 , 3 , 2 , 0(),(0122maaaf解解 ：用：用pla器件實(shí)現(xiàn)，需器件

11、實(shí)現(xiàn)，需3個(gè)輸入端，個(gè)輸入端，2個(gè)輸出端。個(gè)輸出端。 用卡諾圖法化簡(jiǎn)，得出用卡諾圖法化簡(jiǎn)，得出f1、f2的最簡(jiǎn)與或式：的最簡(jiǎn)與或式：01020121),(aaaaaaaf0112010122),(aaaaaaaaaf相應(yīng)的實(shí)現(xiàn)電路如圖相應(yīng)的實(shí)現(xiàn)電路如圖10.5.2所示。所示。19圖圖10.5.2 用用pla實(shí)現(xiàn)組合函數(shù)的設(shè)計(jì)實(shí)現(xiàn)組合函數(shù)的設(shè)計(jì) 123456abcd654321dcbatitlenumberrevisionsizebdate:18-may-2002sheet of file:c:my documents數(shù)電課件第十章.ddbdrawn by:111aaaff12012&1

12、01020121),(aaaaaaaf 0112010122),(aaaaaaaaaf 2010.6 可編程陣列邏輯可編程陣列邏輯 pal除了具有與陣列除了具有與陣列(可編程可編程)和或陣列（固定）和或陣列（固定）以外，還有輸出和反饋電路：以外，還有輸出和反饋電路：v專用輸出結(jié)構(gòu)專用輸出結(jié)構(gòu)v可編程輸入可編程輸入/輸出結(jié)構(gòu)輸出結(jié)構(gòu)v寄存器輸出結(jié)構(gòu)寄存器輸出結(jié)構(gòu)v異或輸出結(jié)構(gòu)異或輸出結(jié)構(gòu)21圖圖10.6.2 專用輸出專用輸出結(jié)構(gòu)結(jié)構(gòu)123456abcd654321dcbatitlenumberrevisionsizebdate:18-may-2002sheet of file:c:my docu

13、ments數(shù)電課件第十章.ddbdrawn by:11oo輸入行i&11特點(diǎn)：或非門輸出或互補(bǔ)輸出特點(diǎn)：或非門輸出或互補(bǔ)輸出 目前常用的產(chǎn)品有目前常用的產(chǎn)品有 pal10h8(10輸入，輸入，8輸出，輸出，高電平輸高電平輸出有效出有效)、pal10l8、 pal16c1(16輸入，輸入，1輸出，輸出，互補(bǔ)型輸互補(bǔ)型輸出出)等。等。22圖圖10.5.3 可編程輸入可編程輸入/輸出輸出結(jié)構(gòu)結(jié)構(gòu)123456abcd654321dcbatitlenumberrevisionsizebdate:19-may-2002sheet of file:c:my documents數(shù)電課件第十章.ddbd

14、rawn by:1en11i/o輸入行i&1 這種結(jié)構(gòu)的或門輸出經(jīng)過三態(tài)輸出緩沖器，可這種結(jié)構(gòu)的或門輸出經(jīng)過三態(tài)輸出緩沖器，可直接送往直接送往輸出輸出，也可再經(jīng)互補(bǔ)輸出的緩沖器，也可再經(jīng)互補(bǔ)輸出的緩沖器反饋反饋到與陣列輸入。即到與陣列輸入。即它它既可作為輸出用，也可作為輸入用既可作為輸出用，也可作為輸入用。用于。用于實(shí)現(xiàn)復(fù)雜的組實(shí)現(xiàn)復(fù)雜的組合邏輯電路合邏輯電路。23圖圖10.6.4 寄存器輸出結(jié)構(gòu)寄存器輸出結(jié)構(gòu)123456abcd654321dcbatitlenumberrevisionsizebdate:19-may-2002sheet of file:c:my documents數(shù)

15、電課件第十章.ddbdrawn by:en11dc11clockoeqi輸入行1&1增加了增加了dff,整個(gè)整個(gè)pal的所有的所有dff共用一個(gè)時(shí)鐘和輸出使共用一個(gè)時(shí)鐘和輸出使能信號(hào)?？蓸?gòu)成能信號(hào)?？蓸?gòu)成同步時(shí)序同步時(shí)序邏輯電路邏輯電路目前常用的產(chǎn)品有目前常用的產(chǎn)品有 pal16r4、pal16r8(r表示寄存器輸表示寄存器輸出型出型)等。等。24圖圖10.5.5 異或輸出異或輸出結(jié)構(gòu)結(jié)構(gòu)123456abcd654321dcbatitlenumberrevisionsizebdate:19-may-2002sheet of file:c:my documents數(shù)電課件第十章.ddbd

16、rawn by:en11dc11111clockoeqi輸入行&=11增加了增加了異或門異或門，使時(shí)序邏輯電路的，使時(shí)序邏輯電路的設(shè)計(jì)得到簡(jiǎn)化設(shè)計(jì)得到簡(jiǎn)化。目前常用的產(chǎn)品有目前常用的產(chǎn)品有 pal20x4、pal20x8(x表示異或輸表示異或輸出型出型)等。等。25例例1：用：用pal設(shè)計(jì)一個(gè)帶使能端（低電平有效）的設(shè)計(jì)一個(gè)帶使能端（低電平有效）的2/4線譯碼器，輸出低電平有效。線譯碼器，輸出低電平有效。 解：使能輸入：解：使能輸入： en；譯碼地址輸入：譯碼地址輸入：a1和和a0；輸出為：輸出為： y0, y1, y2, y3。由真值表可知：由真值表可知： y0= a1 a0, y1

17、= a1a0, y2=a1 a0, y3=a1a0, 最好選用低電平輸出有效的專用輸出結(jié)構(gòu)或可編最好選用低電平輸出有效的專用輸出結(jié)構(gòu)或可編程程i/o型型pal。由要求有使能輸出，應(yīng)選用帶有三態(tài)。由要求有使能輸出，應(yīng)選用帶有三態(tài)輸出的輸出的pal器件。選用器件。選用pal16l8器件實(shí)現(xiàn)的簡(jiǎn)化示意器件實(shí)現(xiàn)的簡(jiǎn)化示意如圖：如圖：26 11 en 1 1 en 1 1 en 1 1 en 1 1 1ena0a1y0y1y2y3例例1實(shí)現(xiàn)電路圖實(shí)現(xiàn)電路圖y0= a1 a0, y1= a1a0, y2=a1 a0, y3=a1a02710.7 通用陣列邏輯通用陣列邏輯 galgal器件的輸出端設(shè)置了可編

18、程的器件的輸出端設(shè)置了可編程的輸出邏輯輸出邏輯宏單元宏單元olmc（output logic macro cell），通），通過編程可以將過編程可以將olmc設(shè)置成不同的輸出方式。這設(shè)置成不同的輸出方式。這樣同一型號(hào)的樣同一型號(hào)的gal器件可以實(shí)現(xiàn)器件可以實(shí)現(xiàn)pal器件所有的器件所有的各種輸出電路工作模式，即取代了大部分各種輸出電路工作模式，即取代了大部分pal器器件，件， 因此稱為因此稱為通用可編程邏輯器件通用可編程邏輯器件。如如gal16v8（v表示輸出方式可變表示輸出方式可變）、）、281. gal16v8的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)圖圖1個(gè)選通信號(hào)個(gè)選通信號(hào)輸入輸入反相反相器器8個(gè)三態(tài)輸出個(gè)三

19、態(tài)輸出緩沖反相器緩沖反相器8個(gè)輸入緩個(gè)輸入緩沖器沖器1個(gè)時(shí)鐘輸個(gè)時(shí)鐘輸入緩沖器入緩沖器 20個(gè)引腳個(gè)引腳的器件；的器件；8個(gè)輸出反個(gè)輸出反饋饋/輸入緩沖輸入緩沖器器 88個(gè)與門個(gè)與門可實(shí)現(xiàn)可實(shí)現(xiàn)16個(gè)個(gè)輸入變量輸入變量291.88個(gè)與門，可實(shí)現(xiàn)個(gè)與門，可實(shí)現(xiàn)64個(gè)乘積項(xiàng)個(gè)乘積項(xiàng)(product term)。2.每個(gè)與門有每個(gè)與門有32個(gè)輸入端（每個(gè)乘積項(xiàng)可包含個(gè)輸入端（每個(gè)乘積項(xiàng)可包含16個(gè)變量）。個(gè)變量）。 3.每個(gè)輸出端最多只能包含每個(gè)輸出端最多只能包含8個(gè)乘積項(xiàng)，當(dāng)表達(dá)個(gè)乘積項(xiàng)，當(dāng)表達(dá)式邏輯化簡(jiǎn)后，乘積項(xiàng)數(shù)多于式邏輯化簡(jiǎn)后，乘積項(xiàng)數(shù)多于8個(gè)時(shí)，則必須個(gè)時(shí)，則必須適當(dāng)拆開，再分配給另一個(gè)適

20、當(dāng)拆開，再分配給另一個(gè)olmc。 4.最多有最多有16個(gè)引腳作為輸入端（指?jìng)€(gè)引腳作為輸入端（指16個(gè)輸入變量，個(gè)輸入變量，clk不不屬于輸入變量），最多有屬于輸入變量），最多有8個(gè)引腳作為輸個(gè)引腳作為輸出端。出端。 30二、輸出邏輯宏單元（二、輸出邏輯宏單元（olmc） 1. olmc的結(jié)構(gòu)：的結(jié)構(gòu)： 318輸入輸入的或門的或門dff 異或門異或門4個(gè)多路個(gè)多路選擇器選擇器二、輸出邏輯宏單元（二、輸出邏輯宏單元（olmc） 1. 結(jié)構(gòu)：結(jié)構(gòu)： 32乘積項(xiàng)數(shù)乘積項(xiàng)數(shù)據(jù)選擇器據(jù)選擇器反饋數(shù)據(jù)反饋數(shù)據(jù)選擇器選擇器三態(tài)數(shù)據(jù)三態(tài)數(shù)據(jù)選擇器選擇器輸出數(shù)據(jù)輸出數(shù)據(jù)選擇器選擇器33表表10.7.1 fmux的

21、控制功能表的控制功能表ac0 * ac1(n)ac1(m) * 反饋信號(hào)來源反饋信號(hào)來源10本單元觸發(fā)器本單元觸發(fā)器 q端端11本單元本單元i./o端端01鄰級(jí)鄰級(jí)(m)輸出輸出00低電平低電平“0”(地地)1 1 1 1 1 01 0 1 1 0 0 0 1 1 0 1 00 0 1 0 0 0 i/o（n）q來自鄰級(jí)輸出來自鄰級(jí)輸出(m)ac0ac1(n)ac1(m)342.gal16v8的結(jié)構(gòu)控制字的結(jié)構(gòu)控制字gal16v8的各種配置由結(jié)構(gòu)控制字確定。的各種配置由結(jié)構(gòu)控制字確定。圖圖10.7.3 gal16v8結(jié)構(gòu)控制字的組成結(jié)構(gòu)控制字的組成32位位乘積項(xiàng)乘積項(xiàng)禁止位禁止位4位位xor(

22、n)1位位syn8位位ac1(n)1位位ac04位位xor(n)32位位乘積項(xiàng)乘積項(xiàng)禁止位禁止位82位位121516191219(n)(n)(n)pt63pt32pt31pt0353.olmc的配置的配置ac0=0ac1(n)=101(a)專用輸入模式專用輸入模式361en 1clkncncoencnc來自鄰級(jí)輸來自鄰級(jí)輸出出(m)至另一個(gè)鄰級(jí)至另一個(gè)鄰級(jí)clkoe(a)專用輸入模式專用輸入模式37(b)專用組合輸出模式專用組合輸出模式1en 1clkncoenc=11 vccxor(n)ncncncclkoe381en 1clkncoenc=11 xor(n)ncclkncoe來自鄰級(jí)來自鄰

23、級(jí)輸出（輸出（m）olmc(n) i/o(n)nc來自來自與陣與陣列列反反饋饋（c）反饋組合輸出模式）反饋組合輸出模式39（d）時(shí)序電路中的組合輸出模式）時(shí)序電路中的組合輸出模式1en 1clkoe=11 xor（n）clkoe來自鄰級(jí)來自鄰級(jí)輸出輸出(m) i/o(n)nc來自來自與陣與陣列列反反饋饋40(e)寄存器輸出模式寄存器輸出模式 ac0=1ac1(n)=01041(e)寄存器輸出模式寄存器輸出模式 1en 1clkoe=11 xor(n)clkoe來自鄰級(jí)來自鄰級(jí)輸出（輸出（m） i/o(n)nc來自來自與陣與陣列列反反饋饋olmc(n)qdq圖圖10.7.4 olmc的的5種工作

24、模式下的簡(jiǎn)化電路種工作模式下的簡(jiǎn)化電路 42例例10.7.1 人的血型有人的血型有a、b、ab、o型型4種。輸血時(shí)輸血者的種。輸血時(shí)輸血者的血型與受血者的血型必須符合圖血型與受血者的血型必須符合圖10.7.6所示的關(guān)系。試用所示的關(guān)系。試用1片片gal16v8設(shè)計(jì)一個(gè)邏輯電路，判斷輸血者的血型與受血者設(shè)計(jì)一個(gè)邏輯電路，判斷輸血者的血型與受血者的血型是否符合上述規(guī)定。的血型是否符合上述規(guī)定。輸血者血型 受血者血型 a b ab o a b ab o 解：解：輸血者血型輸血者血型:x1、x2，受血者血型受血者血型:x3、x4。取值組合為取值組合為0011時(shí)，時(shí)，分別表示血型為分別表示血型為a、b、ab、o型；型； 輸出輸出f：f=1時(shí)，表示血型相符，時(shí)，表示血型相符，否則，表示血型不符。否則，表示血型不符。 43根據(jù)題意得到真值表為：根據(jù)題意得到真值表為： x1x2x3x4f00001000100010100110010000101101101011101000010010101011011011001110111110111111輸血者血型 受血者血型 a b ab o a b ab o 44由真值表，經(jīng)卡諾圖法化簡(jiǎn)由真值表，經(jīng)卡諾圖法化簡(jiǎn) x3x4x1x20001111000110111111