天大[數(shù)字電子技術(shù)基礎(chǔ)]

1、數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)題單選題：1.數(shù)字系統(tǒng)和模擬系統(tǒng)之間的接口常采用（ C ）(a)計(jì)數(shù)器(b)多諧振蕩器(c)數(shù)/模和模/數(shù)轉(zhuǎn)換器2.逐次逼近型A/D轉(zhuǎn)換器轉(zhuǎn)換開始時(shí)，首先應(yīng)將（ A ）(a)移位寄存器最高位置1(b)移位寄存器的最低位置1(c)移位寄存器的所有位均置13.某模/數(shù)轉(zhuǎn)換器的輸入為 0 5V 模擬電壓，輸出為8 位二進(jìn)制數(shù)字信號(hào)（D7 D0）。則該模/數(shù)轉(zhuǎn)換器能分辨的最小模擬電壓為（ B ）。(a) 0.01 V (b) 0.0196 V (c) 0.0392 V 4.表1所示3個(gè)時(shí)序電路的狀態(tài)表中，（ A ）是減一計(jì)數(shù)器的狀態(tài)表。5.某數(shù)/模轉(zhuǎn)換器的輸入為8位二進(jìn)制數(shù)字信號(hào)（

2、D7 D0)，輸出為025.5V的模擬 電壓。若數(shù)字信號(hào)的最低位是“1”其余各位是“0”， 則輸出的模擬電壓為( A )。(a) 0.1V(b) 0.01V(c) 0.001V6.和函數(shù)式相等的表達(dá)式為（ B ）（a） （b） （c）7.如圖所示的邏輯門中，能使F = A 的邏輯門是圖（ B ）=1AAF=1A0F=1A1F （a） (b) (c)8. 與二進(jìn)制數(shù)00100011相應(yīng)的十進(jìn)制數(shù)是( C )。(a) 35(b) 19 (c) 239.如圖所示的邏輯圖與邏輯式（ C ）對(duì)應(yīng)。 (a) (b) (c) 10.在觸發(fā)器的真值表中，Qn+1是指輸出端Q（ B ）的狀態(tài)。(a)當(dāng)前 (b)

3、時(shí)鐘脈沖過(guò)后 (c)時(shí)鐘脈沖期間11.邏輯式可變換為( C )。(a) (b) (c) 12.圖示電路中，觸發(fā)器的初態(tài)Q1Q0 = 01，則在第一個(gè)CP脈沖作用后，輸出Q1Q0為（ C ）（a）00 （b）01 （c）10CPQ11C1Q1K1J1Q0C0Q0K0J0Q0Q1113.由集成定時(shí)器555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，加大定時(shí)電容C，則（ B ）（a）增大輸出脈沖的幅度 （b）增大輸出脈沖的寬度 （c）對(duì)輸出脈沖無(wú)影響14.八位DAC電路的輸入數(shù)字量為00000001時(shí)，輸出電壓為0.03V，則輸入數(shù)字量為11001000時(shí)的輸出電壓為（ C ）（a）2.16V （b）3V （c）6V 答案

4、：1.c 2.a 3.b 4.a 5.a6.b 7.b 8.c 9.c 10.b11.c 12.c 13.b 14.c 某邏輯符號(hào)如圖1所示，其輸入波形如圖2所示，(1)畫出輸出F的波形；(2) 列出其狀態(tài)表并寫出邏輯式 。 答案:邏輯式: 波形圖： º已知邏輯圖及輸入A的波形，試對(duì)應(yīng)畫出F1，F(xiàn)2，F(xiàn)3 的波形。答案：邏輯電路如圖所示，寫出邏輯式并化簡(jiǎn)。答案： 或已知全加器的狀態(tài)表如下，分析說(shuō)明能否用全加器構(gòu)成一個(gè)3位表決器（少數(shù)服從多數(shù)），其功能是當(dāng)輸入量的多數(shù)為“1” 時(shí)，輸出為“1”，否則為“0”。對(duì)照下表說(shuō)明，哪幾個(gè)變量是輸入（三位的表決意見），哪個(gè)變量是輸出（表決結(jié)果）？AB0000000110010100110110010101011100111111答案：可以用全加器實(shí)現(xiàn)3 位表決器。 因?yàn)? 位表決器要求三個(gè)輸入中，輸入兩個(gè)“1” 以上輸出為“1”。故輸入為“A，B，” 輸出由“” 引出即可。邏輯電路圖及A，B，K 和C脈沖的波形如圖所示，試對(duì)應(yīng)畫出J和Q的波形（設(shè)Q的初始狀態(tài)為“0”）。答案：邏輯電路如圖所示（1）寫出邏輯式并化簡(jiǎn)；（2）用“與”門、“或”門及“非”門實(shí) 現(xiàn)原邏輯功能，寫出其邏輯式，畫出邏輯圖。答案：（1）邏輯式并化簡(jiǎn)為與或非邏輯關(guān)系式