計(jì)算機(jī)組成原理第四章-09年

1、第第4 4章章 存存 儲(chǔ)儲(chǔ) 器器4.1 概述概述4.2 主存儲(chǔ)器主存儲(chǔ)器4.3 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器4.4 輔助存儲(chǔ)器輔助存儲(chǔ)器一、存儲(chǔ)器分類一、存儲(chǔ)器分類1.1.按存儲(chǔ)介質(zhì)分類按存儲(chǔ)介質(zhì)分類 存儲(chǔ)介質(zhì)：能寄存“0”、“1”兩種代碼并能區(qū)別兩種狀態(tài)的物質(zhì)或元器件。- 存儲(chǔ)元件由半導(dǎo)體器件組成- 優(yōu)點(diǎn)優(yōu)點(diǎn)：體積小，功耗低，存取時(shí)間短- 缺點(diǎn)缺點(diǎn)：電源消失，所存信息也隨即丟失，屬于一種易易失性失性存儲(chǔ)器速度高速度高集成度高且制造簡單、成本低廉、功耗小，應(yīng)用廣泛集成度高且制造簡單、成本低廉、功耗小，應(yīng)用廣泛4.1 概概 述述- 在金屬或塑料基體的表面上涂一層磁性材料作為記錄 介質(zhì)。- 按剩磁

2、狀態(tài)的不同來區(qū)分“0”或“1”，具有非易失性非易失性特點(diǎn)- 按載磁體形狀的不同，分為磁盤、磁帶和磁鼓磁盤、磁帶和磁鼓。- 磁芯是使用硬磁材料做成的環(huán)狀元件，在磁心中穿有驅(qū)動(dòng) 線（通電流）和讀出線，這樣便可以進(jìn)行讀寫操作。- 磁芯屬于磁性材料，故它也是非易失性非易失性的永久記憶存儲(chǔ) 器。- 體積龐大、工藝復(fù)雜且功耗大，已棄用- 可讀寫存儲(chǔ)器。- 存儲(chǔ)器中任何存儲(chǔ)單元的內(nèi)容都能隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元的物理位置無關(guān)。如主存儲(chǔ)器- 光盤存儲(chǔ)器是應(yīng)用激光在記錄介質(zhì)（如磁光材料等） 上進(jìn)行讀寫的存儲(chǔ)器，具有非易失性非易失性的特點(diǎn)。- 光盤記錄密度高、耐用性好、可靠性高和可互換性強(qiáng)等優(yōu)良特點(diǎn)。靜態(tài)靜

3、態(tài)RAM動(dòng)態(tài)動(dòng)態(tài)RAM觸發(fā)器原理寄存信息觸發(fā)器原理寄存信息電容充放電原理寄存信息電容充放電原理寄存信息 只能對(duì)其存儲(chǔ)的內(nèi)容讀出，而不能對(duì)其重新寫入的存儲(chǔ)器。 ：采用掩模工藝，把原始信息記錄在芯片中，一旦制成就無法更改。：為了使用戶能夠根據(jù)自己的需要來寫ROM，廠家生產(chǎn)了一種PROM。允許用戶對(duì)其進(jìn)行一次編程寫入數(shù)據(jù)或程序。一旦編程之后，信息就永久性地固定下來。用戶可以讀出和使用，但再也無法改變其內(nèi)容。 根據(jù)編程方式的不同，根據(jù)編程方式的不同，ROM共分為以下共分為以下5種：種： ：可改寫ROM芯片的內(nèi)容，也由用戶寫入，但允許反復(fù)擦除重新寫入。EPROM是用電信號(hào)編程而用紫外線擦除的只讀存儲(chǔ)器芯

4、片。 ：一種用電信號(hào)編程也用電信號(hào)擦除的ROM芯片，它可以通過讀寫操作進(jìn)行逐個(gè)存儲(chǔ)單元讀出和寫入，且讀寫操作與RAM存儲(chǔ)器幾乎沒有什么差別，所不同的只是寫入速度慢一些。但斷電后卻能保存信息。：在EPROM和EEPROM的基礎(chǔ)上發(fā)展起來的一種只讀存儲(chǔ)器，讀寫速度都很快，具有EEPROM的特點(diǎn)，但速度比EEPROM要快得多。-順序存取存儲(chǔ)器，如磁帶。- 還有一類部分串行訪問的存儲(chǔ)器，如磁盤，稱作直接存取存儲(chǔ)器。磁盤- 對(duì)存儲(chǔ)單元進(jìn)行讀寫操作時(shí)，需按其物理位置的先后順序?qū)ふ业刂?，這種存儲(chǔ)器叫做串行訪問存儲(chǔ)器。3.3.按在計(jì)算機(jī)中的作用分類按在計(jì)算機(jī)中的作用分類可以和可以和CPU直接交換信息。直接交換

5、信息。主存的后援存儲(chǔ)器，用來存放當(dāng)前不用的程主存的后援存儲(chǔ)器，用來存放當(dāng)前不用的程序和數(shù)據(jù)，不能與序和數(shù)據(jù)，不能與CPU直接交換數(shù)據(jù)。直接交換數(shù)據(jù)。 主存速度快、每位價(jià)格高、容量小主存速度快、每位價(jià)格高、容量小 輔存速度慢、每位價(jià)格低、容量大輔存速度慢、每位價(jià)格低、容量大用于兩個(gè)速度不同的部件之間，如用于兩個(gè)速度不同的部件之間，如CPU和主和主存之間可設(shè)置一個(gè)快速緩沖存儲(chǔ)器，起到緩沖作用。存之間可設(shè)置一個(gè)快速緩沖存儲(chǔ)器，起到緩沖作用。隨機(jī)存儲(chǔ)器（隨機(jī)存儲(chǔ)器（RAMRAM） 掩模式掩模式ROM可編程式可編程式PROM 可擦寫式可擦寫式EPROM電擦寫式電擦寫式EEPROM主存儲(chǔ)器主存儲(chǔ)器靜態(tài)靜態(tài)

6、RAM(SRAM)RAM(SRAM)動(dòng)態(tài)動(dòng)態(tài)RAM(DRAM)RAM(DRAM)只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROMROM） 閃速存儲(chǔ)器閃速存儲(chǔ)器 Flash Memory Flash Memory緩沖存儲(chǔ)器緩沖存儲(chǔ)器輔存儲(chǔ)器輔存儲(chǔ)器磁盤磁盤磁帶磁帶光盤光盤存儲(chǔ)器存儲(chǔ)器高高低低小小大大快快慢慢輔存輔存寄存器寄存器緩存緩存主存主存磁盤磁盤光盤光盤磁帶磁帶光盤光盤磁帶磁帶速度速度容量容量 價(jià)格價(jià)格 位位1. 存儲(chǔ)器三個(gè)主要性能指標(biāo)的關(guān)系存儲(chǔ)器三個(gè)主要性能指標(biāo)的關(guān)系 二、存儲(chǔ)器的層次結(jié)構(gòu)二、存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)主機(jī)緩存緩存CPU主存主存輔存輔存2. 緩存緩存 主存層次和主存主存層次和主存 輔存

7、層次輔存層次緩存緩存主存主存輔存輔存主存主存虛擬存儲(chǔ)器虛擬存儲(chǔ)器10 ns20 ns200 nsms虛地址虛地址邏輯地址邏輯地址實(shí)地址實(shí)地址物理地址物理地址主存儲(chǔ)器主存儲(chǔ)器（速度）（速度）（容量）（容量）第第4 4章章 存存 儲(chǔ)儲(chǔ) 器器4.1 概述概述4.2 主存儲(chǔ)器主存儲(chǔ)器4.3 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器4.4 輔助存儲(chǔ)器輔助存儲(chǔ)器4.2 主存儲(chǔ)器主存儲(chǔ)器一、概述一、概述1. 主存的基本組成主存的基本組成存儲(chǔ)體存儲(chǔ)體驅(qū)動(dòng)器驅(qū)動(dòng)器譯碼器譯碼器MAR控制電路控制電路讀讀寫寫電電路路MDR.地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫寫2. 主存和主存和 CPU 的聯(lián)系的聯(lián)系MDRMARCPU主主

8、存存讀讀數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線寫寫 存儲(chǔ)器芯片封裝了驅(qū)動(dòng)器、譯碼器、讀寫電路等。 而MAR和MDR則制作在CPU芯片中。 高位字節(jié)高位字節(jié) 地址為字地址地址為字地址 低位字節(jié)低位字節(jié) 地址為字地址地址為字地址設(shè)地址線設(shè)地址線 24 根根按按 字節(jié)字節(jié) 尋址尋址按按 字字 尋址尋址若字長為若字長為 16 位位字地址字地址字節(jié)地址字節(jié)地址11109876543210840字節(jié)地址字節(jié)地址字地址字地址4523014203. 主存中存儲(chǔ)單元地址的分配主存中存儲(chǔ)單元地址的分配224 = 16 M8 M按按 字字 尋址尋址若字長為若字長為 32 位位4 M(2) 存儲(chǔ)速度存儲(chǔ)速度4、主存的技術(shù)指

9、標(biāo)、主存的技術(shù)指標(biāo)(1) 存儲(chǔ)容量存儲(chǔ)容量(3) 存儲(chǔ)器的帶寬存儲(chǔ)器的帶寬主存主存 存放二進(jìn)制代碼的總數(shù)量存放二進(jìn)制代碼的總數(shù)量 存儲(chǔ)器的存儲(chǔ)器的 訪問時(shí)間訪問時(shí)間 存取時(shí)間存取時(shí)間 存取周期存取周期 讀周期讀周期 寫周期寫周期 連續(xù)兩次獨(dú)立的存儲(chǔ)器操作連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（讀或?qū)懀┧ㄗx或?qū)懀┧璧男璧?最小間隔時(shí)間最小間隔時(shí)間 單位時(shí)間內(nèi)存儲(chǔ)器存取的信息量單位時(shí)間內(nèi)存儲(chǔ)器存取的信息量 讀出時(shí)間：讀出時(shí)間：從存儲(chǔ)器接收到有效地址開始，到產(chǎn)生有效輸出所需的全部時(shí)間從存儲(chǔ)器接收到有效地址開始，到產(chǎn)生有效輸出所需的全部時(shí)間寫入時(shí)間：從存儲(chǔ)器接收到有效地址開始，到數(shù)據(jù)寫入被選中單元為止所需的全部

10、時(shí)間寫入時(shí)間：從存儲(chǔ)器接收到有效地址開始，到數(shù)據(jù)寫入被選中單元為止所需的全部時(shí)間 例：存取周期為例：存取周期為500ns，每個(gè)存取周期可訪問，每個(gè)存取周期可訪問16位，則它的帶寬為位，則它的帶寬為秒秒位位秒秒位位秒秒位位/32M/10321050011669 指啟動(dòng)一次存儲(chǔ)器操作（讀指啟動(dòng)一次存儲(chǔ)器操作（讀或?qū)懀┑酵瓿稍摬僮魉璧幕驅(qū)懀┑酵瓿稍摬僮魉璧娜繒r(shí)間全部時(shí)間芯片容量芯片容量二、半導(dǎo)體存儲(chǔ)芯片簡介二、半導(dǎo)體存儲(chǔ)芯片簡介1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯譯碼碼驅(qū)驅(qū)動(dòng)動(dòng)存存儲(chǔ)儲(chǔ)矩矩陣陣讀讀寫寫電電路路1K 4位位16K 1位位8K 8位位片選線片選線讀讀/寫控制線寫

11、控制線地地址址線線數(shù)數(shù)據(jù)據(jù)線線地址線地址線（單向）（單向）數(shù)據(jù)線數(shù)據(jù)線（雙向）（雙向）104141138存儲(chǔ)芯片片選線的作用存儲(chǔ)芯片片選線的作用用用 16K 1位位 的存儲(chǔ)芯片組成的存儲(chǔ)芯片組成 64K 8位位 的存儲(chǔ)器的存儲(chǔ)器 32片片 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位0,015,015,70,7 讀讀/寫控制電路寫控制電路 地地址址譯譯碼碼器器 字線字線015168矩陣矩陣07D07D 位線位線 讀讀 / 寫選通寫選通A3A2A1A02. 半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1) 線選法線選法00000,00,70

12、07D07D 讀讀 / 寫寫選通選通A3A2A1A0A40,310,031,031,31 Y 地址譯碼器地址譯碼器 X地地址址譯譯碼碼器器 3232 矩陣矩陣A9I/OA8A7A56AY0Y31X0X31D讀讀/寫寫(2) 重合法重合法00000000000,031,00,31I/OD0,0讀讀 三、隨機(jī)存取存儲(chǔ)器三、隨機(jī)存取存儲(chǔ)器 ( RAM ) 1. 靜態(tài)靜態(tài) RAM (SRAM) (1) 靜態(tài)靜態(tài) RAM 基本單元電路基本單元電路A 觸發(fā)器非端觸發(fā)器非端1T4T觸發(fā)器觸發(fā)器 5TT6、行開關(guān)行開關(guān) 7TT8、列開關(guān)列開關(guān)7TT8、一列共用一列共用A 觸發(fā)器原端觸發(fā)器原端T1 T4T5T6

13、T7T8A A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇T1 T4存儲(chǔ)器中用于寄存存儲(chǔ)器中用于寄存“0”和和“1”代碼的電路代碼的電路 A T1 T4T5T6T7T8A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇DOUT 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5、T6 開開T7、T8 開開列選列選讀放讀放DOUTVAT6T8DOUTT1 T4T5T6T7T8A ADIN位線位線A位

14、線位線A 列地址選擇列地址選擇行地址選擇行地址選擇寫放寫放寫放寫放讀放讀放DOUT寫選擇寫選擇讀選擇讀選擇 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 寫寫 操作操作 行選行選T5、T6 開開 兩個(gè)寫放兩個(gè)寫放 DIN列選列選T7、T8 開開（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7 (2) 靜態(tài)靜態(tài) RAM 芯片舉例芯片舉例 Intel 2114 外特性外特性存儲(chǔ)容量存儲(chǔ)容量1K1K4 4位位.I/O1I/O2I/O3I/O4A0A8A9WECSCCVGNDIntel 2114 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀A3A4A5A6A7A8A0A

15、1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩

16、陣 (64 64) 讀讀第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫

17、電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀0163248CSWE第一組第一組第二組第

18、二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECSCSWE15031164732634801632480000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀

19、寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000CSWE1503116473263480163248第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000CSWE1503116473263480163248讀寫電路讀寫電路讀寫

20、電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000CSWE讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路1503116473263480163248I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A91503116473

21、26348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 In

22、tel 2114 RAM 矩陣矩陣 (64 64) 寫寫第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫1503116473263481503116473263

23、48讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326

24、348WECSI/O1I/O2I/O3I/O4第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2

25、114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O41503116473263481

26、50311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址

27、譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路WECS0163248ACSDOUT地址有效地址有效 地址失效地址失效 片選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效 數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 高阻高阻 (3) 靜態(tài)靜態(tài) RAM 讀讀 時(shí)序時(shí)序 tAtCOtOHAtOTDtRC片選有效片選有效讀周期讀周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時(shí)間讀時(shí)間 t tA A 地址有效地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 WE始終高電平始終高電平ACSWEDOUTDIN (4)

28、 靜態(tài)靜態(tài) RAM (2114) 寫寫 時(shí)序時(shí)序 tWCtWtAWtDWtDHtWR寫周期寫周期 t tWCWC 地址有效地址有效下一次地址有下一次地址有效效寫入時(shí)間寫入時(shí)間 t tW W 寫命令寫命令 WEWE 的有效時(shí)間的有效時(shí)間DD預(yù)充電信號(hào)預(yù)充電信號(hào)讀選擇線讀選擇線寫數(shù)據(jù)線寫數(shù)據(jù)線寫選擇線寫選擇線讀數(shù)據(jù)線讀數(shù)據(jù)線VCgT4T3T2T11 (1) 動(dòng)態(tài)動(dòng)態(tài) RAM 基本單元電路基本單元電路 2. 動(dòng)態(tài)動(dòng)態(tài) RAM ( DRAM )讀出與原存信息相反讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流讀出時(shí)數(shù)據(jù)線有電流 為為 “1”數(shù)據(jù)線數(shù)據(jù)線CsT字線字線DDV0 10 11 0寫入與輸入信息相同寫入與

29、輸入信息相同寫入時(shí)寫入時(shí)CS充電充電 為為 “1” 放電放電 為為 “0”T3T2T1T無電流無電流有電流有電流讀操作結(jié)束時(shí)，讀操作結(jié)束時(shí)，CS的電荷的電荷已瀉放完畢，故是破環(huán)性已瀉放完畢，故是破環(huán)性讀出，必須再生讀出，必須再生。 單元單元電路電路讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D行行地地址址譯譯碼碼器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 (2) 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 讀

30、讀00000000000D0 0單元單元電路電路讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元 電路電路 行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫11111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇

31、線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選

32、擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線00100011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0111111010001 1 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6

33、A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D111

34、11010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀

35、選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路 單管動(dòng)態(tài)單管動(dòng)態(tài) RAM 4116 (16K 1 1位位) 外特性外特性時(shí)序與控制時(shí)序與控制 行時(shí)鐘行時(shí)鐘 列時(shí)鐘列時(shí)鐘 寫時(shí)鐘寫時(shí)鐘 WERASCAS緩存器緩存器 行地址行地址 緩存器緩存器 列地址列地址 A6A0存儲(chǔ)單元陣列存儲(chǔ)單元陣列基準(zhǔn)單元基準(zhǔn)單元行行譯譯碼碼列譯碼器列譯碼器再生放大器再生放大器列譯碼器

36、列譯碼器讀讀出出放放大大基準(zhǔn)單元基準(zhǔn)單元存儲(chǔ)單元陣列存儲(chǔ)單元陣列行行譯譯碼碼 I/O緩存器緩存器數(shù)據(jù)輸出數(shù)據(jù)輸出驅(qū)動(dòng)驅(qū)動(dòng)數(shù)據(jù)輸入數(shù)據(jù)輸入 寄存器寄存器 DINDOUTDINDOUTA6A0讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器06364127128 根行線根行線CS01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入 I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCS 4116 (16K 1位位) 芯片芯片 讀讀 原理原理讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器630 0 0I/O緩沖緩沖 輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)OUTD讀出放大器讀出放大器讀出放大器讀出

37、放大器讀出放大器讀出放大器06364127128 根行線根行線CS01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCS 4116 (16K 1位位) 芯片芯片 寫寫 原理原理數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器讀出放大器讀出放大器630 (3) 動(dòng)態(tài)動(dòng)態(tài) RAM 時(shí)序時(shí)序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(高高)數(shù)據(jù)數(shù)據(jù) DOUT OUT 有效有效讀讀時(shí)時(shí)序序列地址列地址 CAS 有效有效寫寫時(shí)時(shí)序序數(shù)據(jù)數(shù)據(jù) DIN IN 有效有效行地址行地址 RAS 有效有效寫允許寫允許 WE 有

38、效有效(低低)列地址列地址 CAS 有效有效 (4) 動(dòng)態(tài)動(dòng)態(tài) RAM 刷新刷新 刷新過程的實(shí)質(zhì)刷新過程的實(shí)質(zhì)是將原有信息讀出，再由刷新放大器形成是將原有信息讀出，再由刷新放大器形成原信息并重新寫入的再生過程原信息并重新寫入的再生過程（刷新放大器及讀放大器均（刷新放大器及讀放大器均起此作用）起此作用） 。 刷新周期（再生周期刷新周期（再生周期）：從上次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到）：從上次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止的時(shí)間間隔稱為刷新下次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止的時(shí)間間隔稱為刷新周期。周期。 在刷新周期內(nèi)，由專用的刷新電路來完成對(duì)基本單元電路在刷新周期內(nèi)，由專用的刷新電

39、路來完成對(duì)基本單元電路的的逐行刷新逐行刷新。 三種刷新方式三種刷新方式 集中刷新集中刷新 分散刷新分散刷新 異步刷新異步刷新 在規(guī)定的一個(gè)刷新周期內(nèi)，對(duì)全部存儲(chǔ)單元集中在規(guī)定的一個(gè)刷新周期內(nèi)，對(duì)全部存儲(chǔ)單元集中一段時(shí)間逐行進(jìn)行刷新，此刻一段時(shí)間逐行進(jìn)行刷新，此刻必須停止讀必須停止讀/ /寫操作寫操作。 如如Intel 1103 Intel 1103 動(dòng)態(tài)動(dòng)態(tài)RAMRAM芯片內(nèi)排列成芯片內(nèi)排列成32323232矩矩陣，讀陣，讀/ /寫周期為寫周期為0.5s0.5s，連續(xù)刷新，連續(xù)刷新3232行需行需16s16s（占（占3232個(gè)讀個(gè)讀/ /寫周期）。在刷新周期寫周期）。在刷新周期2ms2ms內(nèi)含

40、內(nèi)含40004000個(gè)個(gè)讀讀/ /寫周期，實(shí)際分配是前寫周期，實(shí)際分配是前39683968個(gè)周期用于讀個(gè)周期用于讀/ /寫操寫操作或維持，后作或維持，后3232周期用于刷新周期用于刷新 . . 集中刷新集中刷新“死時(shí)間率死時(shí)間率” 為為 32/4000 100% = 0.8%“死區(qū)死區(qū)” 為為 0.5 s 32 = 16 s周期序號(hào)周期序號(hào)地址序號(hào)地址序號(hào)tc0123967 396801tctctctc3999V W0131讀讀/寫或維持寫或維持刷新刷新讀讀/寫或維持寫或維持3968個(gè)周期個(gè)周期 （1984）32個(gè)周期個(gè)周期 （ 16）刷新時(shí)間間隔刷新時(shí)間間隔 （2ms）刷新序號(hào)刷新序號(hào)sst

41、cXtcY 集中式刷新時(shí)間分配圖集中式刷新時(shí)間分配圖t tC C = = t tM M + + t tR R讀寫讀寫 刷新刷新無無 “死區(qū)死區(qū)” 分散刷新分散刷新(存取周期為存取周期為 0.5 s + 0.5 s)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個(gè)讀寫周期個(gè)讀寫周期以以 128 128 矩陣為例矩陣為例對(duì)每行存儲(chǔ)單元的刷新分散對(duì)每行存儲(chǔ)單元的刷新分散到每個(gè)讀到每個(gè)讀/寫周期內(nèi)完成寫周期內(nèi)完成 同一行兩次被刷新的時(shí)間同一行兩次被刷新的時(shí)間間隔可能小于刷新周期間隔可能小于刷新周期 異步刷新異步刷新(集中刷新與分散刷新相

42、結(jié)合集中刷新與分散刷新相結(jié)合)對(duì)于對(duì)于 128 128 的存儲(chǔ)芯片的存儲(chǔ)芯片（存取周期為存取周期為 0.5s）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)將刷新安排在指令譯碼階段，不會(huì)出現(xiàn) “死區(qū)死區(qū)”“死區(qū)死區(qū)” 為為 0.5 s若每隔若每隔 15.6(=2ms/128) s 刷新一行刷新一行而且每行每隔而且每行每隔 2 ms 刷新一次刷新一次若每隔若每隔 2 ms 集中刷新一次集中刷新一次“死區(qū)死區(qū)” 為為 64 s 3. 動(dòng)態(tài)動(dòng)態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較DRAMSRAM存儲(chǔ)原理存儲(chǔ)原理集成度集成度芯片引腳芯片引腳功耗功耗價(jià)格價(jià)格速度速度刷新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多

43、多小小大大低低高高慢慢快快有有無無主存主存緩存緩存 四、只讀存儲(chǔ)器（四、只讀存儲(chǔ)器（ROM） 1. 掩膜掩膜 ROM ( MROM ) 行列選擇線交叉處有無行列選擇線交叉處有無 MOS 管表示管表示“1”或或“0”地址譯碼器D3D2D1D0VCC單元0單元1單元2單元3A1A0掩膜式掩膜式ROM中信息由制造工廠制定，用戶是不能修改的。中信息由制造工廠制定，用戶是不能修改的。當(dāng)交叉處無當(dāng)交叉處無MOS管管時(shí)，提供高電平時(shí)，提供高電平 2. PROM (可編程式可編程式ROM) VCC行線行線列線列線熔絲熔絲 RROM是可以實(shí)現(xiàn)一次性編程的只讀存儲(chǔ)器。是可以實(shí)現(xiàn)一次性編程的只讀存儲(chǔ)器。 下圖為一個(gè)

44、由雙極型電路和熔絲構(gòu)成的基本單元電路。下圖為一個(gè)由雙極型電路和熔絲構(gòu)成的基本單元電路。 寫寫“0”：燒斷熔絲：燒斷熔絲 寫寫“1”：不燒斷熔絲：不燒斷熔絲已斷的熔絲是無法再恢復(fù)的，故只能實(shí)現(xiàn)一次編程。已斷的熔絲是無法再恢復(fù)的，故只能實(shí)現(xiàn)一次編程。 3. EPROM (多次性編程多次性編程 ) (1) N型溝道浮動(dòng)?xùn)判蜏系栏?dòng)?xùn)?MOS 電路電路G 柵極柵極S 源極源極D 漏漏極極紫外線全部擦洗紫外線全部擦洗D 端加正電壓端加正電壓形成浮動(dòng)?xùn)判纬筛?dòng)?xùn)臩 與與 D 不導(dǎo)通為不導(dǎo)通為 “0”D 端不加正電壓端不加正電壓不形成浮動(dòng)?xùn)挪恍纬筛?dòng)?xùn)臩 與與 D 導(dǎo)通為導(dǎo)通為 “1”SGDN+N+P基片基

45、片GDS浮動(dòng)?xùn)鸥?dòng)?xùn)臩iO2+ + + + +_ _ _ 控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲(chǔ)矩陣存儲(chǔ)矩陣PD/ProgrCSA10A7A6A0.DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/Progr當(dāng)此端為高電平時(shí)，可以使當(dāng)此端為高電平時(shí)，可以使EPROM功耗有功耗有525mW降至降至32mW。當(dāng)需編程時(shí)，此端需加寬度為當(dāng)需編程時(shí)，此端需加寬度為5055ms、+5V的脈沖。的脈沖。 PD/Pr

46、ogr為為功率下降功率下降 / 編程輸入端編程輸入端 讀出時(shí)讀出時(shí) 為為 低電平低電平 4. EEPROM (多次性編程多次性編程 ) 電可擦寫電可擦寫局部擦寫局部擦寫全部擦寫全部擦寫5. Flash Memory (快擦型存儲(chǔ)器快擦型存儲(chǔ)器) 比比 E2PROM快快EPROM價(jià)格便宜價(jià)格便宜 集成度高集成度高EEPROM電可擦洗重寫電可擦洗重寫具備具備 RAM 功能功能 五、存儲(chǔ)器與五、存儲(chǔ)器與 CPU 的連接的連接 1. 存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展 (1) 位擴(kuò)展位擴(kuò)展（增加存儲(chǔ)字長）（增加存儲(chǔ)字長） 用用 2片片 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 1K 8位位 的存儲(chǔ)器的存儲(chǔ)

47、器10根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線DDD0479AA021142114CSWE (2) 字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）字?jǐn)U展（增加存儲(chǔ)字的數(shù)量） 用用 2片片 1K 8位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 2K 8位位 的存儲(chǔ)器的存儲(chǔ)器11根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線 1K 8位位 1K 8位位D7D0WEA1A0A9CS0A10 1CS1 (3) 字、位擴(kuò)展字、位擴(kuò)展用用 8片片 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 4K 8位位 的存儲(chǔ)器的存儲(chǔ)器8根數(shù)據(jù)線根數(shù)據(jù)線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選譯碼譯碼.1K41K41K41K4

48、1K41K41K41K4 2. 存儲(chǔ)器與存儲(chǔ)器與 CPU 的連接的連接 n地址線的連接地址線的連接CPUCPU低位地址線與存儲(chǔ)芯片連接低位地址線與存儲(chǔ)芯片連接；高位地址線或用作；高位地址線或用作存儲(chǔ)芯片擴(kuò)充時(shí)用，或作其他用法，如片選信號(hào)等。存儲(chǔ)芯片擴(kuò)充時(shí)用，或作其他用法，如片選信號(hào)等。n數(shù)據(jù)線的連接數(shù)據(jù)線的連接必須對(duì)存儲(chǔ)芯片進(jìn)行位擴(kuò)展，使其必須對(duì)存儲(chǔ)芯片進(jìn)行位擴(kuò)展，使其數(shù)據(jù)位與數(shù)據(jù)位與CPUCPU的數(shù)的數(shù)據(jù)線相等據(jù)線相等。n讀讀/ /寫命令線的連接寫命令線的連接直接與存儲(chǔ)芯片的讀寫控制端相連，通常是高電平為直接與存儲(chǔ)芯片的讀寫控制端相連，通常是高電平為讀，低電平為寫。讀，低電平為寫。其他其他

49、： 時(shí)序、速度、負(fù)載時(shí)序、速度、負(fù)載n片選線的連接片選線的連接片選信號(hào)的連接是片選信號(hào)的連接是CPUCPU與存儲(chǔ)芯片正確工作的關(guān)鍵。與存儲(chǔ)芯片正確工作的關(guān)鍵。片選有效信號(hào)與片選有效信號(hào)與CPUCPU的訪存控制信號(hào)的訪存控制信號(hào)MREQMREQ（低電平有（低電平有效）有關(guān)。效）有關(guān)。MREQMREQ為低，表示為低，表示CPUCPU訪問存儲(chǔ)器；訪問存儲(chǔ)器；MREQMREQ為高，表示為高，表示CPUCPU訪問訪問I/OI/O，此時(shí)不要求存儲(chǔ)器工作。，此時(shí)不要求存儲(chǔ)器工作。片選信號(hào)與地址的高位有關(guān)，未與存儲(chǔ)芯片地址線連片選信號(hào)與地址的高位有關(guān)，未與存儲(chǔ)芯片地址線連上的高位地址與訪存控制信號(hào)共同作用產(chǎn)生

50、存儲(chǔ)器的上的高位地址與訪存控制信號(hào)共同作用產(chǎn)生存儲(chǔ)器的片選信號(hào)。片選信號(hào)。n合理選擇存儲(chǔ)芯片合理選擇存儲(chǔ)芯片類型類型ROMROM或或RAMRAM、數(shù)量的選擇。、數(shù)量的選擇。例例4.14.1設(shè)設(shè)CPUCPU有有1616根地址線，根地址線，8 8根數(shù)據(jù)線，并用根數(shù)據(jù)線，并用MREQMREQ作訪存作訪存控制信號(hào)（低電平有效），用控制信號(hào)（低電平有效），用WRWR作讀寫控制信號(hào)（高電作讀寫控制信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片： 1KX41KX4位位RAMRAM；4KX84KX8位位RAMRAM；8KX88KX8位位RAMRAM； 2KX82KX8

51、位位ROMROM； 4KX84KX8位位ROMROM；8KX88KX8位位ROM;ROM; 以及以及74LS13874LS138譯碼器和各種門電路（非門、與譯碼器和各種門電路（非門、與非門、或門）。非門、或門）。請(qǐng)畫出請(qǐng)畫出CPUCPU與存儲(chǔ)器的連接圖，要求：與存儲(chǔ)器的連接圖，要求： 主存地址空間分配：主存地址空間分配：6000H6000H67FFH67FFH為系統(tǒng)程序區(qū)；為系統(tǒng)程序區(qū)；6800H 6800H 6BFFH6BFFH為用戶程序區(qū)。為用戶程序區(qū)。 合理選用上述存儲(chǔ)芯片，說明各選幾片？合理選用上述存儲(chǔ)芯片，說明各選幾片？ 詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。7

52、4LS138“38”譯碼器C BAG2BG2AG1Y0Y1Y71 & & 非門非門 與非門與非門 或門或門 或非門或非門1 例例4.1 解解: : (1) 寫出對(duì)應(yīng)的二進(jìn)制地址碼，并確定其總?cè)萘繉懗鰧?duì)應(yīng)的二進(jìn)制地址碼，并確定其總?cè)萘?2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1

53、12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位(3) 分配地址線分配地址線A10 A0 接接 2K 8位位 ROM 的地址線的地址線A9 A0 接接 1K 4位位 RAM 的地址線的地址線(4) 確定片選信號(hào)確定片選信號(hào)C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片R

54、AM 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 4.1 CPU 與存儲(chǔ)器的連接圖與存儲(chǔ)器的連接圖例例4.24.2CPU及其他芯片假設(shè)同上題，畫出及其他芯片假設(shè)同上題，畫出CPU與存儲(chǔ)器的與存儲(chǔ)器的連接圖。要求主存的地址空間滿足下述條件：最小連接圖。要求主存的地址空間滿足下述條件：最小8K地地址為系統(tǒng)程序區(qū)，與其相鄰的址為系統(tǒng)程序區(qū)，與其相鄰的16K地址為用戶程序區(qū)，最地址為用戶程序區(qū)，最大大4K地址空間為系統(tǒng)程序工作區(qū)。詳細(xì)畫出存儲(chǔ)芯片的地址

55、空間為系統(tǒng)程序工作區(qū)。詳細(xì)畫出存儲(chǔ)芯片的片選邏輯并指出存儲(chǔ)芯片的種類及其片數(shù)。片選邏輯并指出存儲(chǔ)芯片的種類及其片數(shù)。 注意注意：系統(tǒng)程序區(qū)用系統(tǒng)程序區(qū)用ROMROM，但是系統(tǒng)程序工作區(qū)用，但是系統(tǒng)程序工作區(qū)用RAMRAM?？捎眯酒捎眯酒?2KX8位位ROM；4KX8位位ROM；8KX8位位ROM1KX4位位RAM；4KX8位位RAM；8KX8位位RAM例例4.2 4.2 解解CPU與存儲(chǔ)芯片的連接圖與存儲(chǔ)芯片的連接圖設(shè)設(shè) CPU 有有 20 根地址線，根地址線，16 根數(shù)據(jù)線。并用根數(shù)據(jù)線。并用 IO/M 作訪存作訪存控制信號(hào)。控制信號(hào)。RD 為讀命令，為讀命令，WR 為寫命令。為寫命令。C

56、PU可通過可通過 BHE和和A0來控制按字節(jié)或字兩種形式訪存。要求門電路自定，采用芯片如來控制按字節(jié)或字兩種形式訪存。要求門電路自定，采用芯片如圖所示。試回答：圖所示。試回答：（1 1）CPUCPU按字節(jié)訪問和按字訪問的地址范圍各是多少？按字節(jié)訪問和按字訪問的地址范圍各是多少？（2 2）CPUCPU按字節(jié)訪問時(shí)需分奇偶體，且最大按字節(jié)訪問時(shí)需分奇偶體，且最大64kb64kb為系統(tǒng)程序區(qū)，為系統(tǒng)程序區(qū)，與其相鄰的與其相鄰的64kb64kb為用戶程序區(qū)。寫出每片存儲(chǔ)芯片所對(duì)應(yīng)的二進(jìn)為用戶程序區(qū)。寫出每片存儲(chǔ)芯片所對(duì)應(yīng)的二進(jìn)制地址碼。制地址碼。（3 3）畫出對(duì)應(yīng)上述地址范圍的）畫出對(duì)應(yīng)上述地址范圍的

57、CPUCPU與存儲(chǔ)芯片的連接圖。與存儲(chǔ)芯片的連接圖。例例4.34.3BHEA0訪問形式訪問形式00字01奇字節(jié)10偶字節(jié)11不訪問DjD0CEOECE片選信號(hào)片選信號(hào)OE允許輸出允許輸出PGM可編程端可編程端PGMA0AiDjD0CEOECE片選信號(hào)片選信號(hào)OE允許輸出允許輸出WE允許輸入允許輸入WEA0Ai64K*8位；位； 32K*8位位 ；32K*16位位 64K*8位；位； 32K*8位位 ；32K*16位位 C BAG2BG2AG1Y0Y1Y774ls138六、存儲(chǔ)器的校驗(yàn)六、存儲(chǔ)器的校驗(yàn)編碼的糾錯(cuò)編碼的糾錯(cuò) 、檢錯(cuò)能力與編碼的最小距離有關(guān)、檢錯(cuò)能力與編碼的最小距離有關(guān)L 編碼的最小

58、距離編碼的最小距離D 檢測(cè)錯(cuò)誤的位數(shù)檢測(cè)錯(cuò)誤的位數(shù)C 糾正錯(cuò)誤的位數(shù)糾正錯(cuò)誤的位數(shù)海明碼是具有一位糾錯(cuò)能力的編碼海明碼是具有一位糾錯(cuò)能力的編碼L 1 = D + C ( DC )1 . 編碼的最小距離編碼的最小距離在一種編碼系統(tǒng)中，任意兩組合法代碼之間在一種編碼系統(tǒng)中，任意兩組合法代碼之間 的的最少最少二進(jìn)制位數(shù)二進(jìn)制位數(shù)的差異的差異L = 3 具有具有 一位一位 糾錯(cuò)能力糾錯(cuò)能力海明碼的組成需增添海明碼的組成需增添 ？位檢測(cè)位位檢測(cè)位檢測(cè)位的位置檢測(cè)位的位置 ？檢測(cè)位的取值檢測(cè)位的取值 ？2k n + k + 1i=2k-1 ( k = 1、2 、3 )檢測(cè)位的取值與該位所在的檢測(cè)檢測(cè)位的取

59、值與該位所在的檢測(cè)“小組小組” 中中承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)組成海明碼的三要素組成海明碼的三要素2 . 海明碼的組成海明碼的組成各檢測(cè)位各檢測(cè)位 Ci 所承擔(dān)的檢測(cè)小組為所承擔(dān)的檢測(cè)小組為gi 小組獨(dú)占第小組獨(dú)占第 2i1 位位gi 和和 gj 小組共同占第小組共同占第 2i1 + 2j1 位位gi、gj 和和 gl 小組共同占第小組共同占第 2i1 + 2j1 + 2l1 位位 C1 檢測(cè)的檢測(cè)的 g1 小組包含第小組包含第 1，3，5，7，9，11C2 檢測(cè)的檢測(cè)的 g2 小組包含第小組包含第 2，3，6，7，10，11C4 檢測(cè)的檢測(cè)的 g3 小組包含第小組包含第 4

60、，5，6，7，12，13C8 檢測(cè)的檢測(cè)的 g4 小組包含第小組包含第 8，9，10，11，12，13，14，15，24例例4.4 求求 0101 按按 “偶校驗(yàn)偶校驗(yàn)” 配置的海明碼配置的海明碼解：解： n = 4根據(jù)根據(jù) 2k n + k + 1得得 k = 3海明碼排序如下海明碼排序如下:二進(jìn)制序號(hào)二進(jìn)制序號(hào)名稱名稱1 2 3 4 5 6 7C1 C2 C40 0101 的海明碼為的海明碼為 010010101 0 1103. 海明碼的糾錯(cuò)過程海明碼的糾錯(cuò)過程形成新的檢測(cè)位形成新的檢測(cè)位 Pi如增添如增添 3 位位 （k = 3） 新的檢測(cè)位為新的檢測(cè)位為 P4 P2 P1以以 k = 3 為例，為例，Pi